JPH0714938A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0714938A JPH0714938A JP5143731A JP14373193A JPH0714938A JP H0714938 A JPH0714938 A JP H0714938A JP 5143731 A JP5143731 A JP 5143731A JP 14373193 A JP14373193 A JP 14373193A JP H0714938 A JPH0714938 A JP H0714938A
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- hybrid integrated
- metal substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/527—Multiple bond wires having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 パワーモノＩＣを実装可能にした混成集積回
路装置を提供する。 【構成】 金属基板（１）上に、回路パターン（５）が
形成され、且つ、少なくとも１つの開口部（３）を有し
た回路基板（２）が貼着され、前記開口部（３）より露
出された金属基板（１）上に、パワー回路部とそのパワ
ー回路部を駆動させる小信号系回路部とが１チップ化さ
れたパワー半導体素子（４）を固着する。
路装置を提供する。 【構成】 金属基板（１）上に、回路パターン（５）が
形成され、且つ、少なくとも１つの開口部（３）を有し
た回路基板（２）が貼着され、前記開口部（３）より露
出された金属基板（１）上に、パワー回路部とそのパワ
ー回路部を駆動させる小信号系回路部とが１チップ化さ
れたパワー半導体素子（４）を固着する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特にパワー回路部と小信号系回路部とが１チップ化
さたてパワーモノＩＣを実装した混成集積回路装置に関
する。
し、特にパワー回路部と小信号系回路部とが１チップ化
さたてパワーモノＩＣを実装した混成集積回路装置に関
する。
【０００２】
【従来の技術】従来、パワー系の半導体素子を搭載した
混成集積回路は図２に示す如く、表面を陽極酸化したア
ルミニウム等の絶縁基板（１１）と、前記基板（１１）
上にエポキシ樹脂等の絶縁層を介して任意の形状に設け
られた導電路（１２）と、前記導電路（１２）上に半田
付けされたＣｕ材等よりなるヒートシンク（１３）とそ
のヒートシンク（１３）上に固着されたパワートランジ
スタ等のパワー系の素子（１４）と、そのパワー素子
（１４）と周辺の導電路（１２）とを接続するボンディ
ングワイヤ線（１５）とで構成され、所望出力の混成集
積回路が実現されている。
混成集積回路は図２に示す如く、表面を陽極酸化したア
ルミニウム等の絶縁基板（１１）と、前記基板（１１）
上にエポキシ樹脂等の絶縁層を介して任意の形状に設け
られた導電路（１２）と、前記導電路（１２）上に半田
付けされたＣｕ材等よりなるヒートシンク（１３）とそ
のヒートシンク（１３）上に固着されたパワートランジ
スタ等のパワー系の素子（１４）と、そのパワー素子
（１４）と周辺の導電路（１２）とを接続するボンディ
ングワイヤ線（１５）とで構成され、所望出力の混成集
積回路が実現されている。
【０００３】更に、従来の混成集積回路のヒートシンク
上に搭載されるパワー素子は、パワー段のみを構成する
回路が集積化されており、そのパワー素子を駆動させる
ドライバー用の小信号系の駆動用の回路素子は図２では
示されてないがパワー素子の近傍の導電路上に接続され
両者の接続が行われている。
上に搭載されるパワー素子は、パワー段のみを構成する
回路が集積化されており、そのパワー素子を駆動させる
ドライバー用の小信号系の駆動用の回路素子は図２では
示されてないがパワー素子の近傍の導電路上に接続され
両者の接続が行われている。
【０００４】
【発明が解決しようとする課題】従って、従来の混成集
積回路ではパワー素子とそのパワー素子を駆動させる小
信号素子とが夫々別に搭載されているため約１０Ａ以上
の大出力を有するパワー用の混成集積回路が実現でき
る。しかし、最近、パワー部とそのパワー部を駆動させ
る小信号部とが１チップ化された（例えば高耐圧用のＭ
ＯＳＦＥＴ等）ＬＳＩ素子が出現している。かかる素子
のパワー出力は前述した従来の混成集積回路の如き、大
出力ではなく約１〜１０Ａ位の大きさの出力である。
積回路ではパワー素子とそのパワー素子を駆動させる小
信号素子とが夫々別に搭載されているため約１０Ａ以上
の大出力を有するパワー用の混成集積回路が実現でき
る。しかし、最近、パワー部とそのパワー部を駆動させ
る小信号部とが１チップ化された（例えば高耐圧用のＭ
ＯＳＦＥＴ等）ＬＳＩ素子が出現している。かかる素子
のパワー出力は前述した従来の混成集積回路の如き、大
出力ではなく約１〜１０Ａ位の大きさの出力である。
【０００５】ところが、放熱性を考慮するとヒートシン
クの厚みは最低でも１ｍｍ以上の厚みが必要であり、ヒ
ートシンクと導電路間に界面差が生じ、パワー部の電極
と導電路とを接続する約２００μ径の太いＡｌワイヤ線
はボンディング接続できるものの、小信号部の電極と導
電路とを接続する約４０μ径の細いＡｌワイヤ線はボン
ディング接続が行えず、パワー部と小信号部とを備え
た、いわゆるパワーモノＩＣを従来の混成集積回路では
実装することができないという問題がある。
クの厚みは最低でも１ｍｍ以上の厚みが必要であり、ヒ
ートシンクと導電路間に界面差が生じ、パワー部の電極
と導電路とを接続する約２００μ径の太いＡｌワイヤ線
はボンディング接続できるものの、小信号部の電極と導
電路とを接続する約４０μ径の細いＡｌワイヤ線はボン
ディング接続が行えず、パワー部と小信号部とを備え
た、いわゆるパワーモノＩＣを従来の混成集積回路では
実装することができないという問題がある。
【０００６】この発明は、上述した課題に鑑みてなされ
たものであり、この発明の目的は、パワー回路部とその
パワー回路部を駆動させる小信号系回路とがモノＩＣ化
された、いわゆるパワーモノＩＣを搭載できる混成集積
回路装置を提供することにある。
たものであり、この発明の目的は、パワー回路部とその
パワー回路部を駆動させる小信号系回路とがモノＩＣ化
された、いわゆるパワーモノＩＣを搭載できる混成集積
回路装置を提供することにある。
【０００７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、金属基板上に、回路パターンが形成され、且つ、
少なくとも１つの開口部を有した回路基板が貼着され、
開口部により露出された金属基板上にパワー半導体チッ
プを固着する。
目的を達成するため、この発明に係わる混成集積回路装
置は、金属基板上に、回路パターンが形成され、且つ、
少なくとも１つの開口部を有した回路基板が貼着され、
開口部により露出された金属基板上にパワー半導体チッ
プを固着する。
【０００８】
【作用】以上のように構成される混成集積回路において
は、従来の構造では実装不可能であった。パワー回路部
とそのパワー回路部を駆動させる小信号系回路とが１チ
ップ化されたパワーモノ型のパワー半導体素子を固着実
装することができる。即ち、細線（約３０μ〜４０μ）
と太線（約２００μ〜３００μ）とのボンディングワイ
ヤ接続を必要とするパワーモノ型の半導体素子を固着実
装することができる。
は、従来の構造では実装不可能であった。パワー回路部
とそのパワー回路部を駆動させる小信号系回路とが１チ
ップ化されたパワーモノ型のパワー半導体素子を固着実
装することができる。即ち、細線（約３０μ〜４０μ）
と太線（約２００μ〜３００μ）とのボンディングワイ
ヤ接続を必要とするパワーモノ型の半導体素子を固着実
装することができる。
【０００９】
【実施例】以下に、図１に示した実施例に基づいて本発
明を説明する。本発明の混成集積回路装置は、図１に示
す如く、金属基板（１）と、その基板（１）上に貼着さ
れる開口部（３）を有した回路基板（２）と、開口部
（３）により露出された基板（１）上に実装されたパワ
ー半導体素子（４）とから構成される。
明を説明する。本発明の混成集積回路装置は、図１に示
す如く、金属基板（１）と、その基板（１）上に貼着さ
れる開口部（３）を有した回路基板（２）と、開口部
（３）により露出された基板（１）上に実装されたパワ
ー半導体素子（４）とから構成される。
【００１０】金属基板（１）は、アルミニウムあるいは
銅をベースにしたものが用いられ、ここではアルミニウ
ム基板を用いて説明する。その基板（１）の表面には表
面コートとして酸化アルミニウム膜が設けられている。
基板（１）の一主面上には、基板（１）と略同一サイズ
の回路基板（２）が貼着される。回路基板（２）は、例
えば、厚膜３５μｍのエポキシ樹脂、あるいはポリイミ
ド樹脂と厚膜３５μｍの銅箔とのクラッド材が用いら
れ、そのクラッド材の所定位置には開口部（３）が設け
られている。この開口部（３）は、後述するパワー半導
体素子を実装するために設けられたものである。すなわ
ち、かかる回路基板（２）を基板（１）上に貼着する
と、上述した開口部（３）によって基板（１）の表面が
露出され、この露出された基板（１）上にパワー半導体
素子（４）が実装される。
銅をベースにしたものが用いられ、ここではアルミニウ
ム基板を用いて説明する。その基板（１）の表面には表
面コートとして酸化アルミニウム膜が設けられている。
基板（１）の一主面上には、基板（１）と略同一サイズ
の回路基板（２）が貼着される。回路基板（２）は、例
えば、厚膜３５μｍのエポキシ樹脂、あるいはポリイミ
ド樹脂と厚膜３５μｍの銅箔とのクラッド材が用いら
れ、そのクラッド材の所定位置には開口部（３）が設け
られている。この開口部（３）は、後述するパワー半導
体素子を実装するために設けられたものである。すなわ
ち、かかる回路基板（２）を基板（１）上に貼着する
と、上述した開口部（３）によって基板（１）の表面が
露出され、この露出された基板（１）上にパワー半導体
素子（４）が実装される。
【００１１】回路基板（２）の銅箔は基板（１）上に貼
着される前あるいはその後に所望形状にエッチングされ
所望形状の導電路（５）が形成される。ところで、開口
部（３）によって露出される基板（１）上には、あらか
じめニッケルメッキ処理が施されたニッケル層が形成さ
れ、さらにそのニッケル層上に半田クリームが印刷され
たパッド（７）が形成されている。このパッド（７）上
に実装される素子（４）の電位はフローディング状態に
あるために、パッド（７）は島状に独立して形成されて
いる。
着される前あるいはその後に所望形状にエッチングされ
所望形状の導電路（５）が形成される。ところで、開口
部（３）によって露出される基板（１）上には、あらか
じめニッケルメッキ処理が施されたニッケル層が形成さ
れ、さらにそのニッケル層上に半田クリームが印刷され
たパッド（７）が形成されている。このパッド（７）上
に実装される素子（４）の電位はフローディング状態に
あるために、パッド（７）は島状に独立して形成されて
いる。
【００１２】基板（１）上に回路基板（２）を貼着した
後、両基板（１）および（２）上に回路素子が実装され
る。すなわち、基板（１）上にはパワー半導体素子
（４）のみが実装され、回路基板（２）上にはチップ抵
抗、チップコンデンサー等の複数の回路素子が半田リフ
リーおよびＡｇペースト工程により、実装される。本実
施例で使用されるパワー半導体素子（４）はパワートラ
ンジスタの如き、パワー回路のみが形成されるものでは
なく、パワー回路部とそのパワー回路部を駆動させる小
信号系回路とがモノＩＣ化（１チップ化）された、例え
ば高耐圧用ＭＯＳＦＥＴ等のパワーモノＩＣが使用され
る。かかる素子（４）を回路基板（２）上の導電路
（５）と接続する場合二種類のワイヤ線（６）（７）を
必要とする。即ち、パワー回路部領域に形成された電極
は約２００μ〜５００μ径の比較的太いＡｌワイヤ線
（６）が用いられて回路基板（２）上の導電路（５）と
接続され、小信号回路領域に形成された電極は約２０μ
〜５０μ径の比較的細いＡｌ等のワイヤ線（７）が用い
られて導電路（５）と接続される。
後、両基板（１）および（２）上に回路素子が実装され
る。すなわち、基板（１）上にはパワー半導体素子
（４）のみが実装され、回路基板（２）上にはチップ抵
抗、チップコンデンサー等の複数の回路素子が半田リフ
リーおよびＡｇペースト工程により、実装される。本実
施例で使用されるパワー半導体素子（４）はパワートラ
ンジスタの如き、パワー回路のみが形成されるものでは
なく、パワー回路部とそのパワー回路部を駆動させる小
信号系回路とがモノＩＣ化（１チップ化）された、例え
ば高耐圧用ＭＯＳＦＥＴ等のパワーモノＩＣが使用され
る。かかる素子（４）を回路基板（２）上の導電路
（５）と接続する場合二種類のワイヤ線（６）（７）を
必要とする。即ち、パワー回路部領域に形成された電極
は約２００μ〜５００μ径の比較的太いＡｌワイヤ線
（６）が用いられて回路基板（２）上の導電路（５）と
接続され、小信号回路領域に形成された電極は約２０μ
〜５０μ径の比較的細いＡｌ等のワイヤ線（７）が用い
られて導電路（５）と接続される。
【００１３】かかる、本発明に依れば、パワー素子
（４）のみを基板（１）上に直接実装し、周辺回路を基
板（１）上に貼着する回路基板（２）に実装する構造で
あるために、パワー素子（４）と回路基板（２）の段差
を抑制でき、従来実装できなかったパワーモノＩＣを実
装することが可能となる。
（４）のみを基板（１）上に直接実装し、周辺回路を基
板（１）上に貼着する回路基板（２）に実装する構造で
あるために、パワー素子（４）と回路基板（２）の段差
を抑制でき、従来実装できなかったパワーモノＩＣを実
装することが可能となる。
【００１４】
【発明の効果】以上に詳述した如く、本発明に依れば、
従来構造では実装困難であったパワー回路部とそのパワ
ー回路部を駆動させる小信号回路とが１チップ化され
た、いわゆるパワーモノＩＣを放熱特性をあまり低下さ
せることなく実装することが可能とできる。
従来構造では実装困難であったパワー回路部とそのパワ
ー回路部を駆動させる小信号回路とが１チップ化され
た、いわゆるパワーモノＩＣを放熱特性をあまり低下さ
せることなく実装することが可能とできる。
【図１】本発明の実施例を示す断面図である。
【図２】従来例を示す断面図である。
（１） 金属基板 （２） 回路基板 （３） 開口部 （４） パワー半導体素子 （５） 導電路
Claims (2)
- 【請求項１】 金属基板上に、回路パターンが形成さ
れ、且つ、少なくとも１つの開口部を有した回路基板が
貼着され、前記開口部により露出された前記金属基板上
にパワー半導体チップを固着したことを特徴とする混成
集積回路装置。 - 【請求項２】 金属基板上に、回路パターンが形成さ
れ、且つ、少なくとも１つの開口部を有した回路基板が
貼着され、前記開口部より露出された前記金属基板上
に、パワー回路部とそのパワー回路部を駆動させる小信
号系回路部とが１チップ化されたパワー半導体素子を固
着したことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14373193A JP3296626B2 (ja) | 1993-06-15 | 1993-06-15 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14373193A JP3296626B2 (ja) | 1993-06-15 | 1993-06-15 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714938A true JPH0714938A (ja) | 1995-01-17 |
| JP3296626B2 JP3296626B2 (ja) | 2002-07-02 |
Family
ID=15345703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14373193A Expired - Fee Related JP3296626B2 (ja) | 1993-06-15 | 1993-06-15 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3296626B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078010A1 (ja) | 2009-12-25 | 2011-06-30 | 富士フイルム株式会社 | 絶縁基板、絶縁基板の製造方法、配線の形成方法、配線基板および発光素子 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903813B2 (en) | 2002-02-21 | 2005-06-07 | Jjl Technologies Llc | Miniaturized system and method for measuring optical characteristics |
| WO2006009754A1 (en) | 2004-06-17 | 2006-01-26 | Bayer Healthcare Llc | Coaxial diffuse reflectance read head |
-
1993
- 1993-06-15 JP JP14373193A patent/JP3296626B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078010A1 (ja) | 2009-12-25 | 2011-06-30 | 富士フイルム株式会社 | 絶縁基板、絶縁基板の製造方法、配線の形成方法、配線基板および発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3296626B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001250911A (ja) | 樹脂封止形電力用半導体装置 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JPS6227544B2 (ja) | ||
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH11126952A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP4535588B2 (ja) | 回路基板および電子デバイス | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JPH05152703A (ja) | 混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2751911B2 (ja) | 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法 | |
| JP2024096564A (ja) | 電気機器および電気機器の製造方法 | |
| JPH05235567A (ja) | 混成集積回路装置 | |
| JPH0537119A (ja) | 混成集積回路装置 | |
| JPH05166961A (ja) | 半導体装置及びその実装方法 | |
| JPH09326415A (ja) | ボール・グリッド・アレイ・パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |