JPH0714949A - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JPH0714949A JPH0714949A JP5147164A JP14716493A JPH0714949A JP H0714949 A JPH0714949 A JP H0714949A JP 5147164 A JP5147164 A JP 5147164A JP 14716493 A JP14716493 A JP 14716493A JP H0714949 A JPH0714949 A JP H0714949A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- heat dissipation
- semiconductor module
- dissipation plate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの発熱効果を高めた構造の放熱
板を有する半導体モジュールを得る。 【構成】 放熱板１に凸部１ａをもたせ、そこにトラン
ジスタ３を直接取り付けることによって放熱効果を高め
る。また、トランジスタ３を取り付ける部分を凸部１ａ
にすることによって、容易に部分金メッキを行うことが
できる。また、放熱板１とセラミック基板２との接着に
樹脂系の導電性接着剤４を用い、セラミック基板２のス
トレスが緩和することがてきる。 【効果】 放熱効果の高い半導体モジュールが得られる
効果がある。
板を有する半導体モジュールを得る。 【構成】 放熱板１に凸部１ａをもたせ、そこにトラン
ジスタ３を直接取り付けることによって放熱効果を高め
る。また、トランジスタ３を取り付ける部分を凸部１ａ
にすることによって、容易に部分金メッキを行うことが
できる。また、放熱板１とセラミック基板２との接着に
樹脂系の導電性接着剤４を用い、セラミック基板２のス
トレスが緩和することがてきる。 【効果】 放熱効果の高い半導体モジュールが得られる
効果がある。
Description
【０００１】
【産業上の利用分野】この発明は半導体モジュールに関
し、特に無線機器等に使用される高周波増幅モジュール
等の半導体モジュールに関するものである。
し、特に無線機器等に使用される高周波増幅モジュール
等の半導体モジュールに関するものである。
【０００２】
【従来の技術】図２(a) は従来の半導体モジュールを示
す断面図、図２(b) はその斜視図であり、図において、
１は放熱板、２は回路パターンを形成するセラミック基
板、３はトランジスタ、４はセラミック基板２と放熱板
１とを接続するはんだ材、５はトランジスタ３をセラミ
ック基板２上の回路パターン２０に接続するはんだ材、
６はトランジスタ３とセラミック基板２上の他の回路パ
ターン２１とを電気的に接続するためのワイヤである。
す断面図、図２(b) はその斜視図であり、図において、
１は放熱板、２は回路パターンを形成するセラミック基
板、３はトランジスタ、４はセラミック基板２と放熱板
１とを接続するはんだ材、５はトランジスタ３をセラミ
ック基板２上の回路パターン２０に接続するはんだ材、
６はトランジスタ３とセラミック基板２上の他の回路パ
ターン２１とを電気的に接続するためのワイヤである。
【０００３】図２の半導体モジュールにおいて、トラン
ジスタ３はセラミック基板２上の回路パターン２０には
んだ材５によって接合された後、セラミック基板２上の
他の回路パターン２１に電気的接続のためにワイヤ６で
接合される。その後、上記トランジスタ３以外の回路を
構成する部分（図２には図示せず）が、セラミック基板
２上にハンダ付けされる。このようにして回路が形成さ
れたセラミック基板２は、放熱板１にはんだ材４で接合
される。
ジスタ３はセラミック基板２上の回路パターン２０には
んだ材５によって接合された後、セラミック基板２上の
他の回路パターン２１に電気的接続のためにワイヤ６で
接合される。その後、上記トランジスタ３以外の回路を
構成する部分（図２には図示せず）が、セラミック基板
２上にハンダ付けされる。このようにして回路が形成さ
れたセラミック基板２は、放熱板１にはんだ材４で接合
される。
【０００４】
【発明が解決しようとする課題】従来の半導体モジュー
ルは以上のように構成されているが、トランジスタ３の
発熱は、セラミック基板２を介して放熱板１より放熱さ
れるため、上記の構造では、放熱効果が悪いといった問
題点があった。
ルは以上のように構成されているが、トランジスタ３の
発熱は、セラミック基板２を介して放熱板１より放熱さ
れるため、上記の構造では、放熱効果が悪いといった問
題点があった。
【０００５】また、セラミック基板２と放熱板１との放
熱効果を確保するためには、はんだ材４を使用しなけれ
ばならず、このため熱によるセラミック基板の割れが生
ずる等の問題があった。
熱効果を確保するためには、はんだ材４を使用しなけれ
ばならず、このため熱によるセラミック基板の割れが生
ずる等の問題があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、高い放熱効果を容易に得ること
のできる、また、安価なセラミック基板を割れの無い状
態で使用することのできる半導体モジュールを提供する
ことを目的としている。
ためになされたもので、高い放熱効果を容易に得ること
のできる、また、安価なセラミック基板を割れの無い状
態で使用することのできる半導体モジュールを提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】この発明に係る半導体モ
ジュールは、セラミック基板の，発熱量の大きな高周波
トランジスタ等の半導体素子を実装すべき部分に貫通穴
をあけ、放熱板の該高周波トランジスタ等の半導体素子
を実装すべき位置に、突起部を放熱板の打ち抜き時に同
時に形成する等により形成し、上記半導体素子を、上記
放熱板の突起部に、上記セラミック基板の貫通穴を通し
て直接ボンディングしてなるものである。
ジュールは、セラミック基板の，発熱量の大きな高周波
トランジスタ等の半導体素子を実装すべき部分に貫通穴
をあけ、放熱板の該高周波トランジスタ等の半導体素子
を実装すべき位置に、突起部を放熱板の打ち抜き時に同
時に形成する等により形成し、上記半導体素子を、上記
放熱板の突起部に、上記セラミック基板の貫通穴を通し
て直接ボンディングしてなるものである。
【０００８】またこの発明は、上記放熱板の突起部の表
面のみに、金メッキ等の表面処理を行ってなる構造とし
たものである。
面のみに、金メッキ等の表面処理を行ってなる構造とし
たものである。
【０００９】またこの発明は、上記セラミック基板を、
エポキシ系の導電性接着剤で放熱板に接着した構造とし
たものである。
エポキシ系の導電性接着剤で放熱板に接着した構造とし
たものである。
【００１０】
【作用】この発明においては、放熱板はその打ち抜き形
成時に同時に形成した凸部を持ち、その部分にセラミッ
ク基板の貫通穴を通して直接発熱量の大きなトランジス
タを取り付けることのできる構造としたから、放熱効果
を高めることが可能となる。
成時に同時に形成した凸部を持ち、その部分にセラミッ
ク基板の貫通穴を通して直接発熱量の大きなトランジス
タを取り付けることのできる構造としたから、放熱効果
を高めることが可能となる。
【００１１】また、上記放熱板の凸部のみに金メッキを
設けることが可能であり、安価に金メッキを行うことが
できる。
設けることが可能であり、安価に金メッキを行うことが
できる。
【００１２】また、発熱体がセラミック基板には設けら
れないため、放熱板とセラミック基板との接着にエポキ
シ等の導電性接着剤を用いることができ、ストレスが緩
和されるため、セラミック基板の割れを防ぐことができ
る。
れないため、放熱板とセラミック基板との接着にエポキ
シ等の導電性接着剤を用いることができ、ストレスが緩
和されるため、セラミック基板の割れを防ぐことができ
る。
【００１３】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１(a) ，(b) はこの発明の一実施例
による半導体モジュールを示し、両図において、１は放
熱板、２はセラミック基板、１０はセラミック基板２に
設けられた貫通穴、３はセラミック基板２に設けられた
貫通穴１０を通して放熱板１上に設けられた高周波トラ
ンジスタ、４はセラミック基板２と放熱板１を接続する
エポキシ系等の導電性接着剤、５はトランジスタ３を放
熱板１上に直接接続するはんだ材、６はトランジスタ３
と回路パターン２１間の電気的接続のためのワイヤであ
る。
ついて説明する。図１(a) ，(b) はこの発明の一実施例
による半導体モジュールを示し、両図において、１は放
熱板、２はセラミック基板、１０はセラミック基板２に
設けられた貫通穴、３はセラミック基板２に設けられた
貫通穴１０を通して放熱板１上に設けられた高周波トラ
ンジスタ、４はセラミック基板２と放熱板１を接続する
エポキシ系等の導電性接着剤、５はトランジスタ３を放
熱板１上に直接接続するはんだ材、６はトランジスタ３
と回路パターン２１間の電気的接続のためのワイヤであ
る。
【００１４】次に作用について説明する。本半導体モジ
ュールにおいては、放熱板１の打ち抜き形成時に該放熱
板１に同時に形成した突起部（凸部）１ａに、セラミッ
ク基板２の貫通穴１０を通して、発熱量の大きな高周波
トランジスタ３を直接接続することにより、トランジス
タ３の発熱に対しても大きな放熱効果を得ることができ
る。またトランジスタ３を電気的に接地する必要がある
場合、直接放熱板１にワイヤ（図示せず）を接続するこ
とが可能なため、良好な高周波特性を得ることができ
る。その際、上記放熱板１に凸部１ａがあることによっ
てその部分のみに金メッキを容易に付けることができ、
安価に製造することができる。また、本構造では、セラ
ミック基板１の熱が放熱板２に熱伝導することを気にか
ける必要が全くないため、エポキシ系等の導電性の接着
剤４でセラミック基板１と放熱板２とを接着することが
可能となり、セラミック基板１と放熱板２間のストレス
が緩和され、セラミック基板１の割れが無くなり、品質
を向上することができる。
ュールにおいては、放熱板１の打ち抜き形成時に該放熱
板１に同時に形成した突起部（凸部）１ａに、セラミッ
ク基板２の貫通穴１０を通して、発熱量の大きな高周波
トランジスタ３を直接接続することにより、トランジス
タ３の発熱に対しても大きな放熱効果を得ることができ
る。またトランジスタ３を電気的に接地する必要がある
場合、直接放熱板１にワイヤ（図示せず）を接続するこ
とが可能なため、良好な高周波特性を得ることができ
る。その際、上記放熱板１に凸部１ａがあることによっ
てその部分のみに金メッキを容易に付けることができ、
安価に製造することができる。また、本構造では、セラ
ミック基板１の熱が放熱板２に熱伝導することを気にか
ける必要が全くないため、エポキシ系等の導電性の接着
剤４でセラミック基板１と放熱板２とを接着することが
可能となり、セラミック基板１と放熱板２間のストレス
が緩和され、セラミック基板１の割れが無くなり、品質
を向上することができる。
【００１５】このように本実施例の半導体モジュールで
は、放熱板にその打ち抜き形成時に同時に凸部を形成
し、その凸部にセラミック基板の貫通穴を通して直接発
熱量の大きなトランジスタを取り付ける構造としたの
で、放熱効果を高めることができ、かつ上記放熱板の凸
部のみに金メッキを設けることが可能であり、安価に金
メッキを行うことができ、また、発熱体がセラミック基
板には設けられないため、放熱板とセラミック基板との
接着にエポキシ等の導電性接着剤を用いることができ、
ストレスが緩和されるため、セラミック基板の割れを防
ぐことができる等の種々の効果が得られる。
は、放熱板にその打ち抜き形成時に同時に凸部を形成
し、その凸部にセラミック基板の貫通穴を通して直接発
熱量の大きなトランジスタを取り付ける構造としたの
で、放熱効果を高めることができ、かつ上記放熱板の凸
部のみに金メッキを設けることが可能であり、安価に金
メッキを行うことができ、また、発熱体がセラミック基
板には設けられないため、放熱板とセラミック基板との
接着にエポキシ等の導電性接着剤を用いることができ、
ストレスが緩和されるため、セラミック基板の割れを防
ぐことができる等の種々の効果が得られる。
【００１６】
【発明の効果】以上のように、この発明にかかる半導体
モジュールによれば、放熱板に凸部を設け、これにセラ
ミック基板の貫通穴を通して直接トランジスタを取り付
けるようにしたので、トランジスタの放熱効果が良くな
り、品質を向上することができる効果がある。
モジュールによれば、放熱板に凸部を設け、これにセラ
ミック基板の貫通穴を通して直接トランジスタを取り付
けるようにしたので、トランジスタの放熱効果が良くな
り、品質を向上することができる効果がある。
【００１７】また、このようにトランジスタを設けるよ
うにした放熱板の凸部のみに金メッキを付けることがで
き、容易に、かつ安価に半導体モジュールを製造するこ
とができる効果がある。
うにした放熱板の凸部のみに金メッキを付けることがで
き、容易に、かつ安価に半導体モジュールを製造するこ
とができる効果がある。
【００１８】また、セラミック基板と放熱板をエポキシ
系等の導電性接着剤で接着することができ、セラミック
の割れを防ぎ、品質を向上することができる効果があ
る。
系等の導電性接着剤で接着することができ、セラミック
の割れを防ぎ、品質を向上することができる効果があ
る。
【図１】図１(a) はこの発明の第１の実施例による半導
体モジュールの断面図、図１(b) はその斜視図である。
体モジュールの断面図、図１(b) はその斜視図である。
【図２】図２(a) は従来の半導体モジュールの断面図、
図２(b) は従来の半導体モジュールモジュールの斜視図
である。
図２(b) は従来の半導体モジュールモジュールの斜視図
である。
１ 放熱板 １ａ 突起部（凸部） ２ セラミック基板 ３ トランジスタ ４ はんだ材 ５ トランジスタ用はんだ材 ６ ワイヤ １０ セラミック基板の貫通穴 ２０ 回路パターン ２１ 回路パターン
Claims (4)
- 【請求項１】 高周波トランジスタ等の半導体素子の周
辺の回路をセラミック基板上に形成し、該セラミック基
板を放熱板にはんだ付けしてなる構造の半導体モジュー
ルにおいて、 上記セラミック基板は、発熱量の大きな上記高周波トラ
ンジスタ等の半導体素子を実装すべき部分に貫通穴を有
し、 上記放熱板は、該放熱板の上記半導体素子を実装すべき
部分に対応する位置に、突起部を有し、 上記高周波トランジスタ等の半導体素子は、該放熱板の
突起部に、上記セラミック基板の貫通穴を通して直接ボ
ンディングされてなることを特徴とする半導体モジュー
ル。 - 【請求項２】 請求項１記載の半導体モジュールにおい
て、 上記放熱板の突起部は、該放熱板の上記半導体素子を実
装すべき部分に対応する位置に、上記放熱板の打ち抜き
形成時に同時に形成したものであることを特徴とする半
導体モジュール。 - 【請求項３】 請求項１または２に記載の半導体モジュ
ールにおいて、 上記放熱板の突起部のみに、金メッキの表面処理を行っ
てなり、ここに上記高周波トランジスタ等の半導体素子
がボンディングされてなることを特徴とする半導体モジ
ュール。 - 【請求項４】 請求項１ないし３のいずれかに記載の半
導体モジュールにおいて、 上記放熱板と上記セラミック基板との接着を、エポキシ
系の接着剤で行ってなることを特徴とする半導体モジュ
ール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147164A JPH0714949A (ja) | 1993-06-18 | 1993-06-18 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147164A JPH0714949A (ja) | 1993-06-18 | 1993-06-18 | 半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714949A true JPH0714949A (ja) | 1995-01-17 |
Family
ID=15424038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147164A Pending JPH0714949A (ja) | 1993-06-18 | 1993-06-18 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714949A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2063455A2 (en) | 2007-11-12 | 2009-05-27 | NEC Corporation | Device mounting structure and device mounting method |
| JP2010232403A (ja) * | 2009-03-27 | 2010-10-14 | Kyushu Institute Of Technology | ヒートシンク一体化パッケージ及びその製造方法 |
-
1993
- 1993-06-18 JP JP5147164A patent/JPH0714949A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2063455A2 (en) | 2007-11-12 | 2009-05-27 | NEC Corporation | Device mounting structure and device mounting method |
| US7929312B2 (en) | 2007-11-12 | 2011-04-19 | Nec Corporation | Device mounting structure and device mounting method |
| JP2010232403A (ja) * | 2009-03-27 | 2010-10-14 | Kyushu Institute Of Technology | ヒートシンク一体化パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3073644B2 (ja) | 半導体装置 | |
| CN100390989C (zh) | 电路装置及其制造方法 | |
| JP2004140286A (ja) | 半導体装置及びその製造方法 | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JP2725448B2 (ja) | 半導体装置 | |
| JP2002343911A (ja) | 基 板 | |
| JPH0714949A (ja) | 半導体モジュール | |
| JP3018789B2 (ja) | 半導体装置 | |
| JPH07263618A (ja) | 混成集積回路装置 | |
| JP2833592B2 (ja) | 半導体容器 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JPH0878461A (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JPH04287952A (ja) | 複合絶縁基板およびそれを用いた半導体装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP3348581B2 (ja) | ボールグリッドアレイパッケージ型半導体装置 | |
| JPH11150228A (ja) | Ｉｃベアチップ実装構造 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2002093936A (ja) | 電子部品搭載用基板 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH08167762A (ja) | 厚膜混成集積回路 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH0437159A (ja) | 混成集積回路装置 |