JPH0714963A - 半導体装置及びそのリードフレーム - Google Patents

半導体装置及びそのリードフレーム

Info

Publication number
JPH0714963A
JPH0714963A JP5156779A JP15677993A JPH0714963A JP H0714963 A JPH0714963 A JP H0714963A JP 5156779 A JP5156779 A JP 5156779A JP 15677993 A JP15677993 A JP 15677993A JP H0714963 A JPH0714963 A JP H0714963A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
lead frame
internal
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5156779A
Other languages
English (en)
Inventor
Masahiko Ichise
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5156779A priority Critical patent/JPH0714963A/ja
Publication of JPH0714963A publication Critical patent/JPH0714963A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置用リードフレームの接続部分を立
体化してボンディングワイアとの接触を防止する。 【構成】 リードオンチップ（ＬＯＣ）構造の半導体装
置のためのリードフレームで、内部リード１ａ相互の接
続部分１ｃを立体化して他の内部リード１ｂと交差する
ように構成する。内部リード１ｂと接続されるボンディ
ングワイア４と、内部リード１ａ相互の接続部分１ｃと
の接触によるショート・断線を防止すると共に、ボンデ
ィングワイア４の頂部よりも接続部分１ｃの頂部を高く
することで、ボンディングワイア４の封入樹脂表面への
露出により断線を防止する。特に、接続部分１ｃの頂部
に突起を設けることにより、封入樹脂の上面に露出する
接続部分１ｃを少く出来る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びそのリ
ードフレームに関し、更に詳しくは、半導体素子の機能
面上に内部リードが配置された樹脂封止型半導体装置及
びその半導体装置に使用されるリードフレームに関す
る。
【０００２】
【従来の技術】樹脂封止型半導体装置で、内部リードが
半導体素子の機能面上に配置されるＬＯＣ（LEAD ON CH
IP)構造であって、半導体素子が搭載される搭載部を有
しない構造のものが知られている。かかるＬＯＣ構造の
樹脂封止型半導体装置用リードフレーム（以下、リード
フレームと呼ぶ）では、一般に内部リードは全て同一表
面上に配置されている。
【０００３】図４は、上記型式の従来のリードフレーム
を有する半導体装置における内部リード附近の構造を示
す斜視図である。同図に示したように、複数の第一内部
リード１ｂを挟んで両側の２本の第二内部リード１ａ相
互を接続する場合には、その接続部を成す内部リード部
分１ｄは、第一内部リード１ｂの端部を同一平面上で迂
回する構造が採られる。かかる構造を採用すると、相互
接続された第二内部リード１ａに挟まれた第一内部リー
ド１ｂと接続される、例えばＡｕから成るボンディング
ワイア４は、内部リード部分１ｄと交差してその上を跨
がるように配置される。この場合、一般に、封入樹脂を
除けば、Ａｕワイア４の最頂部がこの樹脂封入型半導体
装置において最も高い位置に存在する。
【０００４】半導体装置における樹脂封入は、ワイアの
ボンディングが終了した半導体チップ全体を金型内に挿
入し、樹脂が半導体チップ上面及び下面を均一に囲むよ
うに樹脂封入が行われる。
【０００５】
【発明が解決しようとする課題】上記従来のＬＯＣ構造
のリードフレームでは、Ａｕワイアが、樹脂封入工程の
際に封入樹脂に押されて変形し、その下側にある内部リ
ードの接続部分１ｄと接触をしてショート或いは断線を
生ずる危険がある。
【０００６】また、封入樹脂を除くと、Ａｕワイアが半
導体装置で最も高い位置に存在する構造のため、樹脂封
入工程において、金型内部への封入樹脂の流入が半導体
チップを挟んで上下不均一に行われる場合には、その封
入工程中に半導体チップが上方に押し上げられて、極め
て細く且つ機械的強度も低いＡｕワイアを封入樹脂の表
面に露出させてしまう危険がある。かかるＡｕワイアの
露出は特に断線の危険を増大させる。
【０００７】本発明は、前記問題に鑑み、従来のＬＯＣ
構造の半導体装置のためのリードフレームの構造を改良
し、もってボンディングワイアの断線が生じ難い樹脂封
止型半導体装置及びそのためのリードフレームを提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置のためのリードフレームは、半
導体素子の機能面上に複数の内部リードが配置されるリ
ードオンチップ構造の半導体装置のためのリードフレー
ムにおいて、少なくとも１つの第一内部リードと立体交
差する交差部分を有する第二内部リードを備えることを
特徴とする。
【０００９】また、本発明の半導体装置は、半導体素子
の機能面上に複数の内部リードが配置されるリードオン
チップ構造の半導体装置において、少なくとも１つの第
一内部リードと立体交差する交差部分を有する第二内部
リードを備えることを特徴とする。
【００１０】
【作用】本発明の半導体装置及び本発明のリードフレー
ムを備える半導体装置では、ボンディングワイアが内部
リードを跨いで交差することなく配置できるので、樹脂
封入作業に起因して生ずるおそれがある、ボンディング
ワイアと内部リードとの接触によるボンディングワイア
のショート及び断線を防止することができ、また、内部
リードの接続部分は、強度が低いボンディングワイアが
封入樹脂表面に露出することを防止してその断線のおそ
れを除く。
【００１１】
【実施例】図面を参照して本発明を更に詳しく説明す
る。図１は、本発明の第一の実施例のＬＯＣ構造の半導
体装置用リードフレームにおける要部構造を、半導体チ
ップの一部と共に示す斜視図である。同図において、多
数の第一及び第二内部リード１ｂ、１ａは、チップ２の
上面に貼付された絶縁テープ３の上面に、例えば接着材
により固定される。各内部リード１ａ、１ｂは、例えば
Ａｕから成るボンディングワイア４により、半導体チッ
プ２のボンディングパッド部と接続される。
【００１２】内部リードの内、両側の２本の第二内部リ
ード１ａ相互を接続する接続部分１ｃは、各内部リード
１ａ、１ｂの幅に比べてその幅が約１／２を成し、上方
に折り曲げられると共に、その幅方向が上下方向となる
ように配置される。これにより、接続部分１ｃは、両側
の第二内部リード１ａに挟まれる内側の３本の第一内部
リード１ｂの上部を跨いで、これらと立体交差する交差
部分を構成している。かかる構造のため、各第一内部リ
ード１ｂと接続される夫々のＡｕワイア４は、第二内部
リード１ａ、内部リード接続部分１ｃの何れをも跨ぐこ
となく配置できる。
【００１３】図２は、図１の実施例のリードフレームを
備える本発明の一実施例の半導体装置のチップ全体の構
造を、その樹脂封入工程の途中で示す断面図である。折
り曲げられた内部リード接続部分１ｃの頂部は、Ａｕワ
イア４の最頂部よりも更に高い位置に在る。従って、た
とえ、封入樹脂５の流れがチップ２を挟んで不均一にな
って半導体チップ２を押し上げる場合にも、接続部分１
ｃの頂部が、金型６の内面に接触して、それ以上にチッ
プ２が押し上げられることを防止する。このため、Ａｕ
ワイア４が封入樹脂５の表面に露出するおそれがない。
【００１４】例えば、Ａｕワイア４の最頂部と内部リー
ド接続部分１ｃの頂部との高さの差は、金型６との接触
時における内部リード接続部分１ｃの変形を考慮して
も、５μm程度あればＡｕワイア４の露出を防止するに
は充分である。この実施例の場合、接続部分１ｃが封入
樹脂の上面に露出するが、リードフレームは、その強度
がＡｕワイアの強度に比して充分なため、その断線のお
それは極めて小さく、特に障害にはならない。
【００１５】図３は、本発明の第二の実施例の樹脂封止
型半導体装置用リードフレームの要部構成を、これと接
続されるボンディングワイアと共に示す斜視図である。
この実施例の場合には、内部リード接続部分１ｃの頂部
に突起６を設けていることにおいて第一の実施例と異な
り、その他の構成は第一の実施例と同様である。
【００１６】第二の実施例の構成によると、樹脂封入工
程の際に、チップ全体が封止樹脂により押し上げられる
場合には、接続部分１ｃに形成された突起７が金型に接
触する。このため、突起７は、Ａｕワイア４の封止樹脂
表面への露出を防止すると共に、内部リード接続部分１
ｃが封入樹脂の表面に露出する部分を最小限にする作用
がある。
【００１７】上記実施例のリードフレームを採用した本
発明の実施例の半導体装置では、樹脂封入工程に起因し
て生ずる、Ａｕワイアの変形によるショート及び断線、
或いは、Ａｕワイアの封入樹脂表面への露出による断線
が生ずることはなく、また、その樹脂封入工程における
作業性も大きく向上する利点がある。本発明の構成は、
特に、リードフレームがチップ搭載部を有しておらず、
内部リードがチップの機能面上に配置されるＬＯＣ構造
の半導体装置に採用することで、その利点が得られるも
のである。
【００１８】本発明の構成について、その実施例を参照
して説明したが、本発明の構成は上記実施例から種々に
修正及び変更が可能である。従って、本発明を上記実施
例の構成にのみ限定することを意図するものではない。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置及び本発明のリードフレームを備える半導体装置で
は、内部リードと接続されるボンディングワイアの変形
に起因するショート及び断線、並びに、ワイアの封入樹
脂表面への露出に起因する断線のおそれが防止できると
共に、封入樹脂工程における作業性が向上するという顕
著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例のリードフレーム及びこれを
備えた本発明の実施例のＬＯＣ構造の半導体装置の要部
構成を示す、半導体チップの斜視図。
【図２】図１の実施例の半導体装置の樹脂封入時の様子
を示す断面図。
【図３】本発明の第二の実施例のＬＯＣ構造の半導体装
置のリードフレームの要部構成を示す斜視図。
【図４】従来のＬＯＣ構造の半導体装置のリードフレー
ムの斜視図。
【符号の説明】
１ａ、１ｂ 内部リード １ｃ、１ｄ 内部リード接続部分 ２ チップ ３ テープ ４ Ａｕワイア ５ 封入樹脂 ６ 金型 ７ 突起

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の機能面上に複数の内部リー
    ドが配置されるリードオンチップ構造の半導体装置のた
    めのリードフレームにおいて、 少なくとも１つの第一内部リードと立体交差する交差部
    分を有する第二内部リードを備えることを特徴とするリ
    ードフレーム。
  2. 【請求項２】 前記交差部分の頂部に少なくとも１つの
    突起が形成されることを特徴とする請求項１に記載のリ
    ードフレーム。
  3. 【請求項３】 半導体素子の機能面上に複数の内部リー
    ドが配置されるリードオンチップ構造の半導体装置にお
    いて、 少なくとも１つの第一内部リードと立体交差する交差部
    分を有する第二内部リードを備えることを特徴とする半
    導体装置。
  4. 【請求項４】 前記各内部リードと接続されるボンディ
    ングワイアが前記交差部分の頂部よりも低い位置に配置
    されることを特徴とする請求項４に記載の半導体装置。
  5. 【請求項５】 前記交差部分の頂部に少なくとも１つの
    突起が形成されることを特徴とする請求項３又は４に記
    載の半導体装置。
JP5156779A 1993-06-28 1993-06-28 半導体装置及びそのリードフレーム Pending JPH0714963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5156779A JPH0714963A (ja) 1993-06-28 1993-06-28 半導体装置及びそのリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5156779A JPH0714963A (ja) 1993-06-28 1993-06-28 半導体装置及びそのリードフレーム

Publications (1)

Publication Number Publication Date
JPH0714963A true JPH0714963A (ja) 1995-01-17

Family

ID=15635131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5156779A Pending JPH0714963A (ja) 1993-06-28 1993-06-28 半導体装置及びそのリードフレーム

Country Status (1)

Country Link
JP (1) JPH0714963A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017029745A1 (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 電力用半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195052A (ja) * 1989-12-25 1991-08-26 Dainippon Printing Co Ltd リードフレーム及びその製造方法
JPH04352352A (ja) * 1991-05-24 1992-12-07 Samsung Electron Co Ltd 半導体リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195052A (ja) * 1989-12-25 1991-08-26 Dainippon Printing Co Ltd リードフレーム及びその製造方法
JPH04352352A (ja) * 1991-05-24 1992-12-07 Samsung Electron Co Ltd 半導体リードフレーム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017029745A1 (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 電力用半導体装置
JPWO2017029745A1 (ja) * 2015-08-20 2017-09-28 三菱電機株式会社 電力用半導体装置
CN107924883A (zh) * 2015-08-20 2018-04-17 三菱电机株式会社 电力用半导体装置
US10348179B2 (en) 2015-08-20 2019-07-09 Mitsubishi Electric Corporation Power semiconductor device
DE112015006817B4 (de) * 2015-08-20 2021-01-28 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung

Similar Documents

Publication Publication Date Title
KR950012921B1 (ko) 수지봉지형 반도체장치
US4301464A (en) Lead frame and semiconductor device employing the same with improved arrangement of supporting leads for securing the semiconductor supporting member
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JP2004179253A (ja) 半導体装置およびその製造方法
JP3839178B2 (ja) 半導体装置
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US7274092B2 (en) Semiconductor component and method of assembling the same
JPH03177060A (ja) 半導体装置用リードフレーム
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP4611569B2 (ja) リードフレーム及び半導体装置の製造方法
JPH0714963A (ja) 半導体装置及びそのリードフレーム
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
JP4247871B2 (ja) リードフレームおよび半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH0621305A (ja) 半導体装置
JP2756436B2 (ja) 半導体装置およびその製造方法
JPH02278857A (ja) 樹脂封止型半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JP3891772B2 (ja) 半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置