JPH0715345Y2 - 三相インバ−タ - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は、三相インバータに係り、特に、航空機に搭
載する場合に用いて好適な三相インバータに関する。

「従来の技術」 航空機に使用される半導体式インバータは、400Hz,115
V,三相の出力が要求されることが多い。このとき、ニュ
ートラル電位を出力する必要があるが、従来のインバー
タにおけるニュートラル電位の形成回路は、第15図、お
よび第16図に示す通りとなっている。

第15図に示す回路は、ニュートラルフォーメーショント
ランス１を使用する回路であり、各コイルの一方側がA,
B,C各相に接続され、また、各コイルの他方側が共通接
続されてニュートラル電位を出力するようになってい
る。この回路の場合は、Ａ相とＮ相、Ｂ相とＮ相、およ
びＣ相とＮ相との間に電位差が生じると、これを打ち消
すように対応するコイルに電流が流れ、電圧のアンバラ
ンスが解消されるようになっている。

次に、第16図に示す回路が、ニュートラルフォーメーシ
ョンブリッジを使用する回路であり、A,B,C各相の中性
点とニュートラル線との間の電位差を差動増幅器２によ
って検出し、この差動増幅器２の出力信号と三角波発振
器OSCが出力する三角波とをコンパレータCOM1,2により
比較する。この場合、コンパレータCOM1,2の入力端は相
互に逆極性のものが接続されており、コンパレータCOM
1,2の出力信号がトランスＴの１次側に供給されてい
る。そして、トランスＴの２次側の一方のコイルがスイ
ッチングトランジスタQ1のベース、エミッタに接続さ
れ、２次側の他方のコイルがスイッチングトランジスタ
Q2のベース、エミッタに接続され、これにより、ブリッ
ジを構成するスイッチングトランジスタQ1,Q2をオン／
オフするようになっている。

「考案が解決しようとする問題点」 ところで、第15図に示す回路においては、ニュートラル
フォーメーショントランス１の各コイルに流れる電流が
多くなると、発熱が大となる問題が生じた。また、この
ような場合は、トランスの形状を大きくしなければなら
ず、もともと重量が大であるニュートラルフォーメーシ
ョントランスの重量がさらに大となり、航空機搭載用と
しては不適当となった。

また、第16図に示す回路においては、重量的には有利で
あるが、ニュートラル電位を保持するためにはスイッチ
ングトランジスタQ1,Q2の応答特性を高速にしなければ
ならず、このため、フィルタＦのリアクタを小さくする
必要があった。そして、フィルタＦのリアクタを小さく
設定すると、その出力波形は正弦波から歪んだものとな
ってしまうという問題が生じた。

この考案は、上述した事情に鑑みてなされたもので、軽
量、小形であるとともに出力波形に歪みがなく、さら
に、負荷がアンバランスのときでも電圧がアンバランス
とならない三相インバータを提供することを目的として
いる。

「問題点を解決するための手段」 この考案による三相インバータは、三相交流電圧を発生
する三相交流電圧発生手段と、前記三相交流電圧発生手
段の各出力より短い周期の基準信号を発生する基準信号
発生手段と、制御端子を有し、前記三相交流電圧発生手
段の各出力を増幅する第１〜第３の乗算手段と、前記第
１〜第３の乗算手段の各出力を前記基準信号に基づいて
パルス幅変調するとともに該パルス幅変調により得られ
るパルスを増幅して復調することにより前記第１〜第３
の乗算手段の各出力を増幅する第１の増幅手段と、前記
第１〜第３の乗算手段の各出力を反転して加算する加算
手段と、前記加算手段の出力を前記基準信号に基づいて
パルス幅変調するとともに該パルス幅変調により得られ
るパルスを増幅して復調することにより前記加算手段の
出力を増幅する第２の増幅手段と、前記第１の増幅手段
の各出力を平滑化して第１〜第３の出力端子へ出力する
とともに、前記第２の増幅手段の出力を平滑化してニュ
ートラル端子へ出力するフィルタと、前記第１〜第３の
出力端子と前記ニュートラル端子との間の各電位差を検
出するとともに、検出した各電位差を前記第１〜第３の
乗算手段の前記制御端子へ乗算信号としてフィードバッ
クする検出手段とを具備し、前記第１〜第３の乗算手段
は前記検出手段で検出される各電位差が小となるような
増幅度で前記三相交流電圧発生手段の各出力を増幅する
ことを特徴としている。

「作用」 上記構成によれば、第１〜第３の乗算手段が、検出手段
で検出される各電位差が小となるような増幅度で、三相
交流電圧の各相を増幅する。そして、第１の増幅手段
が、基準信号発生手段で発生した基準信号に基づいて、
前記第１〜第３の乗算手段の各出力をパルス幅変調する
とともに該パルス幅変調により得られるパルスを増幅し
て復調する。すなわち、前記第１の増幅手段が前記第１
〜第３の乗算手段の各出力を増幅する。また、加算手段
が、前記第１〜第３の乗算手段の各出力を反転して加算
し、第２の増幅手段が、前記第１の増幅手段と同様に前
記加算手段の出力を増幅する。そして、フィルタが、前
記第１の増幅手段の各出力を平滑化して第１〜第３の出
力端子へ出力するとともに、前記第２の増幅手段の出力
を平滑化してニュートラル端子へ出力する。さらに、前
記検出手段が、前記第１〜第３の出力端子と前記ニュー
トラル端子との間の各電位差を検出し、検出した各電位
差に対応する乗算信号を前記第１〜第３の乗算手段の前
記制御端子へフィートバックする。

すなわち、ニュートラル端子へ出力されるニュートラル
電位がフィードフォワードで制御され、これにより、ニ
ュートラル電位制御が極めて速い応答によって行われ
る。

「実施例」 以下、図面を参照してこの考案の実施例について説明す
る。

第１図は、この考案の一実施例の構成を示すブロック図
である。また、第２図〜第14図は、第１図に示す各部に
おける信号波形を示す図である。第１図において、５は
第２図に示すような一定周波数のパルス信号を出力する
発振器であり、6,7は各々分周器である。分周器は入力
信号を分周して出力するものであるが、複数の出力端を
備え、各出力端から、各出力端毎に予め設定された量だ
け分周後の信号の位相をシフトして出力するものも一般
に用いられている。このような分周器が、分周器７とし
て用いられる。ここでは、分周器７は、３個の出力端を
備え、それぞれ位相が120°異なる信号を出力する。

また、発振器５からのパルス信号を分周する分周器６
は、第３図に示すような波形の信号を出力する。また、
分周器６の出力信号を入力とする分周器７は、各出力端
から第４図に示すような波形の信号を出力する。第４図
において、a1は分周器６の出力信号を分周して得られる
信号を示している。また、第４図において、b1は信号a1
に対して位相が120°ずれた信号を示し、c1は信号a1お
よび信号b1に対して位相が120°ずれた信号を示す。な
お、ここでは、各信号a1,b1,c1の周期が2.5ms、デュー
ティサイクルが50％となるよう、発振器５および分周器
6,7が設定されている。8,9は、各々分周器６の出力信号
に同期した三角波を発生するための位相差検出回路およ
び三角波発振器であり、第７図に示すような三角波（信
号TS）を出力する。なお、三角波発振器９は、出力三角
波に同期したパルス信号を位相差検出回路８にフィード
バックする。

次に、PLL1〜PLL3は、各々位相差検出回路と正弦波発振
回路とからなるフェイズ・ロックド・ループであり、分
周器７の出力周波数に対応する正弦波を出力する。前述
したように、分周器７は、それぞれ位相が120°異なる
３相の信号を出力するため、フェイズ・ロックド・ルー
プPLL1〜PLL3の入力信号の位相は、それぞれ120°異な
っている。フェイズ・ロックド・ループPLL1〜PLL3の出
力信号波形は第５図に示す通りである。第５図におい
て、信号a2,b2,c2は、それぞれ第４図の信号a1,b1,c1に
対応して得られるものである。フェイズ・ロックド・ル
ープPLL1,PLL1,PLL3の各出力は、各々乗算器10a,10b,10
cを介して比較器11a,11b,11cの一方の入力端に供給され
る。また、比較器11a,11b,11cの他方の入力端には三角
波発振器９の三角波出力が供給されるようになってい
る。乗算器10a,10b,10cは、フェイズ・ロックド・ルー
プPLL1〜PLL3の後段に設けられるものであり、それぞ
れ、制御端子を有する。乗算器10a,10b,10cは、それぞ
れ、後述する回路から制御端子に入力される乗算信号に
応じて、入力信号の振幅を調整するものであり、例え
ば、第６図に示すような信号a3,b3,c3を出力する。

比較器11aは、第７図に示す三角波（信号TS）と正弦波
（信号a3）とを比較し、第８図に示すような、信号TSを
パルス幅変調して得られる信号a4を出力する。比較器11
b,11cは、上述した比較器11aと同様な処理を信号b3,c3
に対して施す。

比較器11a,11b,11cの出力信号は、増幅器12a,12b,12cへ
入力される。増幅器12a,12b,12cは、それぞれ、入力信
号を増幅し、増幅後の信号に基づいて、負電位部分を０
［Ｖ］とした信号と、正電位部分を０［Ｖ］とした信号
を生成し、それぞれをスイッチング信号として、後段の
スイッチング回路へ供給する。出力段スイッチング回路
13a、13b、13cは、各々直列接続されたトランジスタか
ら構成されており、このトランジスタの接続点が出力端
子（第１〜第３の出力端子）に接続されている。なお、
増幅器12a,12b,12cからの３組のスイッチング信号は、
それぞれ、対応する出力段スイッチング回路へ供給され
るが、各スイッチング回路13a,13b,13cにおいて、図中
上方に位置するトランジスタは、スイッチング信号（負
電位部分を０［Ｖ］とした信号）が０［Ｖ］より高い所
定の電位を越えると作動し、図中下方に位置するトラン
ジスタは、スイッチング信号（正電位部分を０［Ｖ］と
した信号）が０［Ｖ］より低い処理の電位を下回ると作
動する。このため、各出力端子へ供給される信号の波形
は、例えば、第９図に示すようなものとなる。

16a,16b,16cは、各々Ａ相、Ｂ相、Ｃ相の出力電流を検
出するための電流検出コイルであり、この電流検出コイ
ルによる検出電流は、電流検出回路17a,17b,17cに供給
される。電流検出回路17a,17b,17cは、それぞれ、電流
検出コイル16a,16b,16cで検出された各相A,B,Cの出力電
流（検出電流）を入力し、入力した検出電流（交流）を
整流して直流電圧に変換する。そして、変換された直流
電圧が、所定のしきい値以下である場合には０［Ｖ］の
電圧を、同しきい値を超過する場合、すなわち、検出電
流が短絡等により電流制限値を越えた場合には、検出電
流を変換して得られた直流電圧としきい値との差電圧が
小となるような電圧、すなわち、短絡等による過電流を
抑制するような電圧を出力する。すなわち、電流検出回
路17a,17b,17cは、短絡等による過電流を検出する回路
となっている。

一方、電圧検出回路18a,18b,18cは、ニュートラル電位
と各相A,B,Cとの間の電圧を検出する回路であって、入
力電圧と所定の下限電圧（例えば、114［Ｖ］）および
上限電圧（例えば、116［Ｖ］）とを比較し、入力電圧
が下限電圧より小であれば高電圧（例えば、１［Ｖ］）
を、同入力電圧が上限電圧より大であれば低電圧（例え
ば、０［Ｖ］）を出力する。また、電圧検出回路18a,18
b,18cの出力電圧は、入力電圧が下限電圧以上かつ上限
電圧以下である場合には、入力電圧の上昇に応じて、高
電圧から低電圧へ略線形に低下する。

電流検出回路17a.17b,17cの出力信号は、それぞれ、電
圧検出回路18a,18b,18cの出力信号に加え合わされ、乗
算器10a,10b,10cに乗算信号としてフィードバックされ
る。なお、ここで、各乗算信号の電圧値は、電流出力回
路17a,17b,17cの出力電圧値と、電流出力回路18a,18b,1
8cの出力電圧値の和となっている。

上述したフィードバックループにより、各相A,B,Cの検
出電流値が所定のしきい値を超過する場合には、乗算器
10a,10b,10cの出力信号値が増大するよう制御される。
また、同ループにより、各相の電圧値が所定値（例え
ば、115［Ｖ］）より小あるいは大である場合には、乗
算器10a,10b,10cの出力信号値が増大あるいは減少する
ように制御される。

各相A,B,Cの検出電流値が所定のしきい値を超過するの
は、短絡等の異常事態発生時であるため、通常、検出電
流はしきい値以下となっている。すなわち、通常、各乗
算器10a,10b,10cの乗算信号の電圧は、電圧検出回路18
a,18b,18cの出力電圧と一致しており、これらの出力電
圧に応じて、乗算器10a,10b,10cの出力信号値が決定さ
れる。

なお、乗算器10a,10b,10cは、乗算信号が、例えば、１
［Ｖ］である場合には入力信号値を増大させて出力し、
例えば、０［Ｖ］である場合には入力信号値を減少させ
て出力する。すなわち、電圧検出回路18a,18b,18cに入
力される各相A,B,Cの電圧値が115［Ｖ］となるように作
動する。

そして、乗算器10a,10b,10cの出力信号は、上記説明か
ら分かるように出力段スイッチング回路13a,13b,13cの
出力値指令信号として作用し、上記フィードバックルー
プによって、ニュートラル電位に対する各相の出力値が
所定値（115［Ｖ］）に制御される。

次に、20は、演算増幅器と抵抗器によって構成されてい
る加算反転増幅器であり、乗算器10a,10b,10cの出力信
号を加算反転して平均する。すなわち、乗算器10a,10b,
10cが出力する指令値が、各々a,b,cであったとすると、
加算反転増幅器20の出力信号は、（＋＋）/3とな
る。

加算反転増幅器20の出力信号は、比較器21によって三角
波発振器９の三角波出力と比較され、ここで、パルス幅
変調が行われる。乗算器10a,10b,10cからの各出力信号
が正常であり、各信号の波形が位相を除いて同一である
場合、加算反転増幅器20の出力信号は、第10図に示す信
号RSのように、電位が０［Ｖ］一定の信号となる。した
がって、比較器21から出力されるパルス幅変調後の信号
は、第11図に示す信号MSのように、電位が０［Ｖ］一定
の信号となる。

一方、例えば、第12図に示すように、乗算器10a,10bか
らの各出力信号a3,b3が正常であり、かつ、乗算器10cか
らの出力信号c3の振幅が理想的な振幅の1/2である場
合、加算反転増幅器20の出力信号は、第13図の信号RSの
ような波形となる。したがって、比較器21から出力され
るパルス幅変調後の信号は、第14図に示す信号MSのよう
な波形となる。パルス幅変調後の信号は、増幅器22を介
して出力段スイッチング回路23に供給される。このた
め、出力段スイッチング回路23の各トランジスタは、Ｃ
相電圧と同期し、出力段スイッチング回路13cの不足動
作分を補うように作動する。すなわち、パルス幅変調後
の信号に応じて出力段スイッチング回路23の出力電位で
あるニュートラル電位が制御されるよう各部が構成され
ている。

なお、各出力端子に接続する負荷がアンバランスである
場合、仮に、出力段スイッチング回路13a,13b,13c内の
各トランジスタの動作パターンが位相を除いて同一であ
ったとしても、フィルタＦによる電圧降下において、ア
ンバランスが発生する虞れがある。しかしながら、本実
施例では、電圧検出回路18a,18b,18cからのフィードバ
ック信号が電流検出回路17a,17b,17cの出力信号と加え
合わされ、乗算信号として乗算器10a,10b,10cへ入力さ
れるようになっているため、出力段スイッチング回路23
において、アンバランス量が大なる信号のみが補正され
ることになる。

上記構成によれば、ニュートラル電位は、位相が120°
異なる三相各相の電位をベクトル的に反転し、かつ、こ
れらの和をとって平均したものとなるから、正確なニュ
ートラル電位となる。

また、ニュートラル電位の制御は、各相A,B,Cの出力指
令値に基づくフィードフォワードであるから、出力側に
設けられるフィルタＦの影響を受けず制御遅れがない。
したがって、遅れ誤差を含まない正確なニュートラル電
位が出力される。

なお、上記実施例においては、各相の出力指令値を反転
して加算したが、これを反転せずに加算して平均をと
り、最終段において反転するように構成してもよい。要
は、最終出力であるニュートラル電位が、各相A,B,Cの
出力の反転ベクトルの和となっていればよい。また、目
標とする所定値を115［Ｖ］としたが、これに限定され
るものではない。さらに、目標とする所定値が115
［Ｖ］である場合に、下限電圧を114［Ｖ］、上限電圧
を116［Ｖ］としたが、必要とする精度に応じて両者間
の電圧差を設定可能である。

また、一般に三相インバータの負荷のアンバランス量
は、各相の定格出力の1/3〜1/6程度であるから、３つの
単相インバータを組み合わせる場合に較べ、ニュートラ
ル電位を出力するための電力増幅トランジスタ（出力段
トランジスタ）の電力容量は、単相のものに較べ55％程
度に設定すれば十分である。したがって、消費電力、重
量、サイズ、コスト等において極めて有利であり、航空
機搭載用として極めて好適である。

「考案の効果」 以上説明したように、この考案によれば、第１〜第３の
乗算手段が、検出手段で検出される各電位差が小となる
ような増幅度で三相交流電圧の各相を増幅し、第１の増
幅手段が前記第１〜第３の乗算手段の各出力を増幅す
る。また、加算手段が、前記第１〜第３の乗算手段の各
出力を反転して加算し、第２の増幅手段が、前記加算手
段の出力を増幅する。そして、フィルタが、前記第１の
増幅手段の各出力を平滑化して第１〜第３の出力端子へ
出力するとともに、前記第２の増幅手段の出力を平滑化
してニュートラル端子へ出力する。さらに、前記検出手
段が、前記第１〜第３の出力端子と前記ニュートラル端
子との間の各電位差を検出し、検出した各電位差に対応
する乗算信号を前記第１〜第３の乗算手段の前記制御端
子へフィートバックする。

したがって、ニュートラルフォーメーショントランスが
不要となり軽量、小形となる利点がある。さらに、ニュ
ートラル電位がフィードフォワードによって高速制御さ
れるから、出力側フィルタのリアクタを大としても、制
御遅れが生じない。したがって、電圧のアンバランスが
発生せず、しかも、出力波形歪みも発生しない。

【図面の簡単な説明】

第１図はこの考案の一実施例の構成を示すブロック図、
第２図〜第14図はそれぞれ同実施例による三相インバー
タの各部における信号波形の一例を示す図、第15図およ
び第16図は各々従来の三相インバータの構成を示す回路
図である。 ５……発振器、6,7……分周期、PLL1〜PLL3……フェイ
ズ・ロックド・ループ、10a,10b,10c……乗算器、11a,1
1b,11c……比較器、12a,12b,12c……増幅器、13a,13b,1
3c……出力段スイッチング回路、Ｆ……フィルタ、18a,
18b,18c……電圧検出回路、20……加算反転増幅器、21
……比較器、22……増幅器、23……出力段スイッチング
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】三相交流電圧を発生する三相交流電圧発生
   手段（5,6,7,PLL1〜PLL3）と、 前記三相交流電圧発生手段の各出力より短い周期の基準
   信号を発生する基準信号発生手段（8,9）と、 制御端子を有し、前記三相交流電圧発生手段の各出力を
   増幅する第１〜第３の乗算手段（10a,10b,10c）と、 前記第１〜第３の乗算手段の各出力を前記基準信号に基
   づいてパルス幅変調するとともに該パルス幅変調により
   得られるパルスを増幅して復調することにより前記第１
   〜第３の乗算手段の各出力を増幅する第１の増幅手段
   （11a,11b,11c,12a,12b,12c,13a,13b,13c）と、 前記第１〜第３の乗算手段の各出力を反転して加算する
   加算手段（20）と、 前記加算手段の出力を前記基準信号に基づいてパルス幅
   変調するとともに該パルス幅変調により得られるパルス
   を増幅して復調することにより前記加算手段の出力を増
   幅する第２の増幅手段（21,22,23）と、 前記第１の増幅手段の各出力を平滑化して第１〜第３の
   出力端子（A,B,C）へ出力するとともに、前記第２の増
   幅手段の出力を平滑化してニュートラル端子（Ｎ）へ出
   力するフィルタ（Ｆ）と、 前記第１〜第３の出力端子と前記ニュートラル端子との
   間の各電位差を検出するとともに、検出した各電位差を
   前記第１〜第３の乗算手段の前記制御端子へ乗算信号と
   してフィードバックする検出手段（18a,18b,18c）とを
   具備し、 前記第１〜第３の乗算手段は前記検出手段で検出される
   各電位差が小となるような増幅度で前記三相交流電圧発
   生手段の各出力を増幅することを特徴とする三相インバ
   ータ。