JPH07153904A - 積層形半導体装置の製造方法及びそれによる半導体パッケージ - Google Patents

積層形半導体装置の製造方法及びそれによる半導体パッケージ

Info

Publication number
JPH07153904A
JPH07153904A JP6196451A JP19645194A JPH07153904A JP H07153904 A JPH07153904 A JP H07153904A JP 6196451 A JP6196451 A JP 6196451A JP 19645194 A JP19645194 A JP 19645194A JP H07153904 A JPH07153904 A JP H07153904A
Authority
JP
Japan
Prior art keywords
semiconductor
leads
semiconductor chip
package
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6196451A
Other languages
English (en)
Other versions
JP2800967B2 (ja
Inventor
Chung W Lee
忠 雨 李
Young-Jae Song
榮 宰 宋
Dong-Su So
東 洙 徐
Jung Il Park
政 一 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH07153904A publication Critical patent/JPH07153904A/ja
Application granted granted Critical
Publication of JP2800967B2 publication Critical patent/JP2800967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高密度実装のための積層形半導体装置の製造
方法を提供する。 【構成】 リードオンチップの方法により少なくとも１
つの半導体チップを実装している積層形半導体装置の製
造方法において、リード３３を横方向へ互いに横断する
ように配列形成する段階と、インナリード３１の上部に
絶縁接着部材３２を介して少なくとも２つの半導体チッ
プ３４を実装する段階と、半導体チップのボンディング
パッド３５とインナリードを所定の角度で傾斜したワイ
ヤ３６でワイヤボンディングする段階と、エポキシモー
ルドコンパウンドでモールディングしてパッケージボデ
ィを形成する段階とから成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、積層形半導体パッケ
ージに関し、特に、半導体チップ上にリードを接着する
リードオンチップ（Lead On Chip; 以下LOC という）の
方法でリードフレームのリードを半導体チップの上部ま
たは下部へ互いに交叉するように横断させることによっ
て少なくとも２つの半導体チップを実装し、または、絶
縁テープ上に形成されている金属薄膜リードを用いるテ
ープキャリア方式による自動ボンディング（Tape Autom
ated Bonding;TABという）の方法で少なくとも２つの半
導体チップをそれぞれ高密度で実装するための積層形半
導体装置の製造方法及びそれによる半導体パッケージに
関する。
【０００２】
【従来の技術】一般的に、集積回路（Integrated Circu
it;IC ）または大規模集積回路ＬＳＩなどの半導体チッ
プは、金属リードフレームに実装された後、樹脂で密封
されて印刷回路基板（Printed Circuit Board;以下PCB
という）上に実装される。
【０００３】このような樹脂封止形パッケージの一般的
な製造工程は、以下の通りである。まず、金属リードフ
レームに一定の間隔でパンチングされている長方形状の
ダイパッド上に半導体チップを所定の方法、例えば、銀
Ａｇまたはエポキシなどの接着剤や熱圧着などの方法で
実装した後、前記ダイパッドの周りに形成されているリ
ードの一方の側と前記半導体チップの電極パッドをワイ
ヤボンディングして接続させる。このとき、前記ダイパ
ッドは、少なくとも１つのタイバーにより支持されてい
る。前記半導体チップとワイヤを包んで保護するパッケ
ージボディを通常のモールディング工程によりモールデ
ィング部材、例えばエポキシモールディングコンパウン
ド（Epoxy Moulding Compound;以下EMC という）で形成
する。
【０００４】このような樹脂封止形の半導体パッケージ
は、より小さな印刷回路基板内に高密度に実装するため
に薄型化及び小型化が図られているが、一定の程度以上
には実装密度を向上させることは難しいのが現状であ
る。従って、半導体チップを直接印刷回路基板上に実装
するチップオンボード（Chip On Board;以下COB とい
う）の方法や、半導体チップまたは半導体パッケージを
積層する積層形パッケージなどの研究が進められてい
る。
【０００５】特に、メモリ用半導体チップの場合、入出
力端子であるリードを並列に連結してメモリの容量を増
加させる方法があり、このために同一のパッケージの少
なくとも２つのリードを積層し、または、２つの半導体
チップを積層した後、１つのパッケージボディとして樹
脂で封止する方法などが使用されている。
【０００６】図４は、従来の半導体パッケージの一例を
示すもので、図４（Ａ）は半導体パッケージの平面図で
あり、図４（Ｂ）は図４（Ａ）の断面図である。図４
（Ａ）及び（Ｂ）を参照すると、前記半導体パッケージ
１０は、シングルタイプのパッケージに関するもので、
ダイパッド１の上部に絶縁性接着剤５を介して半導体チ
ップ２が実装されており、前記半導体チップ２のボンデ
ィングパッドとリード３のインナリードがワイヤ４でボ
ンディングされており、エポキシモールドコンパウンド
でモールディングされてパッケージボディ６を形成して
いる。
【０００７】前記半導体パッケージ１０は、ＤＩＰ（Du
al In-line Package）（リードピンが２直列並行に配置
されているパッケージ）タイプまたはＱＦＰ（Quad Fla
t Package ）（四方にリードのあるフラットパッケー
ジ）タイプの表面実装形パッケージ構造を有する。ここ
で、ＥＭＣで成形されたパッケージボディ６の側面中央
部から外部へ突出されたアウタリードが実装方向に設け
られており、実装接続部がリードフレームの上部に接着
剤で接着され、それぞれの半導体チップパッドと電気的
に一対一で対応するインナリード間を金属ワイヤで連結
した後、ＥＭＣで成形して半導体パッケージ１０が最終
的に形成される。
【０００８】しかし、前記のような半導体パッケージ
は、小規模の半導体チップを実装するのに適するシング
ルタイプのものであって、大規模の半導体チップを実装
するパッケージに適用できないという欠点がある。
【０００９】図５は、従来の半導体パッケージの他の例
を示すもので、図５（Ａ）は半導体パッケージの平面図
であり、図５（Ｂ）は図５（Ａ）の断面図である。
【００１０】図５（Ａ）及び（Ｂ）を参照すると、半導
体パッケージ２０は、リードオンチップの方法により半
導体チップ１２がダイパッドなしで直接リード１３に実
装された構造である。すなわち、多数個のリード１３の
インナリード部を絶縁接着テープ１１を介して半導体チ
ップ１２に接着した後、半導体チップ１２のボンディン
グパッド部とインナリード部を金属ワイヤ１４で傾斜に
なるようにボンディングし、ＥＭＣでモールディングし
てパッケージボディ１６を形成させたものである。
【００１１】しかしながら、このような半導体パッケー
ジ２０は、ダイパッドなしで半導体チップをインナリー
ド部に直接実装しているので、半導体チップの実装効率
を増大させることができるが、印刷回路基板上に半導体
パッケージを実装するとき、図４に添って説明したよう
に印刷回路基板への実装効率を向上させるのは困難であ
るという欠点がある。
【００１２】
【発明が解決しようとする課題】従って、この発明の目
的は、複数のリードのインナリード部を横方向へ横断す
るように配列形成し、インナリード部上に少なくとも２
つの絶縁性接着剤を媒介させて、少なくとも２つの半導
体チップを実装して接着するようにした高密度実装のた
めの積層形半導体装置の製造方法を提供することにあ
る。
【００１３】この発明の他の目的は、ＴＡＢの方法で絶
縁テープ上にインナリード部とアウタリード部を含む金
属パターンを形成した後、インナリード部に金属バンプ
を形成して複数の半導体チップを熱圧着方法で圧着させ
るようにした高密度実装のための積層形半導体装置の製
造方法を提供することにある。
【００１４】この発明のさらに他の目的は、両方向のリ
ードのインナリード部が互いに向き合うように横断させ
て接着剤を介して半導体チップを接着させた後、半導体
チップのボンディングパッド部とインナリード部を対角
方向にワイヤボンディングし、樹脂で封止してパッケー
ジボディを形成した積層形半導体パッケージを提供する
ことにある。
【００１５】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、リードオンチップ方法により少なくと
も１つの半導体チップを実装している積層形半導体装置
の製造方法において、リードを横方向へ互いに横断する
ように配列形成する段階と、インナリードの上部に絶縁
接着部材を介して少なくとも２つの半導体チップを接着
して実装する段階と、半導体チップのボンディングパッ
ドとインナリードとを所定の角度で傾斜した金属ワイヤ
を用いてワイヤボンディングする段階と、前記ボンディ
ングされた構造体をエポキシモールドコンパウンドでモ
ールディングしてパッケージボディを形成する段階とか
ら成ることを特徴とする。
【００１６】この発明による積層形半導体装置の製造方
法の他の特徴は、ＴＡＢ方法により少なくとも１つの半
導体チップが実装される積層形半導体装置の製造方法に
おいて、絶縁テープ上にインナリードとアウタリードを
含むように金属配線パターンを形成する段階と、インナ
リードの上部に金属バンプを形成する段階と、金属バン
プ上に複数の半導体チップを実装し、前記インナリード
上部に形成された金属バンプと半導体チップのボンディ
ングパッドを熱圧着方法により圧着させる段階と、半導
体チップを保護するために樹脂で封止する段階とから成
る点にある。
【００１７】この発明による積層形半導体装置用パッケ
ージの特徴は、リードフレームのリードが上部または下
部に接着部材を介して複数の半導体チップが実装され、
半導体チップのボンディングパッドとリードフレームの
インナリードがワイヤボンディングされた後、エポキシ
モールドコンパウンドでモールディングされて形成され
た半導体パッケージにおいて、前記リードが横方向へ互
いに部分的に一致するように配列形成され、前記リード
の下部に接着剤が塗布されて少なくとも２つの半導体チ
ップが実装され、前記リードと半導体チップのボンディ
ングパッドは傾斜しているワイヤによってワイヤボンデ
ィングされており、前記ワイヤボンディング部と半導体
チップを保護するためにモールディングされて形成され
た点にある。
【００１８】
【実施例】以下、添付の図面を参照してこの発明による
積層形半導体装置の製造方法及びそれによる半導体パッ
ケージの好ましい一実施例を詳細に説明する。
【００１９】図１（Ａ）及び（Ｂ）は、この発明による
積層形半導体装置３０の製造工程図である。
【００２０】図１（Ａ）及び（Ｂ）に示すように、ま
ず、リード３３のインナリード部３１を少なくとも２個
ずつ互いに横方向に部分的に一致するように交互に配列
する。そして、前記インナリード部３１の上部に絶縁性
両面接着テープ３２を少なくとも２個以上ずつを一組と
して接着させリード３３を固定配置し、前記両面接着テ
ープ３２上に半導体チップ３４を実装して接着させる。
【００２１】次に、銀線または金線のようなワイヤを傾
斜させてボンディングすることによって、前記半導体チ
ップ３４のボンディングパッド部３５をインナリード部
３１に電気的に接続する。その後、ワイヤボンディング
された領域と半導体チップの領域を保護するためにＥＭ
Ｃで封止してパッケージボディ３０を形成する。このよ
うな方法は、リードオンチップの実装方法により遂行さ
れる。
【００２２】なお、添付の図面に示されていないが、こ
のような半導体チップの実装方法はＴＡＢ方法によって
も行なうことができる。すなわち、この場合には、ま
ず、ポリイミド，ポリエステル，ポリエーテルスルホン
ＰＥＳ，ポリパラアニック酸ＰＰＡ（Polyparaanic Aci
d ）などの絶縁材質で形成されたベースフィルムの両側
にパンチング加工で半導体チップを実装するためのデバ
イス孔を形成する。
【００２３】次に、前記ベースフィルム上に付けられた
１８〜３５μm 厚さの銅などの金属薄膜が写真蝕刻され
てインナリード及びアウタリードを含む金属配線を形成
する。そして、前記インナリードの端部に熔融されたソ
ルダを落として電気伝導性に優れた金属バンプを形成す
る。
【００２４】次に、前記金属バンプ上に多数の半導体チ
ップを実装した後、半導体チップとリードが熱圧着法を
用いて電気的に接続される。そして、前記バンプされた
半導体チップを保護するために樹脂で封止してパッケー
ジボディを形成する。
【００２５】このような方法により製造される半導体パ
ッケージの一実施例を以下に説明する。
【００２６】図２は、この発明による積層形半導体パッ
ケージ４０の断面図である。
【００２７】まず、リードフレームのインナリード３１
とアウタリードを含むリード３３が横方向へ互いに横断
するように配列形成されている。
【００２８】次に、前記インナリード３１の下部に絶縁
性の両面接着剤３２が塗布されて少なくとも２つの半導
体チップ３４が実装される。
【００２９】そして、前記インナリード３１上に実装さ
れた半導体チップ３４の左側上端のパッドとインナリー
ド３１を金属線３６で傾斜になるようにワイヤボンディ
ングし、半導体チップ３４の右側上端のパッドを金属線
３６で傾斜になるようにワイヤボンディングする（図１
（Ｂ）参照）。
【００３０】次に、前記インナリード３１と半導体チッ
プ３４のボンディングパッドが横方向へワイヤボンディ
ングされた後、ワイヤボンディング部と半導体チップを
保護するためにＥＭＣでモールディングしてパッケージ
ボディ３７を形成する。
【００３１】図３は、半導体パッケージが印刷回路基板
に実装された状態を示す図面であって、図３（Ａ）は従
来の半導体パッケージの実装図であり、図３（Ｂ）はこ
の発明による半導体パッケージの実装図である。図３
（Ａ）は、従来の方法で印刷回路基板４１上に半導体パ
ッケージ４１が４個実装されたことを示しており、一
方、図３（Ｂ）は、この発明に基づいて印刷回路基板５
１上に半導体パッケージ４１が２個実装されたことを示
している。従って、この発明に基づいてどの程度印刷回
路基板への実装効率が増大したかを容易に理解できよ
う。
【００３２】
【発明の効果】上述したごとく、この発明による積層形
半導体装置の製造方法及びそれによる半導体パッケージ
によれば、１つのパッケージ内に複数個の半導体チップ
を搭載することが可能となるので、大規模の半導体装置
に適合させることができる。さらに、パッケージの密度
向上及び配線距離の短縮による情報の伝達速度が向上す
る。また、印刷回路基板上にランドパターンの数が低減
し、印刷回路基板の設計が簡略化して単一のチップパッ
ケージのモジュール化が可能となる。
【図面の簡単な説明】
【図１】図１（Ａ）及び（Ｂ）は、この発明による積層
形半導体装置の製造工程図である。
【図２】この発明による積層形半導体パッケージの断面
図である。
【図３】図３は、半導体パッケージがプリント回路基板
に実装された状態を示す図面であって、図３（Ａ）は従
来の半導体パッケージの実装図であり、図３（Ｂ）はこ
の発明による半導体パッケージの実装図である。
【図４】従来の半導体パッケージの一例を示すものであ
って、図４（Ａ）は半導体パッケージの平面図であり、
図４（Ｂ）は図４（Ａ）の断面図である。
【図５】従来の半導体パッケージの他の例を示すもので
あって、図５（Ａ）は半導体パッケージの平面図であ
り、図２（Ｂ）は図２（Ａ）の断面図である。
【符号の説明】
３１ インナリード ３２ 接着部材 ３３ リード ３４ 半導体チップ ３５ ボンディングパッド ３６ ワイヤ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 リードオンチップの方法により少なくと
    も１つの半導体チップを実装している積層形半導体装置
    の製造方法において、 リードを横方向へ互いに横断されるように配列形成する
    段階と、 インナリードの上部に絶縁接着部材を介して少なくとも
    ２つの半導体チップを接着して実装する段階と、 半導体チップのボンディングパッドとインナリードとを
    所定の角度で傾斜した金属ワイヤを用いてワイヤボンデ
    ィングする段階と、 前記ボンディングされた構造体をエポキシモールドコン
    パウンドでモールディングしてパッケージボディを形成
    する段階とから成ることを特徴とする積層形半導体装置
    の製造方法。
  2. 【請求項２】 ＴＡＢ方法により少なくとも１つの半導
    体チップが実装される積層形半導体装置の製造方法にお
    いて、 絶縁テープ上にインナリードとアウタリードを含むよう
    に金属配線パターンを形成する段階と、 インナリードの上部に金属バンプを形成する段階と、 前記金属バンプ上に複数の半導体チップを実装し、前記
    インナリードの上部に形成された金属バンプと半導体チ
    ップのボンディングパッドを熱圧着方法により接着する
    段階と、 半導体チップを保護するために樹脂で封止する段階とか
    ら成ることを特徴とする積層形半導体装置の製造方法。
  3. 【請求項３】 リードフレームのリード上部または下部
    に接着剤を介して複数の半導体チップが実装され、半導
    体チップのボンディングパッドとリードフレームのイン
    ナリードがワイヤボンディングされた後、エポキシモー
    ルドコンパウンドでモールディングされて形成された半
    導体パッケージにおいて、前記リードが横方向へ互いに
    横断されるように配列形成され、前記リードの下部に接
    着剤が塗布されて少なくとも２つの半導体チップが実装
    され、前記リードと半導体チップのボンディングパッド
    は傾斜しているワイヤによってワイヤボンディングされ
    ており、前記ワイヤボンディング部と半導体チップを保
    護するためにモールディングされて形成されたことを特
    徴とする半導体パッケージ。
  4. 【請求項４】 前記接着剤は、リード上部に少なくとも
    ２つ塗布されて半導体チップを接着させることを特徴と
    する請求項３記載の半導体パッケージ。
  5. 【請求項５】 前記リードは、少なくとも２個ずつ互い
    に部分的に一致するように形成されたインナリードを含
    むことを特徴とする請求項３記載の半導体パッケージ。
JP6196451A 1993-08-27 1994-08-22 積層形半導体装置の製造方法及びそれによる半導体パッケージ Expired - Fee Related JP2800967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-16780 1993-08-27
KR1019930016780A KR100292036B1 (ko) 1993-08-27 1993-08-27 반도체패키지의제조방법및그에 따른반도체패키지

Publications (2)

Publication Number Publication Date
JPH07153904A true JPH07153904A (ja) 1995-06-16
JP2800967B2 JP2800967B2 (ja) 1998-09-21

Family

ID=19362091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6196451A Expired - Fee Related JP2800967B2 (ja) 1993-08-27 1994-08-22 積層形半導体装置の製造方法及びそれによる半導体パッケージ

Country Status (3)

Country Link
US (1) US5559305A (ja)
JP (1) JP2800967B2 (ja)
KR (1) KR100292036B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384333B1 (en) * 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
US5869895A (en) * 1997-12-15 1999-02-09 Micron Technology, Inc. Embedded memory assembly
DE19927747C1 (de) * 1999-06-17 2000-07-06 Siemens Ag Multichipmodul aus einem zusammenhängenden Waferscheibenteil für die LOC-Montage sowie Verfahren zu dessen Herstellung
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
TWI237889B (en) * 2004-01-16 2005-08-11 Optimum Care Int Tech Inc Chip leadframe module
KR100819799B1 (ko) * 2005-02-22 2008-04-07 삼성테크윈 주식회사 다열리드형 반도체 패키지 제조 방법
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
US8174099B2 (en) * 2008-08-13 2012-05-08 Atmel Corporation Leadless package with internally extended package leads

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
JPH04340267A (ja) * 1991-05-16 1992-11-26 Sony Corp 半導体装置
JPH04348057A (ja) * 1991-05-25 1992-12-03 Sony Corp 樹脂封止型半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05299456A (ja) * 1992-04-20 1993-11-12 Toshiba Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2800967B2 (ja) 1998-09-21
KR950007068A (ko) 1995-03-21
KR100292036B1 (ko) 2001-09-17
US5559305A (en) 1996-09-24

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
US6165815A (en) Method of fabrication of stacked semiconductor devices
US6388313B1 (en) Multi-chip module
US7371612B2 (en) Method of fabrication of stacked semiconductor devices
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US8049342B2 (en) Semiconductor device and method of fabrication thereof
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
US20080157302A1 (en) Stacked-package quad flat null lead package
JP3497775B2 (ja) 半導体装置
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2003100988A (ja) 半導体装置およびその製造方法
JP3358697B2 (ja) 半導体パッケージ
JPH06260530A (ja) 半導体集積回路装置
JPH05304241A (ja) 半導体装置
KR20060006397A (ko) 반도체 패키지
KR20010053953A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees