JPH07154026A - 半導体レーザ装置及びその製法 - Google Patents
半導体レーザ装置及びその製法Info
- Publication number
- JPH07154026A JPH07154026A JP29984693A JP29984693A JPH07154026A JP H07154026 A JPH07154026 A JP H07154026A JP 29984693 A JP29984693 A JP 29984693A JP 29984693 A JP29984693 A JP 29984693A JP H07154026 A JPH07154026 A JP H07154026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor laser
- laser device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 238000005253 cladding Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 32
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 30
- 238000005530 etching Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007569 Zn—Au Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザの信頼性の低下や漏れ電流の増
加を引き起こすディスロケーションや転位を取り除いた
半導体レーザ装置を提供すること。 【構成】 ＧａＡｓ基板１上に少なくとも第一クラッド
層４と活性層５と第二クラッド層６の半導体層を順次積
層し、第二クラッド層６上に活性層５よりも禁制帯幅の
狭いストライプ状のコンタクト層８を形成し、コンタク
ト層８とコンタクト層８下部の半導体層とを除く領域に
第二クラッド層６上からＳｉを拡散させて混晶化し、こ
の混晶化された混晶化領域１２によりコンタクト層８下
部の半導体層が埋めこまれるようになし、その後、Ｓｉ
が拡散された第二クラッド層６の表層を除去する。
加を引き起こすディスロケーションや転位を取り除いた
半導体レーザ装置を提供すること。 【構成】 ＧａＡｓ基板１上に少なくとも第一クラッド
層４と活性層５と第二クラッド層６の半導体層を順次積
層し、第二クラッド層６上に活性層５よりも禁制帯幅の
狭いストライプ状のコンタクト層８を形成し、コンタク
ト層８とコンタクト層８下部の半導体層とを除く領域に
第二クラッド層６上からＳｉを拡散させて混晶化し、こ
の混晶化された混晶化領域１２によりコンタクト層８下
部の半導体層が埋めこまれるようになし、その後、Ｓｉ
が拡散された第二クラッド層６の表層を除去する。
Description
【０００１】
【産業上の利用分野】この発明は、不純物拡散による混
晶化技術を用いた可視光の埋め込み型半導体レーザ装置
及びその製法に関するものである。
晶化技術を用いた可視光の埋め込み型半導体レーザ装置
及びその製法に関するものである。
【０００２】
【従来の技術】不純物拡散による混晶化技術を用いた埋
め込み型半導体レーザ装置は、低しきい値、高効率、安
定横モード、プレーナ型で集積化が容易であることなど
から、近赤外光領域の材料であるＡｌＧａＡｓ系で多く
作製されている。
め込み型半導体レーザ装置は、低しきい値、高効率、安
定横モード、プレーナ型で集積化が容易であることなど
から、近赤外光領域の材料であるＡｌＧａＡｓ系で多く
作製されている。
【０００３】従来、可視光の材料であるＡｌＧａＩｎＰ
系で、この技術を用いた埋め込み型半導体レーザ装置
が、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６，（１９８９）４８
２頁〜４８７頁に記載されている。同文献に記載のレー
ザ装置の製造は、以下のようにして行われる。
系で、この技術を用いた埋め込み型半導体レーザ装置
が、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６，（１９８９）４８
２頁〜４８７頁に記載されている。同文献に記載のレー
ザ装置の製造は、以下のようにして行われる。
【０００４】ｎ型ＧａＡｓ基板上に、Ｔｅドープのｎ型
（Ａｌ0.9 Ｇａ0.1 ）0.5 Ｉｎ0.5Ｐでなる厚さ１μｍ
の第一クラッド層、一層の厚さが２００Åの（Ａｌ0.2
Ｇａ0.8 ）0.5 Ｉｎ0.5 Ｐでなる三層のアンドープの量
子井戸層と、それぞれの量子井戸層の間に一層の厚さが
１００Åの（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでなる
二層のアンドープの障壁層をアンドープの第一閉じ込め
層と第二閉じ込め層で挟んだ活性層と、Ｚｎドープのｐ
型（Ａｌ0.9 Ｇａ0.1 ）0.5 Ｉｎ0.5 Ｐでなる厚さ１μ
ｍ第二クラッド層と、Ｚｎを高濃度にドープしたｐ型Ｇ
ａＡｓでなるコンタクト層の半導体層をＭＯＣＶＤ（ｍ
ｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により順次積層する。
（Ａｌ0.9 Ｇａ0.1 ）0.5 Ｉｎ0.5Ｐでなる厚さ１μｍ
の第一クラッド層、一層の厚さが２００Åの（Ａｌ0.2
Ｇａ0.8 ）0.5 Ｉｎ0.5 Ｐでなる三層のアンドープの量
子井戸層と、それぞれの量子井戸層の間に一層の厚さが
１００Åの（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでなる
二層のアンドープの障壁層をアンドープの第一閉じ込め
層と第二閉じ込め層で挟んだ活性層と、Ｚｎドープのｐ
型（Ａｌ0.9 Ｇａ0.1 ）0.5 Ｉｎ0.5 Ｐでなる厚さ１μ
ｍ第二クラッド層と、Ｚｎを高濃度にドープしたｐ型Ｇ
ａＡｓでなるコンタクト層の半導体層をＭＯＣＶＤ（ｍ
ｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により順次積層する。
【０００５】次いで、電子ビーム蒸着によって着膜され
た厚さ１５０ÅのＳｉ膜に、フォトリソグラフィにより
１０μｍ幅のストライプ状の窓を形成する。
た厚さ１５０ÅのＳｉ膜に、フォトリソグラフィにより
１０μｍ幅のストライプ状の窓を形成する。
【０００６】その後、ＣＶＤによりＳｉＯ2 膜かまたは
ＰＳＧの保護膜を約１０００Å着膜する。この試料を約
３ｃｍ3 の石英管中に３ｍｇのＰと共に入れ、２×１０
-6Ｔｏｒｒ程度まで真空引きして封入し、８５０°Ｃで
２５時間熱処理を行うことによりＳｉを拡散し、Ｓｉ拡
散領域を形成する。これにより、Ｓｉが拡散した領域は
混晶化領域となり、Ｓｉが拡散していない領域は活性領
域として混晶化領域に埋め込まれる。
ＰＳＧの保護膜を約１０００Å着膜する。この試料を約
３ｃｍ3 の石英管中に３ｍｇのＰと共に入れ、２×１０
-6Ｔｏｒｒ程度まで真空引きして封入し、８５０°Ｃで
２５時間熱処理を行うことによりＳｉを拡散し、Ｓｉ拡
散領域を形成する。これにより、Ｓｉが拡散した領域は
混晶化領域となり、Ｓｉが拡散していない領域は活性領
域として混晶化領域に埋め込まれる。
【０００７】熱処理後、石英管から試料を取り出し、拡
散源であるＳｉ膜と保護膜を除去し、再びＣＶＤにより
１０００ÅのＳｉＯ2 膜を着膜し、更にフォトリソグラ
フィによってＳｉを拡散させていない領域上のＳｉＯ2
膜に５μｍ幅の窓を開け、電流注入領域を設ける。
散源であるＳｉ膜と保護膜を除去し、再びＣＶＤにより
１０００ÅのＳｉＯ2 膜を着膜し、更にフォトリソグラ
フィによってＳｉを拡散させていない領域上のＳｉＯ2
膜に５μｍ幅の窓を開け、電流注入領域を設ける。
【０００８】最後にＡｕ−Ｚｎ−Ａｕでｐ側電極を形成
した後、ＧａＡｓ基板側を１００μｍにまで研磨し、Ａ
ｕ−Ｇｅでｎ側電極を形成する。
した後、ＧａＡｓ基板側を１００μｍにまで研磨し、Ａ
ｕ−Ｇｅでｎ側電極を形成する。
【０００９】これによって、埋め込み型半導体レーザ装
置を製造する。
置を製造する。
【００１０】この半導体レーザ装置は、Ｓｉが拡散した
領域のＧａＡｓコンタクト層及び（Ａｌ0.9 Ｇａ0.1 ）
0.5 Ｉｎ0.5 Ｐ第二クラッド層はｎ型となるため、Ｓｉ
の拡散領域とＳｉの非拡散領域のｐ型半導体層の接合す
るＧａＡｓコンタクト層及び（Ａｌ0.9 Ｇａ0.1 ）0.5
Ｉｎ0.5 Ｐ第二クラッド層中にｐ−ｎ接合が形成され
る。
領域のＧａＡｓコンタクト層及び（Ａｌ0.9 Ｇａ0.1 ）
0.5 Ｉｎ0.5 Ｐ第二クラッド層はｎ型となるため、Ｓｉ
の拡散領域とＳｉの非拡散領域のｐ型半導体層の接合す
るＧａＡｓコンタクト層及び（Ａｌ0.9 Ｇａ0.1 ）0.5
Ｉｎ0.5 Ｐ第二クラッド層中にｐ−ｎ接合が形成され
る。
【００１１】（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ系では
Ｘの値により、禁制帯幅はＥ＝１．８７２＋０．５２１
×Ｘ（ｅＶ）に従って変化し、Ｇａ0.5 Ｉｎ0.5 Ｐ（Ｅ
＝１．８７２ｅＶ）の場合でもその禁制帯幅はＧａＡｓ
（Ｅ＝１．４２４ｅＶ）の禁制帯幅よりも広い。
Ｘの値により、禁制帯幅はＥ＝１．８７２＋０．５２１
×Ｘ（ｅＶ）に従って変化し、Ｇａ0.5 Ｉｎ0.5 Ｐ（Ｅ
＝１．８７２ｅＶ）の場合でもその禁制帯幅はＧａＡｓ
（Ｅ＝１．４２４ｅＶ）の禁制帯幅よりも広い。
【００１２】従ってＧａＡｓコンタクト層の禁制帯幅
が、レーザ発振のためにキャリアの再結合が行われる層
となるべき（Ａｌ0.2 Ｇａ0.8 ）0.5 Ｉｎ0.5 Ｐ量子井
戸層の禁制帯幅よりも狭いため、ＧａＡｓコンタクト層
中のｐ−ｎ接合における電流の流れ始めるターンオン電
圧は、活性領域におけるｐ−ｎ接合のターンオン電圧よ
りも小さく、電流はＧａＡｓコンタクト層中のｐ−ｎ接
合を流れやすくなる。
が、レーザ発振のためにキャリアの再結合が行われる層
となるべき（Ａｌ0.2 Ｇａ0.8 ）0.5 Ｉｎ0.5 Ｐ量子井
戸層の禁制帯幅よりも狭いため、ＧａＡｓコンタクト層
中のｐ−ｎ接合における電流の流れ始めるターンオン電
圧は、活性領域におけるｐ−ｎ接合のターンオン電圧よ
りも小さく、電流はＧａＡｓコンタクト層中のｐ−ｎ接
合を流れやすくなる。
【００１３】ＧａＡｓコンタクト層中のｐ−ｎ接合での
再結合は、誘導放出に寄与しないため、Ｓｉが拡散した
領域を通過する電流は漏れ電流となり、しきい値の増大
を招くという問題がある。
再結合は、誘導放出に寄与しないため、Ｓｉが拡散した
領域を通過する電流は漏れ電流となり、しきい値の増大
を招くという問題がある。
【００１４】そこで、この問題を解決するため、活性領
域以外に形成されるｐ−ｎ接合の禁制帯幅を、活性層に
おけるｐ−ｎ接合の禁制帯幅よりも大きくすることによ
り、活性領域以外のｐ−ｎ接合に流れ込む漏れ電流の小
さい低しきい値の埋め込み型半導体レーザ装置を得るこ
とが提案され、本出願人により特願平５−９１６６９号
として出願されている。
域以外に形成されるｐ−ｎ接合の禁制帯幅を、活性層に
おけるｐ−ｎ接合の禁制帯幅よりも大きくすることによ
り、活性領域以外のｐ−ｎ接合に流れ込む漏れ電流の小
さい低しきい値の埋め込み型半導体レーザ装置を得るこ
とが提案され、本出願人により特願平５−９１６６９号
として出願されている。
【００１５】上記先願で提案されている不純物拡散によ
る混晶化を用いた可視光の埋め込み型半導体レーザ装置
の構造を図６に示す。図中、１０１はｎ型ＧａＡｓ基
板、１０２はＧａＡｓ第一バッファ層、１０３はＧａＩ
ｎＰ第二バッファ層、１０４はＡｌＩｎＰ第一クラッド
層、１０５は量子井戸活性層、１０６はＡｌＩｎＰ第二
クラッド層、１０７はＡｌＧａＩｎＰ中間層、１０８は
ＧａＡｓコンタクト層、１０９は不純物拡散による混晶
化領域、１１０は絶縁膜、１１１はｐ側電極、１１２は
ｎ側電極である。
る混晶化を用いた可視光の埋め込み型半導体レーザ装置
の構造を図６に示す。図中、１０１はｎ型ＧａＡｓ基
板、１０２はＧａＡｓ第一バッファ層、１０３はＧａＩ
ｎＰ第二バッファ層、１０４はＡｌＩｎＰ第一クラッド
層、１０５は量子井戸活性層、１０６はＡｌＩｎＰ第二
クラッド層、１０７はＡｌＧａＩｎＰ中間層、１０８は
ＧａＡｓコンタクト層、１０９は不純物拡散による混晶
化領域、１１０は絶縁膜、１１１はｐ側電極、１１２は
ｎ側電極である。
【００１６】図６に示した半導体レーザ装置の製造方法
は、ｎ型ＧａＡｓ基板１０１上にＧａＡｓ第一バッファ
層１０２、Ｇａ0.5 Ｉｎ0.5 Ｐ第二バッファ層１０３、
Ａｌ0.5 Ｉｎ0.5 Ｐ第一クラッド層１０４、アンドープ
Ｇａ0.5 Ｉｎ0.5 Ｐでなる厚さ１０ｎｍの井戸層３層と
井戸層の間に（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでな
る厚さ５ｎｍの障壁層と井戸層と障壁層を挟んだ（Ａｌ
0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでなる厚さ１７０ｎｍの
光導波層２層からなる量子井戸活性層１０５、Ａｌ0.5
Ｉｎ0.5 Ｐ第二クラッド層１０６、（Ａｌ0.1 Ｇ
ａ0.9 ）0.5 Ｉｎ0.5Ｐ中間層１０７、ＧａＡｓコンタ
クト層１０８からなる半導体層をＭＯＣＶＤ法により順
次積層する。この上にフォトリソグラフィにより１０μ
ｍ幅のストライプ状のレジストを形成し、このレジスト
をマスクとしてＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：
２：１００で混合したエッチング液でＧａＡｓコンタク
ト層１０８を５μｍ幅のストライプ状に（Ａｌ0.1 Ｇａ
0.9 ）0.5 Ｉｎ0.5 Ｐ中間層に対して選択的にエッチン
グする。次に不純物拡散源として、電子ビーム加熱蒸着
装置により、１．３×１０-4Ｐａ以下の真空中で５ｎｍ
の厚さのＳｉ膜を蒸着し、レジストのリフトオフによっ
てＧａＡｓコンタクト層１０８上のＳｉ膜を除去した
後、表面保護膜として５０ｎｍの厚さのＳｉＯ2 膜を全
面に着膜する。これを石英管中にリンと共に封かんし、
電気炉中で８５０°Ｃ、３時間熱処理して、第二クラッ
ド層に達するまでＳｉを拡散させる。次に石英管から取
り出して、ＣＦ4ガスを用いたドライエッチングにより
ＳｉＯ2 膜とＳｉ膜を除去した後、この上に電流阻止層
として１００ｎｍのＳｉＯ2 膜を着膜し、フォトリソグ
ラフィによりレジストに５μｍ幅の窓の開け、このレジ
ストをマスクとしてバッファードフッ酸を用いてＳｉＯ
2 膜をエッチングする。その後、レジストを除去し、ｐ
側電極、ｎ側電極をそれぞれ蒸着することにより、図６
に示した半導体レーザ装置が形成される。
は、ｎ型ＧａＡｓ基板１０１上にＧａＡｓ第一バッファ
層１０２、Ｇａ0.5 Ｉｎ0.5 Ｐ第二バッファ層１０３、
Ａｌ0.5 Ｉｎ0.5 Ｐ第一クラッド層１０４、アンドープ
Ｇａ0.5 Ｉｎ0.5 Ｐでなる厚さ１０ｎｍの井戸層３層と
井戸層の間に（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでな
る厚さ５ｎｍの障壁層と井戸層と障壁層を挟んだ（Ａｌ
0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐでなる厚さ１７０ｎｍの
光導波層２層からなる量子井戸活性層１０５、Ａｌ0.5
Ｉｎ0.5 Ｐ第二クラッド層１０６、（Ａｌ0.1 Ｇ
ａ0.9 ）0.5 Ｉｎ0.5Ｐ中間層１０７、ＧａＡｓコンタ
クト層１０８からなる半導体層をＭＯＣＶＤ法により順
次積層する。この上にフォトリソグラフィにより１０μ
ｍ幅のストライプ状のレジストを形成し、このレジスト
をマスクとしてＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：
２：１００で混合したエッチング液でＧａＡｓコンタク
ト層１０８を５μｍ幅のストライプ状に（Ａｌ0.1 Ｇａ
0.9 ）0.5 Ｉｎ0.5 Ｐ中間層に対して選択的にエッチン
グする。次に不純物拡散源として、電子ビーム加熱蒸着
装置により、１．３×１０-4Ｐａ以下の真空中で５ｎｍ
の厚さのＳｉ膜を蒸着し、レジストのリフトオフによっ
てＧａＡｓコンタクト層１０８上のＳｉ膜を除去した
後、表面保護膜として５０ｎｍの厚さのＳｉＯ2 膜を全
面に着膜する。これを石英管中にリンと共に封かんし、
電気炉中で８５０°Ｃ、３時間熱処理して、第二クラッ
ド層に達するまでＳｉを拡散させる。次に石英管から取
り出して、ＣＦ4ガスを用いたドライエッチングにより
ＳｉＯ2 膜とＳｉ膜を除去した後、この上に電流阻止層
として１００ｎｍのＳｉＯ2 膜を着膜し、フォトリソグ
ラフィによりレジストに５μｍ幅の窓の開け、このレジ
ストをマスクとしてバッファードフッ酸を用いてＳｉＯ
2 膜をエッチングする。その後、レジストを除去し、ｐ
側電極、ｎ側電極をそれぞれ蒸着することにより、図６
に示した半導体レーザ装置が形成される。
【００１７】上記先願で提案された半導体レーザ装置に
よれば、バンドギャップの小さなコンタクト層中に活性
層よりもターンオン電圧の小さなｐ−ｎ接合が形成され
ないため、活性領域外での再結合による漏れ電流を低減
することができる。また、Ｓｉ拡散によりコンタクト層
とクラッド層の間で混晶化が生じると、両層の格子定数
が変化することによる格子不整に起因した転位が発生す
るが、不純物を拡散させる領域のコンタクト層を予め除
去しておくか、あるいは転位の発生した領域を除去した
場合は、半導体レーザの寿命劣化の原因となる転位の影
響を防止することが可能となる。
よれば、バンドギャップの小さなコンタクト層中に活性
層よりもターンオン電圧の小さなｐ−ｎ接合が形成され
ないため、活性領域外での再結合による漏れ電流を低減
することができる。また、Ｓｉ拡散によりコンタクト層
とクラッド層の間で混晶化が生じると、両層の格子定数
が変化することによる格子不整に起因した転位が発生す
るが、不純物を拡散させる領域のコンタクト層を予め除
去しておくか、あるいは転位の発生した領域を除去した
場合は、半導体レーザの寿命劣化の原因となる転位の影
響を防止することが可能となる。
【００１８】
【発明が解決しようとする課題】この半導体レーザ装置
では（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉｎ0.5 Ｐ中間層上にＳ
ｉ膜を蒸着し熱拡散させている。ＩｎはＳｉに非常に拡
散しやすいため、加熱時に（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉ
ｎ0.5 ＰからＩｎが抜けてＳｉ膜中に拡散し、Ｓｉ拡散
領域の半導体層表面付近に転位や欠陥が生じるという問
題を見出した。これは、ＩＩＩ族であるＩｎとＡｌx Ｇ
ａ1-x の比率がほぼ１：１の時にＧａＡｓに格子整合が
とれており、Ｉｎの抜けによって比率が変わった場合に
は格子定数が変わり、格子不整が発生するためである。
このような転位や欠陥は半導体レーザの信頼性を低下さ
せるとともに、表面での漏れ電流を増加させる原因とな
る。
では（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉｎ0.5 Ｐ中間層上にＳ
ｉ膜を蒸着し熱拡散させている。ＩｎはＳｉに非常に拡
散しやすいため、加熱時に（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉ
ｎ0.5 ＰからＩｎが抜けてＳｉ膜中に拡散し、Ｓｉ拡散
領域の半導体層表面付近に転位や欠陥が生じるという問
題を見出した。これは、ＩＩＩ族であるＩｎとＡｌx Ｇ
ａ1-x の比率がほぼ１：１の時にＧａＡｓに格子整合が
とれており、Ｉｎの抜けによって比率が変わった場合に
は格子定数が変わり、格子不整が発生するためである。
このような転位や欠陥は半導体レーザの信頼性を低下さ
せるとともに、表面での漏れ電流を増加させる原因とな
る。
【００１９】そこで、本発明の目的は、半導体レーザの
信頼性の低下や漏れ電流の増加を引き起こす転位や欠陥
を取り除いた半導体レーザ装置を提供することにある。
信頼性の低下や漏れ電流の増加を引き起こす転位や欠陥
を取り除いた半導体レーザ装置を提供することにある。
【００２０】
【課題を解決するための手段】本発明の半導体レーザ装
置の製法は、半導体基板上に少なくとも第一クラッド層
と活性層と第二クラッド層の半導体層を順次積層し、前
記第二クラッド層上に前記活性層よりも禁制帯幅の狭い
ストライプ状のコンタクト層を形成し、前記コンタクト
層と前記コンタクト層下部の半導体層とを除く領域に前
記第二クラッド層上から第一の不純物を拡散させて混晶
化し、この混晶化された混晶化領域により前記コンタク
ト層下部の半導体層が埋めこまれるようになし、その
後、前記第一の不純物が拡散された前記第二クラッド層
の表層を除去することを特徴とする。
置の製法は、半導体基板上に少なくとも第一クラッド層
と活性層と第二クラッド層の半導体層を順次積層し、前
記第二クラッド層上に前記活性層よりも禁制帯幅の狭い
ストライプ状のコンタクト層を形成し、前記コンタクト
層と前記コンタクト層下部の半導体層とを除く領域に前
記第二クラッド層上から第一の不純物を拡散させて混晶
化し、この混晶化された混晶化領域により前記コンタク
ト層下部の半導体層が埋めこまれるようになし、その
後、前記第一の不純物が拡散された前記第二クラッド層
の表層を除去することを特徴とする。
【００２１】また、本発明は、半導体基板と、この半導
体基板上に少なくとも第一クラッド層と活性層と第二ク
ラッド層の半導体層が順次積層され、前記第二クラッド
層上に前記活性層よりも禁制帯幅の狭いストライプ状の
コンタクト層が形成され、前記コンタクト層と前記コン
タクト層下部の半導体層とを除く領域に、前記第二クラ
ッド層上から第一の不純物を拡散させて混晶化された混
晶化領域により前記コンタクト層下部の半導体層が埋め
こまれた半導体レーザ装置において、前記第一の不純物
が拡散された混晶化領域にある前記第二クラッド層の厚
さが、前記コンタクト層下部の前記第二クラッド層の厚
さより薄いことを特徴とする。
体基板上に少なくとも第一クラッド層と活性層と第二ク
ラッド層の半導体層が順次積層され、前記第二クラッド
層上に前記活性層よりも禁制帯幅の狭いストライプ状の
コンタクト層が形成され、前記コンタクト層と前記コン
タクト層下部の半導体層とを除く領域に、前記第二クラ
ッド層上から第一の不純物を拡散させて混晶化された混
晶化領域により前記コンタクト層下部の半導体層が埋め
こまれた半導体レーザ装置において、前記第一の不純物
が拡散された混晶化領域にある前記第二クラッド層の厚
さが、前記コンタクト層下部の前記第二クラッド層の厚
さより薄いことを特徴とする。
【００２２】
【作用】半導体レーザ装置の製造工程において、Ｓｉ拡
散のために半導体層を加熱する必要があるが、この際に
ＡｌＧａＩｎＰ系半導体からＩｎが抜け出してＳｉ膜中
に拡散し、Ｓｉ拡散領域の半導体層表面付近に転位が発
生する。本発明においては、Ｓｉ拡散後、Ｓｉ拡散領域
の半導体層表面付近をエッチングによって除去すること
により、加熱中に生じた転位が取り除かれ半導体レーザ
装置の特性劣化が防止される。
散のために半導体層を加熱する必要があるが、この際に
ＡｌＧａＩｎＰ系半導体からＩｎが抜け出してＳｉ膜中
に拡散し、Ｓｉ拡散領域の半導体層表面付近に転位が発
生する。本発明においては、Ｓｉ拡散後、Ｓｉ拡散領域
の半導体層表面付近をエッチングによって除去すること
により、加熱中に生じた転位が取り除かれ半導体レーザ
装置の特性劣化が防止される。
【００２３】
【実施例】図１は、本発明の実施例である半導体レーザ
装置の断面図である。１はｎ型ＧａＡｓ基板、２は第一
バッファ層、３は第二バッファ層、４は第一クラッド
層、５は量子井戸活性層、６は第二クラッド層、７は中
間層、８はコンタクト層、１２はＳｉ拡散領域、１３は
Ｚｎ拡散領域、１４は絶縁膜、１６はｐ側電極、１７は
ｎ側電極である。Ｓｉ拡散領域１２では、クラッド層
４，６、量子井戸活性層５の間で混晶化が生じることに
より、Ｓｉ非拡散領域の量子井戸活性層は、混晶化領域
に埋めこまれる。
装置の断面図である。１はｎ型ＧａＡｓ基板、２は第一
バッファ層、３は第二バッファ層、４は第一クラッド
層、５は量子井戸活性層、６は第二クラッド層、７は中
間層、８はコンタクト層、１２はＳｉ拡散領域、１３は
Ｚｎ拡散領域、１４は絶縁膜、１６はｐ側電極、１７は
ｎ側電極である。Ｓｉ拡散領域１２では、クラッド層
４，６、量子井戸活性層５の間で混晶化が生じることに
より、Ｓｉ非拡散領域の量子井戸活性層は、混晶化領域
に埋めこまれる。
【００２４】本発明の実施例の製造方法を図２を用いて
説明する。まず、ｎ型ＧａＡｓ基板１上にＳｉドープＧ
ａＡｓでなる厚さ０．２μｍの第一バッファ層２、Ｓｉ
ドープＧａ0.5 Ｉｎ0.5 Ｐでなる厚さ０．２μｍの第二
バッファ層３、ＳｉドープＡｌ0.5 Ｉｎ0.5 Ｐでなる厚
さ１μｍの第一クラッド層４、アンドープ量子井戸活性
層５、ＺｎドープＡｌ0.5 Ｉｎ0.5 Ｐでなる厚さ０．５
μｍの第二クラッド層６、ＺｎドープＧａ0.5 Ｉｎ0.5
Ｐでなる厚さ０．１μｍの中間層７、ＺｎドープＧａＡ
ｓでなる厚さ０．１μｍのコンタクト層８をＭＯＣＶＤ
法により順次積層する。量子井戸活性層５は、それぞれ
の厚さが１０ｎｍのＧａ0.5 Ｉｎ0.5 Ｐ井戸層３層を二
層それぞれの厚さ１０ｎｍの（Ａｌ0.5 Ｇａ0.5 ）0.5
Ｉｎ0.5Ｐ障壁層２層によって分離し、これらをそれぞ
れ厚さが１７０ｎｍの（Ａｌ0.5Ｇａ0.5 ）0.5 Ｉｎ
0.5 Ｐ光導波層２層により挟んだ構造である。
説明する。まず、ｎ型ＧａＡｓ基板１上にＳｉドープＧ
ａＡｓでなる厚さ０．２μｍの第一バッファ層２、Ｓｉ
ドープＧａ0.5 Ｉｎ0.5 Ｐでなる厚さ０．２μｍの第二
バッファ層３、ＳｉドープＡｌ0.5 Ｉｎ0.5 Ｐでなる厚
さ１μｍの第一クラッド層４、アンドープ量子井戸活性
層５、ＺｎドープＡｌ0.5 Ｉｎ0.5 Ｐでなる厚さ０．５
μｍの第二クラッド層６、ＺｎドープＧａ0.5 Ｉｎ0.5
Ｐでなる厚さ０．１μｍの中間層７、ＺｎドープＧａＡ
ｓでなる厚さ０．１μｍのコンタクト層８をＭＯＣＶＤ
法により順次積層する。量子井戸活性層５は、それぞれ
の厚さが１０ｎｍのＧａ0.5 Ｉｎ0.5 Ｐ井戸層３層を二
層それぞれの厚さ１０ｎｍの（Ａｌ0.5 Ｇａ0.5 ）0.5
Ｉｎ0.5Ｐ障壁層２層によって分離し、これらをそれぞ
れ厚さが１７０ｎｍの（Ａｌ0.5Ｇａ0.5 ）0.5 Ｉｎ
0.5 Ｐ光導波層２層により挟んだ構造である。
【００２５】この上に図２（ａ）に示すように、フォト
リソグラフィにより５μｍ幅のストライプ状のレジスト
９を形成する。次いで図２（ｂ）に示すように、このレ
ジスト９をマスクとしてＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ
＝１：２：１００で混合したエッチング液でＧａＡｓコ
ンタクト層８を３μｍ幅のストライプ状にＧａ0.5 Ｉｎ
0.5 Ｐ中間層７に対して選択的にエッチングする。ここ
で用いたエッチング液では、Ｇａ0.5 Ｉｎ0.5 Ｐ中間層
７はほとんどエッチングされないため、ＧａＡｓコンタ
クト層８のサイドエッチを行うことにより、ＧａＡｓコ
ンタクト層８の幅を制御することができる。
リソグラフィにより５μｍ幅のストライプ状のレジスト
９を形成する。次いで図２（ｂ）に示すように、このレ
ジスト９をマスクとしてＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ
＝１：２：１００で混合したエッチング液でＧａＡｓコ
ンタクト層８を３μｍ幅のストライプ状にＧａ0.5 Ｉｎ
0.5 Ｐ中間層７に対して選択的にエッチングする。ここ
で用いたエッチング液では、Ｇａ0.5 Ｉｎ0.5 Ｐ中間層
７はほとんどエッチングされないため、ＧａＡｓコンタ
クト層８のサイドエッチを行うことにより、ＧａＡｓコ
ンタクト層８の幅を制御することができる。
【００２６】次に図２（ｃ）に示すように、不純物拡散
源として電子ビーム加熱蒸着装置により、１．３×１０
-4Ｐａ以下の真空中で５ｎｍの厚さのＳｉ膜１０を、レ
ジスト９を残したまま蒸着する。この時、レジスト９下
部のＧａＡｓコンタクト層８上と、ＧａＡｓコンタクト
層８のサイドエッチによって表面にでたレジスト９下部
のＧａ0.5 Ｉｎ0.5 Ｐ中間層７上は、レジスト９によっ
てマスクをされているためＳｉは蒸着されない。その
後、図２（ｄ）に示すようにレジスト９を除去すること
によって、ＧａＡｓコンタクト層８上のＳｉ膜１０をリ
フトオフにより除去する。
源として電子ビーム加熱蒸着装置により、１．３×１０
-4Ｐａ以下の真空中で５ｎｍの厚さのＳｉ膜１０を、レ
ジスト９を残したまま蒸着する。この時、レジスト９下
部のＧａＡｓコンタクト層８上と、ＧａＡｓコンタクト
層８のサイドエッチによって表面にでたレジスト９下部
のＧａ0.5 Ｉｎ0.5 Ｐ中間層７上は、レジスト９によっ
てマスクをされているためＳｉは蒸着されない。その
後、図２（ｄ）に示すようにレジスト９を除去すること
によって、ＧａＡｓコンタクト層８上のＳｉ膜１０をリ
フトオフにより除去する。
【００２７】次いで、図３（ａ）に示すように表面保護
膜として５０ｎｍの厚さのＳｉ3 Ｎ4 膜１１を全面に着
膜する。本発明の半導体レーザ装置の表面保護膜には、
８５０°Ｃ以上での耐熱性があり、熱処理中にＩｎの拡
散がないか十分小さいものであれば使用可能である。こ
れを石英管中にリンと共に封かんし、電気炉中で８５０
°Ｃ、３時間熱処理して、図３（ｂ）に示すように第二
クラッド層４に達するまでＳｉを拡散させ、Ｓｉ拡散領
域１２を形成する。Ｓｉ拡散領域１２はｎ型となり、Ｇ
ａ0.5 Ｉｎ0.5 Ｐ中間層７とＡｌ0.5 Ｉｎ0.5 Ｐ第二ク
ラッド層６との間で、またＡｌ0.5 Ｉｎ0.5 Ｐ第二クラ
ッド層６と量子井戸活性層５と第一クラッド層４の間で
混晶化が生じる。また、Ｓｉ拡散領域１２の表層数十ｎ
ｍにはＩｎの抜けにより転位や欠陥が生じる。
膜として５０ｎｍの厚さのＳｉ3 Ｎ4 膜１１を全面に着
膜する。本発明の半導体レーザ装置の表面保護膜には、
８５０°Ｃ以上での耐熱性があり、熱処理中にＩｎの拡
散がないか十分小さいものであれば使用可能である。こ
れを石英管中にリンと共に封かんし、電気炉中で８５０
°Ｃ、３時間熱処理して、図３（ｂ）に示すように第二
クラッド層４に達するまでＳｉを拡散させ、Ｓｉ拡散領
域１２を形成する。Ｓｉ拡散領域１２はｎ型となり、Ｇ
ａ0.5 Ｉｎ0.5 Ｐ中間層７とＡｌ0.5 Ｉｎ0.5 Ｐ第二ク
ラッド層６との間で、またＡｌ0.5 Ｉｎ0.5 Ｐ第二クラ
ッド層６と量子井戸活性層５と第一クラッド層４の間で
混晶化が生じる。また、Ｓｉ拡散領域１２の表層数十ｎ
ｍにはＩｎの抜けにより転位や欠陥が生じる。
【００２８】石英管から取り出して、図３（ｃ）に示す
ように、ＣＦ4 ガスを用いたドライエッチングによりＳ
ｉ3 Ｎ4 膜１１とＳｉ膜１０を除去する。その後、図３
（ｄ）に示すように、Ｈ3 ＰＯ4 ：ＨＣｌ＝６：１に混
合したエッチング溶液かあるいはＨＣｌ：ＣＨ3 ＣＯＯ
Ｈ：Ｈ2 Ｏ2 ＝３：１５０：１に混合したエッチング溶
液でエッチングすることにより、ＧａＡｓコンタクト層
８はエッチングされず、Ｓｉ拡散領域１２とＳｉ非拡散
領域のＧａ0.5 Ｉｎ0.5 Ｐ中間層７とＡｌ0.5Ｉｎ0.5
Ｐ第二クラッド層６がエッチングされる。これによっ
て、Ｓｉ拡散領域１２の表層に生じた転位や欠陥が除去
される。このとき、Ｓｉが拡散された混晶化領域１２に
ある第二クラッド層６の厚さが、コンタクト層８下部の
第二クラッド層６の厚さより２００〜５００ｎｍ薄いこ
とが望ましい。この差が２００未満であると、転位や欠
陥が残るおそれがあるという不都合があり、また、５０
０ｎｍより大きいと、活性領域と混晶化領域との間の実
効的な屈折率差が大きくなり、高次の横モードが発生す
るという不都合がある。
ように、ＣＦ4 ガスを用いたドライエッチングによりＳ
ｉ3 Ｎ4 膜１１とＳｉ膜１０を除去する。その後、図３
（ｄ）に示すように、Ｈ3 ＰＯ4 ：ＨＣｌ＝６：１に混
合したエッチング溶液かあるいはＨＣｌ：ＣＨ3 ＣＯＯ
Ｈ：Ｈ2 Ｏ2 ＝３：１５０：１に混合したエッチング溶
液でエッチングすることにより、ＧａＡｓコンタクト層
８はエッチングされず、Ｓｉ拡散領域１２とＳｉ非拡散
領域のＧａ0.5 Ｉｎ0.5 Ｐ中間層７とＡｌ0.5Ｉｎ0.5
Ｐ第二クラッド層６がエッチングされる。これによっ
て、Ｓｉ拡散領域１２の表層に生じた転位や欠陥が除去
される。このとき、Ｓｉが拡散された混晶化領域１２に
ある第二クラッド層６の厚さが、コンタクト層８下部の
第二クラッド層６の厚さより２００〜５００ｎｍ薄いこ
とが望ましい。この差が２００未満であると、転位や欠
陥が残るおそれがあるという不都合があり、また、５０
０ｎｍより大きいと、活性領域と混晶化領域との間の実
効的な屈折率差が大きくなり、高次の横モードが発生す
るという不都合がある。
【００２９】これを再び石英管中に亜鉛とリン、ヒ素と
共に封かんし、電気炉中で５５０°Ｃ、２０分間熱処理
して、図４（ａ）に示すように表層全面にＺｎを拡散さ
せて、Ｚｎ拡散領域１３を形成する。Ｚｎはｐ型ドーパ
ントであるため、Ｓｉが拡散した領域との間でｐ−ｎ接
合が形成される。したがって、電流阻止層形成の際のフ
ォトリソグラフィの位置ずれにより、ｐ側電極が直接Ｓ
ｉ拡散領域に接しても、ここで形成されたｐ−ｎ接合に
より電流の漏れが抑制される。また、Ｚｎ拡散によりＧ
ａＡｓコンタクト層８のドーピングレベルがあがるた
め、良好なオーミックコンタクトが形成される。
共に封かんし、電気炉中で５５０°Ｃ、２０分間熱処理
して、図４（ａ）に示すように表層全面にＺｎを拡散さ
せて、Ｚｎ拡散領域１３を形成する。Ｚｎはｐ型ドーパ
ントであるため、Ｓｉが拡散した領域との間でｐ−ｎ接
合が形成される。したがって、電流阻止層形成の際のフ
ォトリソグラフィの位置ずれにより、ｐ側電極が直接Ｓ
ｉ拡散領域に接しても、ここで形成されたｐ−ｎ接合に
より電流の漏れが抑制される。また、Ｚｎ拡散によりＧ
ａＡｓコンタクト層８のドーピングレベルがあがるた
め、良好なオーミックコンタクトが形成される。
【００３０】この上に図４（ｂ）に示すように、電流阻
止層として１００ｎｍのＳｉＯ2 膜１４を着膜する。電
流阻止層には、他にＳｉ3 Ｎ4 膜のような、電気的に絶
縁性でＧａＡｓと反応しないものであればよい。次いで
図４（ｃ）に示すように、ＧａＡｓコンタクト層上のＳ
ｉＯ2 膜１４が露出するよう、フォトリソグラフィによ
り５μｍ幅の窓の開いたレジスト１５を形成する。その
後、図５（ａ）に示すように、このレジスト１５をマス
クとしてバッファードフッ酸を用いてＳｉＯ2膜１４を
エッチングし、電流注入のための窓を形成する。次に図
５（ｂ）に示すように、レジストを除去する。
止層として１００ｎｍのＳｉＯ2 膜１４を着膜する。電
流阻止層には、他にＳｉ3 Ｎ4 膜のような、電気的に絶
縁性でＧａＡｓと反応しないものであればよい。次いで
図４（ｃ）に示すように、ＧａＡｓコンタクト層上のＳ
ｉＯ2 膜１４が露出するよう、フォトリソグラフィによ
り５μｍ幅の窓の開いたレジスト１５を形成する。その
後、図５（ａ）に示すように、このレジスト１５をマス
クとしてバッファードフッ酸を用いてＳｉＯ2膜１４を
エッチングし、電流注入のための窓を形成する。次に図
５（ｂ）に示すように、レジストを除去する。
【００３１】その後、ｐ側電極、ｎ側電極をそれぞれ蒸
着することにより、図１に示した半導体レーザ装置が形
成される。
着することにより、図１に示した半導体レーザ装置が形
成される。
【００３２】
【発明の効果】本発明によれば、Ｉｎ抜けによる格子不
整によって生じた転位や欠陥がエッチングによって除去
されるため、転位や欠陥に起因した信頼性の低下や、漏
れ電流の増加を取り除くことができる。
整によって生じた転位や欠陥がエッチングによって除去
されるため、転位や欠陥に起因した信頼性の低下や、漏
れ電流の増加を取り除くことができる。
【図１】 本発明の実施例である埋め込み半導体レーザ
装置の断面図である。
装置の断面図である。
【図２】 本発明の実施例である埋め込み半導体レーザ
装置の製造手順を示す断面図である。
装置の製造手順を示す断面図である。
【図３】 図２に続く製造手順を示す断面図である。
【図４】 図３に続く製造手順を示す断面図である。
【図５】 図４に続く製造手順を示す断面図である。
【図６】 従来の埋め込み半導体レーザ装置の断面図で
ある。
ある。
１，１０１…ＧａＡｓ基板、２，１０２…ＧａＡｓ第一
バッファ層、３，１０３…ＧａＩｎＰ第二バッファ層、
４，１０４…ＡｌＩｎＰ第一クラッド層、５，１０５…
量子井戸活性層、６，１０６…ＡｌＩｎＰ第二クラッド
層、７…ＧａＩｎＰ中間層、８，１０８…ＧａＡｓコン
タクト層、９，１５…レジスト、１０…Ｓｉ膜、１１…
Ｓｉ3 Ｎ4 膜、１２，１０９…Ｓｉ拡散領域、１３…Ｚ
ｎ拡散領域、１４，１１０…ＳｉＯ2 膜、１６，１１１
…ｐ側電極、１７，１１２…ｎ側電極、１０７…ＡｌＧ
ａＩｎＰ中間層
バッファ層、３，１０３…ＧａＩｎＰ第二バッファ層、
４，１０４…ＡｌＩｎＰ第一クラッド層、５，１０５…
量子井戸活性層、６，１０６…ＡｌＩｎＰ第二クラッド
層、７…ＧａＩｎＰ中間層、８，１０８…ＧａＡｓコン
タクト層、９，１５…レジスト、１０…Ｓｉ膜、１１…
Ｓｉ3 Ｎ4 膜、１２，１０９…Ｓｉ拡散領域、１３…Ｚ
ｎ拡散領域、１４，１１０…ＳｉＯ2 膜、１６，１１１
…ｐ側電極、１７，１１２…ｎ側電極、１０７…ＡｌＧ
ａＩｎＰ中間層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 乙間 広己 神奈川県海老名市本郷2274番地富士ゼロッ クス株式会社所内
Claims (4)
- 【請求項１】 半導体基板上に少なくとも第一クラッド
層と活性層と第二クラッド層の半導体層を順次積層し、 前記第二クラッド層上に前記活性層よりも禁制帯幅の狭
いストライプ状のコンタクト層を形成し、 前記コンタクト層と前記コンタクト層下部の半導体層と
を除く領域に前記第二クラッド層上から第一の不純物を
拡散させて混晶化し、この混晶化された混晶化領域によ
り前記コンタクト層下部の半導体層が埋めこまれるよう
になし、 その後、前記第一の不純物が拡散された前記第二クラッ
ド層の表層を除去することを特徴とする半導体レーザ装
置の製法。 - 【請求項２】 前記順次積層された半導体層が、ＡｌＧ
ａＩｎＰ系半導体から構成されていることを特徴とする
請求項１記載の半導体レーザ装置の製法。 - 【請求項３】 半導体基板と、この半導体基板上に少な
くとも第一クラッド層と活性層と第二クラッド層の半導
体層が順次積層され、前記第二クラッド層上に前記活性
層よりも禁制帯幅の狭いストライプ状のコンタクト層が
形成され、前記コンタクト層と前記コンタクト層下部の
半導体層とを除く領域に、前記第二クラッド層上から第
一の不純物を拡散させて混晶化された混晶化領域により
前記コンタクト層下部の半導体層が埋めこまれた半導体
レーザ装置において、 前記第一の不純物が拡散された混晶化領域にある前記第
二クラッド層の厚さが、前記コンタクト層下部の前記第
二クラッド層の厚さより薄いことを特徴とする半導体レ
ーザ装置。 - 【請求項４】 前記順次積層された半導体層が、ＡｌＧ
ａＩｎＰ系半導体から構成されていることを特徴とする
請求項３記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984693A JPH07154026A (ja) | 1993-11-30 | 1993-11-30 | 半導体レーザ装置及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984693A JPH07154026A (ja) | 1993-11-30 | 1993-11-30 | 半導体レーザ装置及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154026A true JPH07154026A (ja) | 1995-06-16 |
Family
ID=17877646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29984693A Pending JPH07154026A (ja) | 1993-11-30 | 1993-11-30 | 半導体レーザ装置及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154026A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093274A1 (ja) * | 2003-04-18 | 2004-10-28 | The Furukawa Electric Co., Ltd. | 半導体素子の製造方法 |
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1993
- 1993-11-30 JP JP29984693A patent/JPH07154026A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8101465B2 (en) | 2003-02-07 | 2012-01-24 | Sanyo Electric Co., Ltd. | Method of fabricating a semiconductor device with a back electrode |
| WO2004093274A1 (ja) * | 2003-04-18 | 2004-10-28 | The Furukawa Electric Co., Ltd. | 半導体素子の製造方法 |
| CN100407524C (zh) * | 2003-04-18 | 2008-07-30 | 古河电气工业株式会社 | 半导体元件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764669A (en) | Semiconductor laser including disordered window regions | |
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JPH08279649A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| EP1024566A2 (en) | Semiconductor laser device and method of manufacturing same | |
| US5648295A (en) | Method of making a semiconductor laser device | |
| JPH0997948A (ja) | 半導体発光素子 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH07154026A (ja) | 半導体レーザ装置及びその製法 | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JP2003086894A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3146501B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2780625B2 (ja) | 半導体レーザの製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2893990B2 (ja) | 半導体レーザおよびその作製方法 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| JPH07193332A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH06302909A (ja) | 半導体レーザ装置 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0878775A (ja) | 半導体レーザ装置およびその製造方法 |