JPH07154176A - 対数検出器 - Google Patents
対数検出器Info
- Publication number
- JPH07154176A JPH07154176A JP6210375A JP21037594A JPH07154176A JP H07154176 A JPH07154176 A JP H07154176A JP 6210375 A JP6210375 A JP 6210375A JP 21037594 A JP21037594 A JP 21037594A JP H07154176 A JPH07154176 A JP H07154176A
- Authority
- JP
- Japan
- Prior art keywords
- linked
- input
- detector
- transistors
- circuit node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】高利得の増幅器を多数用いて、広レンジの対数
検出器を構成すること。 【構成】対数検出器は第１および第２トランジスタのベ
ースにそれぞれリンクされた第１および第２入力ライ
ン、および第３および第４トランジスタのベースにリン
クされた第３入力ライン、第５および第６トランジスタ
のベースにリンクされた第４入力ラインを有し、第１入
力ラインは第３および第６トランジスタのコレクタにリ
ンクされ、第２出力ラインは第４および第５トランジス
タのコレクタにリンクされ、第３および第５トランジス
タのエミッタは第１および第２インピーダンスを介して
第１トランジスタにリンクされ、第４および第６トラン
ジスタのエミッタは第３および第４インピーダンスを介
して第２トランジスタのコレクタにリンクされ、第１お
よび第２トランジスタのエミッタはそれぞれ第５および
第６インピーダンスを介してアースされている電流源に
リンクされている。
検出器を構成すること。 【構成】対数検出器は第１および第２トランジスタのベ
ースにそれぞれリンクされた第１および第２入力ライ
ン、および第３および第４トランジスタのベースにリン
クされた第３入力ライン、第５および第６トランジスタ
のベースにリンクされた第４入力ラインを有し、第１入
力ラインは第３および第６トランジスタのコレクタにリ
ンクされ、第２出力ラインは第４および第５トランジス
タのコレクタにリンクされ、第３および第５トランジス
タのエミッタは第１および第２インピーダンスを介して
第１トランジスタにリンクされ、第４および第６トラン
ジスタのエミッタは第３および第４インピーダンスを介
して第２トランジスタのコレクタにリンクされ、第１お
よび第２トランジスタのエミッタはそれぞれ第５および
第６インピーダンスを介してアースされている電流源に
リンクされている。
Description
【０００１】
【産業上の利用分野】本発明は、対数検出器に関する。
【０００２】
【従来技術】対数検出器は入力パワー信号をリニアな出
力電流信号値に変換する検出器であり、一般に無線受信
機およびレーダー受信機で使用されている。
力電流信号値に変換する検出器であり、一般に無線受信
機およびレーダー受信機で使用されている。
【０００３】図１に、従来の分散形対数検出器を示す。
この分散形対数検出器は、複数の増幅器１と、個々の検
出器２と、加算器３とから構成された分散形装置であ
る。ターミナル４の間の入力電圧が入力信号として増幅
器１ａへ印加され、一方、増幅器１ａの出力信号は増幅
器１ｂへの入力信号として印加され、増幅器１ｂの出力
信号が出力ターミナル５において分散形検出器から出力
されるように、増幅器１ａ、１ｂは直列にリンクされて
いる。増幅器１は、出力振幅制限タイプのものであり、
検出器２の各々は対数応答を有し、検出器２ａ、２ｂ、
２ｃは増幅器のチェーンに沿って種々の電圧を検出する
ようになっている。検出器２ａは、増幅器１ａによる増
幅前の増幅されていない入力電圧を検出し、検出器２ｂ
は、増幅器１ｂによる増幅前の増幅器１ａの増幅された
出力電圧を検出し、一方検出器２ｃは、増幅器１ｂの２
回増幅された出力信号を検出する。検出器２ａ、２ｂお
よび２ｃからの出力信号は加算器３ａ、３ｂですべて加
算され、対数出力ターミナル６において、加算された対
数出力信号を発生する。
この分散形対数検出器は、複数の増幅器１と、個々の検
出器２と、加算器３とから構成された分散形装置であ
る。ターミナル４の間の入力電圧が入力信号として増幅
器１ａへ印加され、一方、増幅器１ａの出力信号は増幅
器１ｂへの入力信号として印加され、増幅器１ｂの出力
信号が出力ターミナル５において分散形検出器から出力
されるように、増幅器１ａ、１ｂは直列にリンクされて
いる。増幅器１は、出力振幅制限タイプのものであり、
検出器２の各々は対数応答を有し、検出器２ａ、２ｂ、
２ｃは増幅器のチェーンに沿って種々の電圧を検出する
ようになっている。検出器２ａは、増幅器１ａによる増
幅前の増幅されていない入力電圧を検出し、検出器２ｂ
は、増幅器１ｂによる増幅前の増幅器１ａの増幅された
出力電圧を検出し、一方検出器２ｃは、増幅器１ｂの２
回増幅された出力信号を検出する。検出器２ａ、２ｂお
よび２ｃからの出力信号は加算器３ａ、３ｂですべて加
算され、対数出力ターミナル６において、加算された対
数出力信号を発生する。
【０００４】このタイプの分散形検出器は次の理由から
使用される。すなわち、個々の検出器の素子２の応答の
レンジは、全体の分散形検出器の所望レンジに比較して
一般に比較的小さく、増幅器および加算器と共に多数の
検出器を使用することにより、分散形検出器のレンジは
全体として所望のレンジまで拡張できる。
使用される。すなわち、個々の検出器の素子２の応答の
レンジは、全体の分散形検出器の所望レンジに比較して
一般に比較的小さく、増幅器および加算器と共に多数の
検出器を使用することにより、分散形検出器のレンジは
全体として所望のレンジまで拡張できる。
【０００５】明らかに応答の所望レンジを与えるのに必
要なだけ、増幅器、検出器および加算器の数を増加でき
る。
要なだけ、増幅器、検出器および加算器の数を増加でき
る。
【０００６】分散形検出器の全対数リニアリティは、個
々の検出器の対数リニアリティによって決まり、公知の
検出器の非対数リニアリティは、公知の分散形対数検出
器の性能がこれにより制限されるような値になってい
る。
々の検出器の対数リニアリティによって決まり、公知の
検出器の非対数リニアリティは、公知の分散形対数検出
器の性能がこれにより制限されるような値になってい
る。
【０００７】
【発明が解決しようとする課題】公知の検出器の別の問
題は、それらの対数リニアリティが、分散形検出器にお
いてこれらと関連する増幅器の増幅率によって決まり、
利得が高くなればなるほど、対数のリニアリティも悪化
するということである。この結果、公知の分散形検出器
において、良好な対数リニアリティを得るには、低利得
を用いなければならず、このため、広いレンジには多数
のステージが必要であるだけでなく、明らかにコスト的
に不利であり、この結果、信号が分散形検出器を通過す
る際の遅れは大きくなり、これは特にレーダーシステム
で問題となり得る。
題は、それらの対数リニアリティが、分散形検出器にお
いてこれらと関連する増幅器の増幅率によって決まり、
利得が高くなればなるほど、対数のリニアリティも悪化
するということである。この結果、公知の分散形検出器
において、良好な対数リニアリティを得るには、低利得
を用いなければならず、このため、広いレンジには多数
のステージが必要であるだけでなく、明らかにコスト的
に不利であり、この結果、信号が分散形検出器を通過す
る際の遅れは大きくなり、これは特にレーダーシステム
で問題となり得る。
【０００８】本発明は、改良されたリニアリティを有す
る対数検出器を提供せんとするものである。
る対数検出器を提供せんとするものである。
【０００９】
【課題を解決するための手段】本発明は、第１〜第４入
力ラインと、第１および第２出力ラインと、第１〜第６
トランジスタと、第１〜第６インピーダンスと、電流源
とを備え、第１入力ラインは第１トランジスタのベース
にリンクされ、第２入力ラインは第２トランジスタのベ
ースにリンクされ、第３入力ラインは第１回路ノードに
リンクされ、第１回路ノードは次に第３および第４トラ
ンジスタの双方のベースにリンクされ、第４入力ライン
は第２回路ノードにリンクされ、第２回路ノードは第５
および第６トランジスタの双方のベースにリンクされ、
第１出力ラインは第３回路ノードにリンクされ、第３回
路ノードは第３および第６トランジスタの双方のコレク
タにリンクされ、第２出力ラインは第３回路ノードにリ
ンクされ、第３回路ノードは第４および第５トランジス
タのコレクタにリンクされ、第３および第５トランジス
タのエミッタはそれぞれ第１および第２インピーダンス
を介して第４回路ノードにリンクされ、第４回路ノード
は第１トランジスタのコレクタにリンクされ、第４およ
び第６トランジスタのエミッタはそれぞれ第３および第
４インピーダンスを介して第５回路ノードにリンクさ
れ、第５回路ノードは第２トランジスタのコレクタにリ
ンクされ、第１および第２トランジスタのエミッタはそ
れぞれ第５および第６インピーダンスを介して第６回路
ノードにリンクされ、第６回路ノードは電流源によりア
ースに接続されるよう、になっている対数検出器を提供
するものである。
力ラインと、第１および第２出力ラインと、第１〜第６
トランジスタと、第１〜第６インピーダンスと、電流源
とを備え、第１入力ラインは第１トランジスタのベース
にリンクされ、第２入力ラインは第２トランジスタのベ
ースにリンクされ、第３入力ラインは第１回路ノードに
リンクされ、第１回路ノードは次に第３および第４トラ
ンジスタの双方のベースにリンクされ、第４入力ライン
は第２回路ノードにリンクされ、第２回路ノードは第５
および第６トランジスタの双方のベースにリンクされ、
第１出力ラインは第３回路ノードにリンクされ、第３回
路ノードは第３および第６トランジスタの双方のコレク
タにリンクされ、第２出力ラインは第３回路ノードにリ
ンクされ、第３回路ノードは第４および第５トランジス
タのコレクタにリンクされ、第３および第５トランジス
タのエミッタはそれぞれ第１および第２インピーダンス
を介して第４回路ノードにリンクされ、第４回路ノード
は第１トランジスタのコレクタにリンクされ、第４およ
び第６トランジスタのエミッタはそれぞれ第３および第
４インピーダンスを介して第５回路ノードにリンクさ
れ、第５回路ノードは第２トランジスタのコレクタにリ
ンクされ、第１および第２トランジスタのエミッタはそ
れぞれ第５および第６インピーダンスを介して第６回路
ノードにリンクされ、第６回路ノードは電流源によりア
ースに接続されるよう、になっている対数検出器を提供
するものである。
【００１０】本発明は、極めて大きな対数リニアリティ
を有し、対数リニアリティを低下することなく高利得の
増幅器と共に使用できる対数検出器を提供するものであ
る。
を有し、対数リニアリティを低下することなく高利得の
増幅器と共に使用できる対数検出器を提供するものであ
る。
【００１１】検出器内の部品の値を整合することを条件
に、絶対的部品値は対数リニアリティにほとんど影響せ
ず、製造を容易にすることが判った。
に、絶対的部品値は対数リニアリティにほとんど影響せ
ず、製造を容易にすることが判った。
【００１２】
【作用及び実施例】以下、添付図面を参照し、例示のみ
により本発明に係わる対数検出器について説明する。
により本発明に係わる対数検出器について説明する。
【００１３】図２を参照すると、ここには、改良された
対数検出器１０が示されている。この対数検出器１０に
は増幅器１１が結合されている。この増幅器１１には一
対の入力ライン１２に沿って電圧信号が供給され、出力
ライン１３の対に沿って出力信号を発生するようになっ
ている。正の入力ラインおよび出力ラインはそれぞれ１
２ａおよび１３ａであるが、負の入力ラインおよび出力
ラインはそれぞれ１２ｂおよび１３ｂとなっている。増
幅器１１による増幅前のライン１２上の入力信号は、正
の入力ライン１２ａおよび負の入力ライン１２ｂにそれ
ぞれ接続されている一対のライン１４ａ、１４ｂに沿っ
て、対数検出器１０に供給され、一方、増幅器１１によ
る増幅後のライン１３上の出力信号は正の出力ライン１
３ａおよび負の出力ライン１３ｂにそれぞれ接続された
一対のライン１５ａ、１５ｂに沿って、対数検出器１０
へ供給される。
対数検出器１０が示されている。この対数検出器１０に
は増幅器１１が結合されている。この増幅器１１には一
対の入力ライン１２に沿って電圧信号が供給され、出力
ライン１３の対に沿って出力信号を発生するようになっ
ている。正の入力ラインおよび出力ラインはそれぞれ１
２ａおよび１３ａであるが、負の入力ラインおよび出力
ラインはそれぞれ１２ｂおよび１３ｂとなっている。増
幅器１１による増幅前のライン１２上の入力信号は、正
の入力ライン１２ａおよび負の入力ライン１２ｂにそれ
ぞれ接続されている一対のライン１４ａ、１４ｂに沿っ
て、対数検出器１０に供給され、一方、増幅器１１によ
る増幅後のライン１３上の出力信号は正の出力ライン１
３ａおよび負の出力ライン１３ｂにそれぞれ接続された
一対のライン１５ａ、１５ｂに沿って、対数検出器１０
へ供給される。
【００１４】対数検出器１０は２対の入力ライン（その
第１対は、第１入力ライン１６ａおよび第２入力ライン
１６ｂから成り、第２対は、第３入力ライン１７ａおよ
び第４入力ライン１７ｂから成る）と、第１出力ライン
１８ａおよび第２出力ライン１８ｂから成る一対の出力
ラインを有する。図２において、第１入力ライン１６ａ
はライン１４ａ、従って正の入力ライン１２ｂに接続さ
れており、一方、第２入力ライン１６ｂは、ライン１４
ｂ、従って負の入力ライン１２ｂに接続され、同様に第
３入力ライン１７ａはライン１５ａ、従って正の出力ラ
イン１３ａに接続され、一方、第４入力ライン１７ｂは
ライン１５ｂ、従って負の出力ライン１３ｂにリンクさ
れている。しかしながら後述するように、これは単に可
能な構造にすぎず、この構造を強調するため、ライン１
４および１５とライン１６および１７との接続を点線で
示してある。ライン１４および１５ならびにライン１６
および１７は、ミスマッチの問題を回避するためＡＣ結
合することが好ましいが、ＤＣ結合することも可能であ
る。
第１対は、第１入力ライン１６ａおよび第２入力ライン
１６ｂから成り、第２対は、第３入力ライン１７ａおよ
び第４入力ライン１７ｂから成る）と、第１出力ライン
１８ａおよび第２出力ライン１８ｂから成る一対の出力
ラインを有する。図２において、第１入力ライン１６ａ
はライン１４ａ、従って正の入力ライン１２ｂに接続さ
れており、一方、第２入力ライン１６ｂは、ライン１４
ｂ、従って負の入力ライン１２ｂに接続され、同様に第
３入力ライン１７ａはライン１５ａ、従って正の出力ラ
イン１３ａに接続され、一方、第４入力ライン１７ｂは
ライン１５ｂ、従って負の出力ライン１３ｂにリンクさ
れている。しかしながら後述するように、これは単に可
能な構造にすぎず、この構造を強調するため、ライン１
４および１５とライン１６および１７との接続を点線で
示してある。ライン１４および１５ならびにライン１６
および１７は、ミスマッチの問題を回避するためＡＣ結
合することが好ましいが、ＤＣ結合することも可能であ
る。
【００１５】検出器１０の第３入力ライン１７ａは第１
回路ノード１９を介して第３トランジスタ２０および第
４トランジスタ２１のベースに接続されており、同様に
検出器１０の第４入力ライン１７ｂは第２回路ノード２
２を介して第５トランジスタ２３および第６トランジス
タ２４のベースに接続されている。
回路ノード１９を介して第３トランジスタ２０および第
４トランジスタ２１のベースに接続されており、同様に
検出器１０の第４入力ライン１７ｂは第２回路ノード２
２を介して第５トランジスタ２３および第６トランジス
タ２４のベースに接続されている。
【００１６】第１トランジスタ２５のベースには第１入
力ライン１６ａが接続されており、一方第２トランジス
タ２６のベースには同様に第２入力ライン１６ｂが接続
されている。検出器１０におけるすべてのトランジスタ
はバイポーラ接合トランジスタ（Ｂ.Ｊ.Ｔ.）となって
いる。
力ライン１６ａが接続されており、一方第２トランジス
タ２６のベースには同様に第２入力ライン１６ｂが接続
されている。検出器１０におけるすべてのトランジスタ
はバイポーラ接合トランジスタ（Ｂ.Ｊ.Ｔ.）となって
いる。
【００１７】第３トランジスタ２０および第６トランジ
スタ２４のコレクタには第３回路ノード２７を介して第
１出力ライン１８ａが接続されており、一方、第４トラ
ンジスタ２１および第５トランジスタ２３のコレクタに
は第４回路ノード２８を介して第２出力ライン１８ｂが
接続されている。第３トランジスタ２０および第５トラ
ンジスタ２３のエミッタは、それぞれ第１インピーダン
ス２９および第２インピーダンス３０を介して第５回路
ノード３１に接続されており、次に第５回路ノード３１
は第１トランジスタ２５のコレクタに接続されている。
第２トランジスタ２１および第４トランジスタ２４のエ
ミッタは、第３インピーダンス３２および第４インピー
ダンス３３を介して第６回路ノード３４に接続されてお
り、次にこの第６回路ノード３４は第２トランジスタ２
６のコレクタに接続されている。最後に、第１トランジ
スタ２５および第２トランジスタ２６のエミッタは、そ
れぞれ第５インピーダンス３５および第６インピーダン
ス３６を介して第６回路ノード３７に接続されており、
ノード３７は第６ノード３７からアースに電流ＩＴを流
す電流源３８によりアースに接続されている。
スタ２４のコレクタには第３回路ノード２７を介して第
１出力ライン１８ａが接続されており、一方、第４トラ
ンジスタ２１および第５トランジスタ２３のコレクタに
は第４回路ノード２８を介して第２出力ライン１８ｂが
接続されている。第３トランジスタ２０および第５トラ
ンジスタ２３のエミッタは、それぞれ第１インピーダン
ス２９および第２インピーダンス３０を介して第５回路
ノード３１に接続されており、次に第５回路ノード３１
は第１トランジスタ２５のコレクタに接続されている。
第２トランジスタ２１および第４トランジスタ２４のエ
ミッタは、第３インピーダンス３２および第４インピー
ダンス３３を介して第６回路ノード３４に接続されてお
り、次にこの第６回路ノード３４は第２トランジスタ２
６のコレクタに接続されている。最後に、第１トランジ
スタ２５および第２トランジスタ２６のエミッタは、そ
れぞれ第５インピーダンス３５および第６インピーダン
ス３６を介して第６回路ノード３７に接続されており、
ノード３７は第６ノード３７からアースに電流ＩＴを流
す電流源３８によりアースに接続されている。
【００１８】検出器１０は対称的な非線形の乗算関数を
発生し、増幅器１０との組み合わせにより第２出力ライ
ン１８ｂから第１出力ライン１８ａに流れる電流を発生
する。この電流の振幅は入力ライン１２ａと１２ｂとの
間の入力電圧（ＶIN）の底を１０とする対数である。
発生し、増幅器１０との組み合わせにより第２出力ライ
ン１８ｂから第１出力ライン１８ａに流れる電流を発生
する。この電流の振幅は入力ライン１２ａと１２ｂとの
間の入力電圧（ＶIN）の底を１０とする対数である。
【００１９】検出器１０の回路の対称性により、入力ラ
イン対１６と１７は、出力に影響することなく、交換お
よび／または反転が可能であるが、これは入力ラインの
各対１６ａ、１６ｂまたは１７ａ、１７ｂがライン１４
ａ、１４ｂの一対または１５ａまたは１５ｂの一対に接
続されていることを条件とし、対１６または１７のいず
れが、対１４または１５のいずれに接続されているかは
問題ではないし、各対のいずれの部分が他方の対のいず
れに接続されているかも問題とならない。ライン１４お
よび１５並びに１６および１７がＤＣ結合されている場
合、回路のバイアスが正しくなるように保証する必要が
あり、必要な場合またはラインの接続を欠いた場合に
は、このバイアスを変える必要がある。
イン対１６と１７は、出力に影響することなく、交換お
よび／または反転が可能であるが、これは入力ラインの
各対１６ａ、１６ｂまたは１７ａ、１７ｂがライン１４
ａ、１４ｂの一対または１５ａまたは１５ｂの一対に接
続されていることを条件とし、対１６または１７のいず
れが、対１４または１５のいずれに接続されているかは
問題ではないし、各対のいずれの部分が他方の対のいず
れに接続されているかも問題とならない。ライン１４お
よび１５並びに１６および１７がＤＣ結合されている場
合、回路のバイアスが正しくなるように保証する必要が
あり、必要な場合またはラインの接続を欠いた場合に
は、このバイアスを変える必要がある。
【００２０】ライン１２上に入力信号がない状態では、
出力ライン１８上の出力信号は当然バランスがとられ
（すなわち差が測定される場合ゼロとなる）、その結
果、低電力レベルにおける検出器１０の周波数応答は極
めて良好である。
出力ライン１８上の出力信号は当然バランスがとられ
（すなわち差が測定される場合ゼロとなる）、その結
果、低電力レベルにおける検出器１０の周波数応答は極
めて良好である。
【００２１】インピーダンス２９、３０、３２、３３、
３５および３６は、通常、抵抗器であるが、適当な周波
数ではリアクタンスも使用できる。
３５および３６は、通常、抵抗器であるが、適当な周波
数ではリアクタンスも使用できる。
【００２２】所定の作動電流ＩTおよび増幅器の利得に
対しては、インピーダンス２９、３０、３２、３３、３
５および３６の値を変えることにより、検出器の対数リ
ニアリティを最適化できる。
対しては、インピーダンス２９、３０、３２、３３、３
５および３６の値を変えることにより、検出器の対数リ
ニアリティを最適化できる。
【００２３】増幅器１１は増幅器への入力信号と無関係
に、検出器が飽和状態に駆動されないように、出力振幅
を制限するタイプのものであることが好ましいが、これ
は本質的なことではない。
に、検出器が飽和状態に駆動されないように、出力振幅
を制限するタイプのものであることが好ましいが、これ
は本質的なことではない。
【００２４】所望であれば、第６回路ノード３７とアー
スとの間に電流源３８と直列に、縮退用インピーダンス
を挿入してもよく、このインピーダンスは作動周波数に
応じて抵抗器またはリアクタンスとすることができる。
スとの間に電流源３８と直列に、縮退用インピーダンス
を挿入してもよく、このインピーダンスは作動周波数に
応じて抵抗器またはリアクタンスとすることができる。
【００２５】図２に示す検出器１０の応答は、図３にグ
ラフとして示されており、ここには入力電圧（Ｖin）の
log10に対する正規化された出力電流のグラフが示され
ている。出力電流は正規化されているので、値０は電流
０に対応し、値１は可能な最大電流に対応している。図
３に示す応答曲線は、１０ｄＢの利得を有する増幅器１
１を用いた場合の検出器１０の応答曲線である。
ラフとして示されており、ここには入力電圧（Ｖin）の
log10に対する正規化された出力電流のグラフが示され
ている。出力電流は正規化されているので、値０は電流
０に対応し、値１は可能な最大電流に対応している。図
３に示す応答曲線は、１０ｄＢの利得を有する増幅器１
１を用いた場合の検出器１０の応答曲線である。
【００２６】図から理解できるように、log10入力電圧
に対する出力電流は、ライン１０により示されている電
流レンジのほとんどに対して、極めてリニアに近く真の
リニアな対数応答は点線１４で示されている。
に対する出力電流は、ライン１０により示されている電
流レンジのほとんどに対して、極めてリニアに近く真の
リニアな対数応答は点線１４で示されている。
【００２７】作動レンジの各端部における検出器の応答
４０のリニアでない部分は対称的であり、端数であるの
で、分散形検出器には複数の検出器１０を配置でき、こ
れらの出力信号を加算すると、シリーズ内の連続する検
出器１０の応答の非線形部分は互いにキャンセルされる
ことが理解できよう。これを利用して、極めてハイレベ
ルの対数リニアリティを有する分散形検出器が製造でき
る。
４０のリニアでない部分は対称的であり、端数であるの
で、分散形検出器には複数の検出器１０を配置でき、こ
れらの出力信号を加算すると、シリーズ内の連続する検
出器１０の応答の非線形部分は互いにキャンセルされる
ことが理解できよう。これを利用して、極めてハイレベ
ルの対数リニアリティを有する分散形検出器が製造でき
る。
【００２８】図４には、かかる分散形検出器が示されて
いる。検出器１０ａ、１０ｂおよび１０ｃは３つの増幅
器１１ａ、１１ｂおよび１１ｃのチェーンと組み合わせ
て使用される。これら増幅器は、ライン４２に沿って印
加される入力信号を無増幅状態で増幅器１０ａおよび１
１ａの入力端の一対に供給され、次に増幅器１１ａから
の増幅された出力信号は、検出器１０ａの入力端の第２
対および検出器１０ａの入力端の第１対および増幅器１
１ｂの入力端へ供給される。次に増幅器１１ｂの増幅さ
れた出力信号は、検出器１０ｂの入力リードの第２対に
供給され、チェーンに沿って送られる。検出器１０ａお
よび１０ｂの出力信号は加算器４１ａにより加算され、
更に別の加算器４１ｂは残りの検出器１０ｃの出力信号
を加算して、出力ライン４２の上に対数出力信号を発生
する。この分散形検出器の回路構成は、入力信号の任意
のレンジにわたって応答を提供するように、任意の数の
増幅器および検出器に、いかに拡張できるかは明らかと
なろう。
いる。検出器１０ａ、１０ｂおよび１０ｃは３つの増幅
器１１ａ、１１ｂおよび１１ｃのチェーンと組み合わせ
て使用される。これら増幅器は、ライン４２に沿って印
加される入力信号を無増幅状態で増幅器１０ａおよび１
１ａの入力端の一対に供給され、次に増幅器１１ａから
の増幅された出力信号は、検出器１０ａの入力端の第２
対および検出器１０ａの入力端の第１対および増幅器１
１ｂの入力端へ供給される。次に増幅器１１ｂの増幅さ
れた出力信号は、検出器１０ｂの入力リードの第２対に
供給され、チェーンに沿って送られる。検出器１０ａお
よび１０ｂの出力信号は加算器４１ａにより加算され、
更に別の加算器４１ｂは残りの検出器１０ｃの出力信号
を加算して、出力ライン４２の上に対数出力信号を発生
する。この分散形検出器の回路構成は、入力信号の任意
のレンジにわたって応答を提供するように、任意の数の
増幅器および検出器に、いかに拡張できるかは明らかと
なろう。
【００２９】５つの増幅ステージ（各ステージは１０ｄ
Ｂの利得を有する）および９つの検出器ステージから成
る図４に示すような分散形検出器の応答は、図５に示さ
れており、この図において、曲線５０はlog10入力電圧
に対して正規化された出力電流をプロットしたものであ
る。これより判るように、各別個の検出器の出力信号の
非リニア部分のキャンセル状態により、分散形検出器は
全レンジのほとんどにわたって対数リニアであるが、チ
ェーン内の最初の検出器および最後の検出器の応答の修
正されていない非リニア部分のために、各端部はわずか
に非リニアとなっている。
Ｂの利得を有する）および９つの検出器ステージから成
る図４に示すような分散形検出器の応答は、図５に示さ
れており、この図において、曲線５０はlog10入力電圧
に対して正規化された出力電流をプロットしたものであ
る。これより判るように、各別個の検出器の出力信号の
非リニア部分のキャンセル状態により、分散形検出器は
全レンジのほとんどにわたって対数リニアであるが、チ
ェーン内の最初の検出器および最後の検出器の応答の修
正されていない非リニア部分のために、各端部はわずか
に非リニアとなっている。
【００３０】検出器の出力信号または分散形検出器の出
力信号は、出力信号をポスト乗算することにより、また
は入力信号をプリ乗算することにより、温度補償でき
る。これとは異なり、電流源３８を通過する電流ＩTが
温度と共に変化するように、これを制御できる。
力信号は、出力信号をポスト乗算することにより、また
は入力信号をプリ乗算することにより、温度補償でき
る。これとは異なり、電流源３８を通過する電流ＩTが
温度と共に変化するように、これを制御できる。
【００３１】このタイプの検出器の特定の利点は、レー
ダー信号を検出するように分散形検出器として用いる際
に、分散形検出器のチェーンに沿う検出器の出力信号に
影響するような相互変調を生じないことである。
ダー信号を検出するように分散形検出器として用いる際
に、分散形検出器のチェーンに沿う検出器の出力信号に
影響するような相互変調を生じないことである。
【００３２】実際には、分散形検出器の発振を防止する
ためフィードバックループが設けられるが、これは明瞭
にするため、省略してある。
ためフィードバックループが設けられるが、これは明瞭
にするため、省略してある。
【００３３】実施例では、トランジスタとしてバイポー
ラト接合ランジスタを用いると述べているが、他のタイ
プのトランジスタ、例えばＦＥＴ、ＩＧＦＥＴまたはＭ
ＯＳＦＥＴと置換できる。
ラト接合ランジスタを用いると述べているが、他のタイ
プのトランジスタ、例えばＦＥＴ、ＩＧＦＥＴまたはＭ
ＯＳＦＥＴと置換できる。
【図１】従来の分散形対数検出器を示す図である。
【図２】本発明を利用した対数検出器を示す。
【図３】図２の検出器の性能を示すグラフである。
【図４】図２に示した検出器を複数利用する分散形増幅
器を示す。
器を示す。
【図５】図４の分散形検出器の性能を示すグラフであ
り、図中、同一部品には同一番号が付けてある。
り、図中、同一部品には同一番号が付けてある。
１０ 対数検出器 １２ 入力ライン １３ 出力ライン
Claims (6)
- 【請求項１】第１〜第４入力ラインと、第１および第２
出力ラインと、第１〜第６トランジスタと、第１〜第６
インピーダンスと、電流源とを備え、第１入力ラインは
第１トランジスタのベースにリンクされ、第２入力ライ
ンは第２トランジスタのベースにリンクされ、第３入力
ラインは第１回路ノードにリンクされ、第１回路ノード
は次に第３および第４トランジスタの双方のベースにリ
ンクされ、第４入力ラインは第２回路ノードにリンクさ
れ、第２回路ノードは第５および第６トランジスタの双
方のベースにリンクされ、第１出力ラインは第３回路ノ
ードにリンクされ、第３回路ノードは第３および第６ト
ランジスタの双方のコレクタにリンクされ、第２出力ラ
インは第３回路ノードにリンクされ、第３回路ノードは
第４および第５トランジスタのコレクタにリンクされ、
第３および第５トランジスタのエミッタはそれぞれ第１
および第２インピーダンスを介して第４回路ノードにリ
ンクされ、第４回路ノードは第１トランジスタのコレク
タにリンクされ、第４および第６トランジスタのエミッ
タはそれぞれ第３および第４インピーダンスを介して第
５回路ノードにリンクされ、第５回路ノードは第２トラ
ンジスタのコレクタにリンクされ、第１および第２トラ
ンジスタのエミッタはそれぞれ第５および第６インピー
ダンスを介して第６回路ノードにリンクされ、第６回路
ノードは電流源によりアースに接続されるよう、になっ
ている対数検出器。 - 【請求項２】第６回路ノードとアースとの間にて電流源
に直列に第７インピーダンスが設けられた、請求項１記
載の検出器。 - 【請求項３】インピーダンスは抵抗器である、請求項１
または２記載の検出器。 - 【請求項４】検出器に対する第１入力端と第２入力端と
の間にて、増幅器に対する増幅されていない入力信号が
供給され、第３入力端と第４入力端との間に増幅器の増
幅された出力信号が印加されるようになっている、増幅
器と組み合わせて使用される請求項１〜３のいずれかに
記載の検出器。 - 【請求項５】検出器に対する第３入力端と第４入力端と
の間にて、増幅器に対する増幅されていない入力信号が
供給され、第１入力端と第２入力端との間に増幅器の増
幅された出力信号が印加されるようになっている、増幅
器と組み合わせて使用される請求項１〜３のいずれかに
記載の検出器。 - 【請求項６】請求項１〜５のいずれかに記載の対数検出
器を複数含む、分散形対数検出器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9317848.1 | 1993-08-27 | ||
| GB9317848A GB2281425B (en) | 1993-08-27 | 1993-08-27 | Logarithmic detector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154176A true JPH07154176A (ja) | 1995-06-16 |
Family
ID=10741135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210375A Pending JPH07154176A (ja) | 1993-08-27 | 1994-08-11 | 対数検出器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5467093A (ja) |
| EP (1) | EP0641071B1 (ja) |
| JP (1) | JPH07154176A (ja) |
| CN (1) | CN1106924A (ja) |
| DE (1) | DE69416361T2 (ja) |
| GB (1) | GB2281425B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8750431B2 (en) * | 2009-02-23 | 2014-06-10 | Freescale Semiconductor, Inc. | Logarithmic detector and method of pre-charging an average filter on a logarithmic detector |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4152652A (en) * | 1976-12-30 | 1979-05-01 | Gte Sylvania Incorporated | Apparatus for and method of measuring radio frequency signals |
| US4104633A (en) * | 1977-04-18 | 1978-08-01 | International Telephone And Telegraph Corporation | Extended target-log CFAR processor |
| GB2097620B (en) * | 1981-04-22 | 1985-09-04 | Myers Roland | Electronic apparatus and methods for gain control |
| US4910521A (en) * | 1981-08-03 | 1990-03-20 | Texas Instruments Incorporated | Dual band communication receiver |
| FR2555839B1 (fr) * | 1983-11-25 | 1986-01-24 | Thomson Csf | Dispositif amplificateur-limiteur a large bande |
| NL8402321A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Storingsdetektor. |
| US4680553A (en) * | 1985-01-18 | 1987-07-14 | Nec Corporation | Intermediate frequency amplifier with signal strength detection circuit |
| US4689623A (en) * | 1986-03-07 | 1987-08-25 | Isc Cardion Electronics Corporation | Monopulse processing systems |
| HU212136B (en) * | 1987-10-27 | 1996-03-28 | Cedcom Network Systems Pty Ltd | Communication system |
| US4998289A (en) * | 1988-06-02 | 1991-03-05 | Motorola, Inc. | Signal integrity control technique for an RF communication system |
| US5175880A (en) * | 1988-11-03 | 1992-12-29 | Rolls-Royce Plc | Signal analysis |
| US4933641A (en) * | 1988-12-22 | 1990-06-12 | Itt Corporation | Extended dynamic range logarithmic if amplifying apparatus and method |
| ES2136066T3 (es) * | 1991-05-23 | 1999-11-16 | Nec Corp | Amplificador logaritmico de frecuencia intermedia. |
| US5339187A (en) * | 1992-09-14 | 1994-08-16 | Unisys Corporation | Wide dynamic range high frequency signal transmission utilizing a logarithmic amplifier |
| US5296761A (en) * | 1992-11-23 | 1994-03-22 | North American Philips Corporation | Temperature-compensated logarithmic detector having a wide dynamic range |
-
1993
- 1993-08-27 GB GB9317848A patent/GB2281425B/en not_active Expired - Lifetime
-
1994
- 1994-07-13 EP EP94305131A patent/EP0641071B1/en not_active Expired - Lifetime
- 1994-07-13 DE DE69416361T patent/DE69416361T2/de not_active Expired - Fee Related
- 1994-08-11 JP JP6210375A patent/JPH07154176A/ja active Pending
- 1994-08-23 US US08/294,550 patent/US5467093A/en not_active Expired - Lifetime
- 1994-08-26 CN CN94109594.0A patent/CN1106924A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0641071B1 (en) | 1999-02-03 |
| GB9317848D0 (en) | 1993-10-13 |
| GB2281425B (en) | 1997-10-29 |
| DE69416361D1 (de) | 1999-03-18 |
| EP0641071A1 (en) | 1995-03-01 |
| CN1106924A (zh) | 1995-08-16 |
| US5467093A (en) | 1995-11-14 |
| DE69416361T2 (de) | 1999-07-01 |
| GB2281425A (en) | 1995-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| EP0718966A1 (en) | Amplifier circuit | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| US6816003B2 (en) | Circuits with dynamic biasing | |
| JP3382128B2 (ja) | 差動増幅器 | |
| US6480066B1 (en) | Amplifiers | |
| US4107619A (en) | Constant voltage - constant current high fidelity amplifier | |
| US20050140444A1 (en) | Differential amplifier | |
| US6734712B2 (en) | Logarithmic amplifier | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US7750734B2 (en) | Apparatus and methods for amplifiers | |
| JP2005523632A (ja) | 電子増幅回路 | |
| JPH07154176A (ja) | 対数検出器 | |
| US6630866B2 (en) | High beta output stage for high speed operational amplifier | |
| US5942939A (en) | Amplifier and method of canceling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JP4756136B2 (ja) | 増幅器を有する受信機 | |
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| US6794943B2 (en) | Ultra linear high speed operational amplifier output stage | |
| JP3047204B2 (ja) | 帰還形増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPS62100010A (ja) | 対数増幅器 | |
| JP2911901B2 (ja) | 減衰回路 | |
| EP0500889A1 (en) | Power amplifiers |