JPH07154990A - モータの速度制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 安価で小型のエンコーダを用いても、低速回
転時の速度の検出データ更新遅れによる速度データ誤検
出を防ぐことの出来るモータの速度制御装置を得る。 【構成】 エンコーダ信号の周期をクロック信号を計数
することにより測定する周期検出手段１と、演算装置２
と、データ保持手段３と、補正手段４とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータ速度制御装置に
関し、詳細にはモータ速度指令信号とエンコーダを介し
て検出されるモータ速度信号との偏差に従ってモータの
速度を制御するモータ速度制御装置に関する。

【０００２】

【従来の技術】従来、モータ速度指令信号とエンコーダ
を介して検出されるモータ速度信号との偏差に従ってモ
ータの速度を制御するモータ速度制御装置として、例え
ば特開平２−１１９５９１号公報記載の発明がある。

【０００３】上記発明は、図５に示す様に、モータ速度
指令信号とエンコーダを介して検出されるモータ速度信
号との偏差に従ってモータの速度を制御するモータ速度
制御装置において、エンコーダ周期測定用クロック信号
を発生するクロック発生手段と、エンコーダ信号の周期
を前記クロック信号を計数することにより測定する手段
２６と、前記周期を所定の期間にわたって積算する手段
２８と、前記所定の期間と非同期のサンプリング期間内
のエンコーダ信号のパルス数を検出する手段３０とを設
け、前記サンプリング期間内のエンコーダパルス数の整
数部および小数部を求め、エンコーダパルス数の補正を
行ってモータ速度の演算を行うように構成されている。

【０００４】このような構成では、エンコーダパルス周
波数を用いてモータの速度を演算する場合、エンコーダ
パルス周期を積算する所定期間のエンコーダパルスを求
め、前記所定期間と非同期のサンプリング期間内のエン
コーダパルス数の整数部および小数部を求め、エンコー
ダパルス数の補正を行ってモータ速度の演算を求めてい
る。

【０００５】図６に示す様に、サンプリング期間Ｔ（サ
ンプリング信号Ｅの周期に対応）内のエンコーダパルス
数ｎを求めればよいが、サンプリング期間Ｔ内のパルス
数は正確にはｎではなく、ｎより小さいので、その整数
部および小数部を求めるべくエンコーダ信号周期に対応
するクロックカウント数をｔ、Ｔ期間中のエンコーダパ
ルスｎ個の時間をｔｎとして、 ｆ＝（１／Ｔ）・（ｎ−１＋（Ｔ−ｔｎ）／ｔ） の式に従って周波数を求める。従って、モータ速度ｖ
は、変換定数をＡとして、 ｖ＝Ａ・（１／Ｔ）・（ｎ−１＋（Ｔ／ｔｎ）／ｔ） となる。

【０００６】なお、図６において（ｔ１＋ｔ２）／ｔ
は、サンプリング期間Ｔ内のエンコーダパルス数の小数
部に相当し、検出精度はｔの測定精度に関係する。ま
た、モータ速度をエンコーダパルス周期を用いて演算す
る場合には、ｔｎ／（ｎ−１）を求め、パルス周期の平
均値を求める。従って、この場合のモータ速度ｖは、変
換定数をＡ′として、 ｖ＝Ａ′・（ｎ−１）／ｔｎ となる。

【０００７】

【発明が解決しようとする課題】しかるに、前記従来技
術においては以下の様な欠点がある。すなわち、エンコ
ーダ信号周波数と周期のデータとを用いてモータ速度の
検出精度を向上させ、しかも検出精度を高範囲の速度に
わたってほぼ一定にすることが出来るという効果がある
ものの、モータ速度が非常に低速度で回転している場
合、サンプリング期間内にエンコーダパルスが検出され
ないため、次のパルスが入力されるまでエンコーダパル
ス周期が検出されず速度データが更新されない。

【０００８】つまり、そのサンプリング期間内にエンコ
ーダパルスが一度も入らないような場合のサンプリング
時の速度は測定出来ず、過去のデータを用いることで実
際の速度に代用している。従って、例えばモータが停止
している場合でも、モータが回転している様な速度検出
データを出力してしまい微振動を起こしてしまうという
欠点があった。また、上記欠点を解決する方法として、
エンコーダパルス数を増加させることも考えられるが、
これによってエンコーダの価格が著しく高価になり、ま
たエンコーダのサイズも非常に大きくなるという弊害が
生じる。

【０００９】因って、本発明は前記従来技術における欠
点に鑑みてなされたもので、安価で小型のエンコーダを
用いても、低速回転時の速度の検出データ更新遅れによ
る速度データ誤検出を防ぐことの出来るモータの速度制
御装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は本発明を示すブロ
ック図である。本発明は、モータ速度指令信号とエンコ
ーダ８を介して検出されるモータ速度信号との偏差に従
って速度制御器５でモータ７の速度をパワアンプ６を介
して制御する速度制御装置において、エンコーダ信号の
周期測定用クロック信号を発生するクロック発生手段
（図示省略）と、エンコーダ信号の周期を前記クロック
信号を計数することにより測定する周期検出手段１と、
前記周期から速度を演算する演算装置２と、速度検出サ
ンプリング期間を決定するクロック発生手段（図示省
略）と、例えばメモリのような、前記速度検出サンプリ
ングにおける最新のサンプリングデータおよび少なくと
も一つ前のサンプリングデータを保持するデータ保持手
段３と、前記速度検出サンプリング期間内にエンコーダ
パルスが入力されずに前記周期測定データのデータ保持
手段３が更新されていない場合はサンプリング時間用い
て速度検出値の補正を行う補正手段４とを有するもので
ある。

【００１１】

【作用】本発明では、モータ７の速度を検出するために
取りつけられたエンコーダ８のパルス信号の周期を測定
するため、周期検出手段１によって周期測定用クロック
信号をカウントしたデータから、速度演算装置２によっ
て速度データに変換される。変換された速度データは速
度検出サンプリング時間毎に速度偏差を求めるための速
度検出値として出力されると同時にデータ保持手段３に
格納される。データ保持手段３は最新のサンプリングデ
ータおよび少なくともその一つ前のサンプリングデータ
をつねに保持する。

【００１２】サンプリングされて保持されている最新の
速度サンプリングデータと少なくとも一つ前の速度サン
プリングデータとが同じであった場合、速度サンプリン
グ期間内にエンコーダ信号によってデータが更新されて
いないと判断し、モータ７が検出データより低速であっ
た、あるいは停止したとみなし、前記サンプリング時間
の逆数を現在のモータ７の回転速度であるとして速度の
補正を行う補正手段４によって速度補正が行われる。

【００１３】

【実施例１】図２および図３は本実施例を示し、図２は
ブロック図、図３は速度補正演算の信号波形図である。
本実施例は、図１を併用しつつ説明を行う。

【００１４】モータ速度指令信号とエンコーダ８を介し
て検出されるモータ速度信号との偏差に従って速度制御
器５によりパワアンプ６を介してモータ７の速度を制御
する速度制御装置において、エンコーダ信号の周期測定
用クロック信号を発生するクロック発生器（図示省略）
と、エンコーダ信号の周期検出器１１と、前記周期から
速度を演算する速度演算装置１２と、速度検出サンプリ
ング期間を決定するクロック発生器（図示省略）と、前
記速度検出サンプリングにおける最新のサンプリングデ
ータおよび少なくとも一つ前のサンプリングデータを保
持するメモリ１３と、最新のサンプリングデータと一つ
前のサンプリングデータとを比較する比較器１４と、比
較器１４が同一であると判断した場合にカウントアップ
し、同一でないと判断した場合にカウント値をクリアす
るカウンタ１５と、周期検出器１１のデータをサンプリ
ング時間で割る割り算器１６と、カウンタ１５と割り算
器１６のデータを比較する比較器１７と、カウンタ１５
のデータとサンプリング時間とから速度の補正値を演算
する補正速度演算器１８と、補正速度データとエンコー
ダの信号から得た速度データのどちらを検出データとす
るかを切り替えるスイッチ１９とで構成される。

【００１５】本実施例では、モータ７の速度を検出する
ために取り付けられたエンコーダ８のパルス信号の周期
を測定するため、周期検出器１１によって周期測定用ク
ロック信号をカウントしたデータから、速度演算装置１
２によって速度データに変換される。変換された速度デ
ータは速度検出サンプリング時間毎に速度偏差を求める
ための速度検出値として出力されると同時にメモリ１３
へ格納される。メモリ１３は最新のサンプリングデータ
および少なくともその一つ前のサンプリングデータをつ
ねに保持する。最新の速度サンプリングデータと一つ前
の速度サンプリングデータとを比較器１４によって比較
し、両者が同一であるかどうかを判断する。両者が同一
であった場合にはカウンタ１５がカウントアップし、同
一でない場合にはカウンタ１５のカウント値はクリアさ
れる。

【００１６】周期検出器１１のデータとサンプリング時
間とを割り算器１６に入力し、周期データをサンプリン
グ時間で割ることによってエンコーダ８のパルス間に何
回のサンプリング期間が入るかを算出する。補正速度演
算器１８ではカウンタ１５のデータにサンプリング時間
をかけ、その逆数を取ることによって補正速度を算出す
る。比較器１７によってカウンタ１５のデータと割り算
器１６のデータの大きさを比較して、カウンタ値の方が
大きくなった場合には補正速度データを入力し、そうで
ない場合には最新データを出力するようにスイッチ１９
で切り替えられる。

【００１７】以下、図３を用いて速度補正の方法を説明
する。Ｓ３−Ｓ４間等の様にエンコーダパルスが速度サ
ンプリング期間中に一度も入らないような場合、Ｅ１の
パルスを検出したときのＴｅ１の周期データから算出し
た速度情報が最新のデータとなる。しかし実際のモータ
の速度はＴｅ２の周期から算出され、Ｔｅ１の速度より
も低速度であり、Ｓ３のサンプリング時における速度の
情報はＴｅ１の速度とは異なる。そこでＳ３以降のサン
プリングでは速度がＴｅ１の速度と同一であると仮定し
てＴｅ１′間のサンプリング、つまりＳ３，Ｓ４のサン
プリングではＴｅ１の速度データを用いる。

【００１８】しかし、Ｓ５以降のサンプリングでは明ら
かに速度が低速であることがわかるので、これ以降は以
下に説明する速度補正値を検出データとする。速度補正
値の算出方法としては、エンコーダパルスの周期をサン
プリングの周期と置き換えて、例えばＳ５のサンプリン
グの場合では（Ｔｓ３＋Ｔｓ４）を速度検出用の周期と
し、Ｓ６のサンプリングの場合では（Ｔｓ３＋Ｔｓ４＋
Ｔｓ５）を速度検出用の周期としてその逆数を速度検出
データとする。つまり、モータ速度が低速であるときの
速度データは、サンプリング時間をＴｓ、カウンタ１５
のデータをｍとすると（Ｔｓ×ｍ）の逆数として補正す
ることが出来る。

【００１９】本実施例によれば、速度検出サンプリング
時間を劣化させることなく、速度検出することが出来
る。

【００２０】

【実施例２】図４は本実施例を示すソフトウェアのフロ
ーチャートである。本実施例１は前記実施例１と以下の
点で違うものとする。図２における補正手段２０をソフ
トウェアで構成している。

【００２１】エンコーダの周期データを取込み、最新の
サンプリングデータと一つ前のサンプリングデータとを
比較する。同一でないときは、最新のサンプリングデー
タを一つ前のサンプリングデータとしてメモリに保存
し、パルス周期から速度の演算を行う。最新のサンプリ
ングデータと一つ前のサンプリングデータとが同一であ
ったときは、過去のエンコーダパルス周期から将来の速
度を想定してサンプリングの回数Ｎを算出、サンプリン
グ回数カウンタＳをカウントアップする。サンプリング
回数カウンタＳの方がサンプリング回数Ｎより小さいと
きはパルス周期から速度を演算し、大きいときはサンプ
リング時間を用いた補正速度演算で速度を求める。

【００２２】本実施例によれば、ソフトウェアで構成し
ているため、特別なハードウェアを必要としない。

【００２３】

【発明の効果】以上説明した様に、本発明に係るモータ
の速度制御装置によれば、エンコーダパルス数の少ない
安価で小型のエンコーダを用いても、低速回転時の速度
の検出データ更新遅れによる誤検出を防ぐことが出来
る。

【図面の簡単な説明】

【図１】本発明を示すブロック図である。

【図２】実施例１を示すブロック図である。

【図３】実施例１を示す信号波形図である。

【図４】実施例２を示すフローチャートである。

【図５】従来例を示すブロック図である。

【図６】従来例を示す信号波形図である。

【符号の説明】

１ 周期検出手段 ２ 速度演算装置 ３ データ保持手段 ４ 補正手段 ５ 速度制御器 ６ パワアンプ ７ モータ ８ エンコーダ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 モータ速度指令信号とエンコーダを介し
   て検出されるモータ速度信号との偏差に従ってモータの
   速度を制御する速度制御装置において、エンコーダ信号
   の周期測定用クロック信号を発生するクロック発生手段
   と、エンコーダ信号の周期を前記クロック信号を計数す
   ることにより測定する周期検出手段と、前記周期から速
   度を演算する演算装置と、速度検出サンプリング期間を
   決定するクロツク発生手段と、前記速度検出サンプリン
   グにおける最新のサンプリングデータおよび少なくとも
   一つ前のサンプリングデータの保持手段と、前記速度検
   出サンプリング期間内にエンコーダパルスが入力されず
   に前記周期測定データ保持手段が更新されていない場合
   はサンプリング時間を用いて速度検出値の補正を行う補
   正手段とを具備したことを特徴とするモータの速度制御
   装置。