JPH0716167B2 - Ｔｄｍａタ−ミナルの制御装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、衛星通信システムに用いる多搬送波の時分割
多アクセス（TDMA）ターミナルの構造体を提供するもの
である。この構造体により、１つのターミナルで多数の
TDMA変調器、復調器（モデム）及び地上インターフェー
スポート（TIP）を全て共通のインターフェースを用い
て同時に作動させることができる。これにより、広い範
囲のトラヒック要求を受け入れることができると同時
に、１搬送波当り１チャンネル（SCPC）及びTDMA搬送波
の両方で作動させることのできるターミナルが提供され
る。このシステムは、１つの完全な送信フレーム内の特
定の時間周波数スロットに各々指定されるようなバース
トを送信する複数のステーションを許容することによっ
て作動する。各ステーションからの送信には、異なる時
間周波数スロットが割り当てられる。信号の送信が送信
ステーションと受信ステーションとの間で常に適当に同
期されるようなシーケンシングシステム及び方法が提供
される。本発明は、衛星通信システムに係るものであ
り、特に、多数の変調器、復調器及び地上インターフェ
ースポート（TIP）を共通のインターフェースで同時に
作動維持することのできるTDMA（時分割多アクセス）タ
ーミナルに関する。

従来の技術 衛星通信のTDMA方法は、現在認められている方法であ
る。インターナショナル・テレコミュニケーション・サ
テライト・コーポレーション（International Telecomm
unication Satellite Corporation）（インテルサット
（Intelsat））は、インテルサットシステムにおいて作
動する標準としてTDMAを認めている。

TDMA送信においては、衛星のトランスポンダは、多数の
地上ステーションによって命令された時間シーケンスで
使用又はアクセスされる。送信は、同じ周波数の直角位
相シフトキー（QPSK）変調されたRF搬送波が重畳せずに
衛星に到着するようにタイミングがとられる。商業的な
衛星通信のためのTDMA方法の主たる利点は、衛星の電力
と周波数スペクトルとを効率的に使用できるということ
と、TDMAバースト／トラヒックパターンの再構成に融通
性があるということである。

一般的に、TDMAターミナルは、２つの基本的な機能を実
行しなければならない。第１に、ターミナルは、連続的
なデータ流からバーストを形成し、このデータをプルア
ンブルと共に指定の時間に指定の搬送周波数で送信し、
送信バーストが他のバースト送信の妨げとならないよう
にしなければならない。というのは、全ての送信が共通
の衛星に向けられるからである。第２に、ターミナル
は、そのターミナル向られたバースト送信を受信し、受
信したバーストから連続的なデータ流を回復し、そのデ
ータを適当な地上インターフェースポート（TIP）に向
けて送るようにしなければならない。

従って、以前に従来のTDMAシステムで行われていたよう
に、ターミナルは、データをポートにアドレスし、アド
レスされたポートから対応するデータを受け取り、TDMA
送信のためにデータをバースト形式で組み立てる。バー
ストデータ送信に適応させるために、データの前に、プ
リアンブルオーバーヘッドが設けられる。各バーストの
プリアンブルには、搬送波と、ビットタイミング収集信
号と、発生源コード情報と、監視／制御データ等が含ま
れる。次いで、バーストは、送信のために搬送波上に変
調される。

作動が受信モードのときは、変調されたバーストがモデ
ムから受信され、連続的データ信号とアドレス書き込み
信号とを適当な各TIPに送ることができるように、上記
と本質的に逆の処理が遂行される。

前述したように、同じ周波数の変調されたバーストは、
重畳せずに衛星のトランスポンダに到着しなければなら
ない。従って、TDMAシステムの関係ステーションは、TD
MAフレーム内のあるバースト位置に割り付けられ、各ス
テーションはその送信をそのバーストがTDMAフレームの
適当なインターバル中に衛星に到着するようにタイミン
グどりしなければならない。更に、共通フレーム基準タ
イミングの信号源が必要となり、各ステーションは、そ
のバースト送信を、衛星距離情報に基づいたこの共通フ
レーム基準タイミングに同期させる。

現在までに設計されたTDMAシステム、即ち、本発明以前
のTDMAシステムにおいては、一度に１つの搬送波のみが
送信され、各ターミナルによって受け取られる。多バー
ストが別々の時間に送信及び受信されるが、それらは、
重畳せずに別々に起こらなければならない。例えば、参
考として、1982年10月19日発行の米国特許第4,335,388
号の「マイクロプログラム可能なTDMAターミナル制御器
（Microprogrammable TDMA Terminal Controller）」を
参照されたい。上記特許では、本発明を説明するのに用
いられる述語の多くについて詳細に説明されており、上
記特許の記述はここに参考として取り上げる。

更に最近に、コムサット（Comsat）社が、上記特許に開
示されているものとは異なるTDMAターミナルを開発し
た。このターミナルも、１つの搬送波のみで作動する
（1983年Proceedings of the Sixth Digital Satellite
Communication Conferenceの第11頁ないし第14頁に掲
載されたアール・ライディングズ氏（R.Ridings）氏等
著の「原形インテルサットTDMA/DSIターミナルの証明試
験（verification tests of a prototype Intelsat TDM
A/DSI terminal）」を参照されたい）。

近代的なTDMA装置の他の多数の製造者が高性能システム
を同様に開発し、試験した。（例えば、1983年Proceedi
ngs of the Sixth Digital Satellite Conference、第I
I−１頁に掲載されたタニムラ・タクロウ氏等著の「TDM
A/DSIターミナルの衛星フィールドテスト（Satellite F
ield Tests of TDMA/DSI terminal）」を参照された
い）。然し乍ら、これらの議事録に報告されている製造
者も、個々の単一のTDMA搬送波のみで作動することので
きるTDMAターミナルを製造している。

この単一搬送波のみで作動するという限定は、標準型TD
MAターミナル構造体によって規定されるものである。本
発明者の知る限り全てのTDMAターミナルおいて、１つの
TDMAモデムのみが設けられている。これにより、TDMA装
置を用いたネットワークに重大なシステム上の限定がも
たらされす。モデムを１つだけ使用する方法では、全て
のステーションを同じバーストビットレートで設置し、
ステーションの容量限界とネットワークの容量限界とを
効率的に定めなければならない。

発明の目的 本発明の１つの目的は、複数のモデムの作動を維持する
ことのできるTDMAターミナルを提供することである。よ
り詳細には、本発明の目的は、共通のバス構造体を経て
地上インターフェースポートに完全に相互接続された複
数のモデムを有するTDMAターミナルを提供することであ
る。

本発明の更に別の目的は、各個々のTDMAターミナルを多
数の同時作動のTDMAモデムと共に作動させることのでき
る制御装置を提供することである。この構成において
は、そのターミナルの実際のトラヒック要求に合致させ
るに必要な個数のモデムを必要に応じてステーションに
設けることができる。このようにして、この非常に融通
性のある解決策を用いてステーションのトラヒック要求
を広範囲に且つ効率的に混合することができる。

特に、本発明の目的は、作動が維持されているモデム及
びポートの数を変更するようにその動作を動的に再構成
することのできるシステムを提供することである。

本発明の別の目的は、１つの共通のシーケンサベースの
制御器と内部バスとを通じて、多数の搬送波で作動させ
るのに必要な全ての制御信号を提供することである。

本発明の更に別の目的は、１つの変調器と多数の復調器
とで作動するか或いは１つの復調器と複数の変調器とで
作動するか或いはそれらの組合せで作動させることので
きるターミナルを提供することである。

本発明の更に別の目的は、TDMAネットワークのトラヒッ
クのオンライン動的再構成を維持するターミナルを提供
することである。これにより、作動チャンネルのみの送
信が行なわれるので、ネートワークはサテライトの容量
を使用を最適化することができる。特に、１つの完全な
送信フレーム内にある部分的に空のフレームは、所与の
時間に制御器を通じて通信するポートの数によってトラ
ヒックの追加サブバーストのためのスペースを加えるよ
うに動的に再構成することができる。

本発明の更に別の特定の目的は、リンクされたアドレス
リストを用いて動作を動的に再構成し、制御RAMフィー
ルドから読み出したアドレスの順序を変更することによ
ってトラヒックの再構成を行うことのできるマイクロプ
ロセッサ制御式のプログラム可能なシーケンサを提供す
ることである。

上記したように、TDMAトラヒックを維持する上での要点
はトラヒックの同期にある。これが重要である理由は、
衛星は常に動いており、従って、トラヒックが移動しな
ければならない距離、ひいては、送信と受信との間の遅
延が常に変化するからである。従って、本発明の目的
は、受け取ったデータに対するシステムの同期を常に動
的に更新し、データの受け取りが受信ポートの動作と同
期されるようにるような受信システムを提供することで
ある。

本発明の別の重要な目的は、KU周波数帯で生じるような
高フェージングを伴う衛星ネットワークにおいてターミ
ナルを動作できるような強力な同期技術を用いてターミ
ナルを提供することである。そのような動作には、同期
プロセスを連続的に更新して、アパチャを通常の衛星送
信手順の一部分である検出した独特のワードに対して強
制的に公称位置にもっていくことが必要である。

本発明の更に別の目的は、多数の異なるバースト送信同
期方法を支持するターミナルを提供することである。こ
れにより、従来、ターミナルはスポットビームを用いて
作動できるようになる。この多モデムの特徴は、送信ス
テーションが同期に用いる基準フレームデータを常には
受信できないようなスポットビーブ送信に有効である。
このようなシステムにおいては、第２のステーションが
基準バーストを受け取ってその基準を再送信或いは再転
送することができる。

本発明の上記の及び他の目的は、複数の地上インターフ
ェースポートと、プリアンブル及びポートデータを搬送
波に変調し、衛星を通じて送信された受信データを搬送
波から復調するための複数のモデムとを具備し、上記イ
ンターフェースポート及びモデムは、共通バス構成体を
介して完全に接続され、更に、TDMAターミナル制御器が
モデムとポートとを相互接続する共通バス構造体を含ん
でおり、そして更に、これらの多数のポート及びモデム
を通じた情報の送信（TX）及び受信（RX）のシーケンス
を制御する手段を含んだ制御装置を具備するTMDAターミ
ナルにおいて達成される。特に、上記制御装置は、現在
のトラヒック要求を受け入れるようにポート及びモデム
を選択的に作動させるシーケンシング手段を含んでい
る。これは、各送信フレーム中にクロックタイミング信
号とポートアドレス信号を繰返しポートに与え、割り当
てられたバーストインターバル中に情報を送信／受信す
るようにポートをバスに接続することによって達成され
る。バスに接続すべきポート及びモデムを選択的に定め
るためにバーストを追加したり又は除去したりする手段
がこのシーケンシングシステムに含まれている。更に、
送信フレームのタイミングを変更するためにクロックイ
ンターバル（「位相」）をアドレスシーケンスに追加し
たり又は削除したりする手段も設けられている。更に、
ターミナルが情報の送信と完全に同期されたままである
ように、フレームの中心を送信及び受信孔と合せるため
に、上記の位相を追加又は削除する手段が設けられてい
る。

本発明を、以下に、添付図面を参照しながら説明する。

実施例 TMDAの動作においては、多数の地上ステーションは、RF
エネルギの特定の衛星のバーストを、命令された時間シ
ーケンスでアクセスする。この実施例では１つの完全な
TMDAターミナルである各ステーションは、変調されたRF
エネルギ又は搬送波のバーストとしてデータを送信及び
受信する。従来のTMDAターミナルは、単一のバースト搬
送波を支持するために、単一のオンラインTMDAモデムを
備えている。このようなシステムにおいては、実際上、
冗長度を設けるために追加TMDAモデムが端子の組み合わ
されることに注意されたい。

TMDAネットワーク内の各ステーションは、TMDAフレーム
周期内の信号が全てオーバーラップせずに順次に衛星に
到着するように、それらの送信を同期する。従って、ス
テーション１からの送信は、トラヒックバーストT1とし
て到着し、ステーション２からの送信は、トラヒックバ
ーストT2として到着し、等々となる。第１図に示すよう
に、どのステーションも基準バーストＲも送信する基準
ステーションとして作用することができる。全ての地上
ステーションは、基準フレームを構成する信号を示すこ
のバーストと、全てのトラヒックバーストT1−TNとを受
信する。基準ステーションによって周期的に送信される
基準フレームは、各TMDAフレーム周期の開始を示す。第
１図に示す構造体では、全てのステーションが衛星から
の全てのダウンリンクバーストを受信することができ、
受信フレーム中の基準バーストＲについてのステーショ
ン自身のバーストT1、T2、TNの位置、即ち、全TDMAフレ
ーム周期内のその位置を測定することができる。

明らかに、ステーションがフレーム内で受信すべきトラ
ヒックの位置を理解するように各ステーションをフレー
ムに同期させることが重要である。TDMA同期の通常の形
式は、ループバック同期であり、これについては、参考
として取り上げた1968年８月のIEEE Transaction of Co
mmunication TechnologyのVol.COM−16、No.4の第589頁
ないし第596頁に掲載されたオー・ジー・ガバード（O.
G.Gabberd）氏著「衛星TMDAバースト同期の設計（Desig
n of a Satellite TMDA Burst Synchronization）」に
示されており、更に、上記ディール（Deal）氏の特許に
も示されている。このループバック同期方式では、ステ
ーションは個々にステーション自身のバーストT1−TNの
位置を測定し、その位置を完全なTMDAフレーム周期内の
指定時間スロットの中心に保持するように調整する。更
に、ステーションの実際のバースト送信時間はステーシ
ョンから衛星への経路に生じる伝搬遅延に基づくことに
注意するのが重要である。この遅延は、ステーション位
置と衛星の位置との関数であり、各ステーションに固有
のものである。その結果、各ステーションは、送信時間
フレームと、その時間フレーム内の基準バーストＲに対
する送信及び受信のための位置とについてのステーショ
ン自身の固有の記録を保持し、衛星の動きを追跡するた
めにこのタイミングを周期的に更新しなければならな
い。このプロセスは、従来のターミナルについても本発
明のTMDAターミナルについても類似のものである。然し
乍ら、本発明のターミナルは、多数のTMDA搬送波につい
てこのタスクを実行するという機能が追加されており、
即ち、全ての搬送波は、完全なTMDAフレーム周期内のス
テーションの時間スロットのバーストデータ内に含まれ
るサブバーストで送信される。TMDAターミナル自体の設
計を考える前に、TMDAバーストの構造を確立することが
有益である。この構造は、従来のTMDAターミナルについ
ても本発明のTMDAターミナルについても同じであるが、
その相違点は、多数のチャンネルからの著しい量のデー
タをバーストデータシーケンス内に含ませることができ
る点である。典型的なTMDAバーストのフォーマットが第
２図に示されている。バーストの２つの重要な部分は、
プリアンブル部分とデータ部分である。この構造におい
て、バーストのプリアンブルは、ターミナル及びネット
ワークの動作についてのハウスキーピング情報もしくは
オーバーヘッド情報を含んでいる。この情報は、完全な
TDMAフレーム周期における各バーストの一部分である。

標準構成であるこの構成において、バーストのプリアン
ブルは、特にアドレスされたポートを識別し、送信ター
ミナル側と受信ターミナル側との間に必要な同期を与え
るためにターミナル及びネットワークの動作について必
要とされるハウスキーピング情報もしくはオーバーヘッ
ド情報を含んでいる。バーストのデータ部は、個々のポ
ートに関連したサブバーストに分割される。バーストの
種々のエレメントの機能については、以下に述べる。

同期シーケンス このシーケンスは、各バーストの最初に現れなければな
らない（完全なTDMAフレームは、有望な受信衛星から見
ると、基準バーストと一連のトラヒックバーストとによ
って構成されているということを銘記されたい）。ここ
で考慮すべきことは、バーストT1−TNの１つのバースト
に含まれるフォーマットのことである。この同期シーケ
ンスは、受信データを回復するのに必要なクロックタイ
ミングと基準搬送波とを確立するのに必要である。

固有ワード 固有ワードは、良好な検出特性を有するビットの特別な
シーケンスである。換言すれば、ビットは、受信ステー
ションにおいて高い確率で正確な検出が行われるような
シーケンスで検出できることにより選択される。固有ワ
ードについては、ディール氏の特許で完全に説明されて
おり、これは、受信側を整列状態に保持するために特に
使用される時間マーク即ち特別の同期ワードである。こ
のワードにより、受信側の制御器内のデコーダがリセッ
トされる。又、単一バーストで単一ターミナルの複数の
ポートに送信が行われれるような本発明においては、こ
のワードを用いて、制御器が送信（TX）及び受信（RX）
位相信号シーケンスをスリップさせて正確な同期を保つ
ことができるようにされる。特に、TDMA復調器（第４
図）によるこのワードの検出は、同期シーケンスの終わ
りを示すと共に、バースト情報の検出の始まりを示す。

ステーション識別コード（IDC） このビットシーケンスは、TDMAステーションを独特に識
別する。この情報は、ネットワークの管理に必要であ
る。というのは、第１図に示すように、全てのステーシ
ョンは全てのバーストを受信するが、１つのステーショ
ンのみがそのステーション自身のトラヒックバーストを
デコードしようとするからである。

任意の信号チャンネル このチャンネルは、ネットワークの制御及び保守のため
に用いられるバーストの任意部分である。典型的には、
この信号チャンネルは、ネットワークの相互接続を制御
すると共にアラームメッセージと保守メッセージとを通
過させるために用いられる。これは、このチャンネルが
可変長であることの理由である。

音声命令ワイア これも、又、トラヒックバーストの任意な部分である。
音声命令ワイアも、又、ネットワークの管理に用いられ
る既知の信号シーケンスである。

バーストデータ バーストデータは、第２図に示すように、情報のサブバ
ースト即ちサブパケットを構成するために送信される。
これらのサブパケットの各々は、ネットワーク内の特定
の送信及び受信ポートに関連して独特に識別されるか、
或いは、これらポートに向けられる。

TDMA衛星通信に必要な動作を実行する際に、TDMAターミ
ナルは、多数の基本的動作を実行する。これらの動作
は、第３図のブロック図に示す回路を用いて、従来のTD
MAターミナルによって実行される。

従来のTDMAターミナルは、以下の主要な構成ブロック回
路によって構成され、これらは、全て公知である。

多数のモジュール式ユニットであるポートＩ−N; タイミングデータ及び制御信号を、制御器、変調器及び
ポートの間に通過させるためのポートインターフェース
バス10; 単一のTDMA変調器12;単一のTDMA復調器14及びTDMAター
ミナル制御器16。

これに対し、本発明のTDMAターミナルは、第４図に示す
回路によって機能的に示されている。注目すべき相違点
は、本発明のターミナルが、第15図に詳細に示す制御デ
ータバス20を経てインターフェースポートの共通組に完
全に接続されている多数のTDMA変調器及び復調器をサポ
ートするということである。このことは、本発明におい
ては、特に重要である。多数のモデム１−Ｎは、以下に
示すように、ターミナル制御器22の基本的設計に組み込
まれている。本発明と公知のものとの相違点の基本的な
理解は、従来のターミナルの動作と本発明のターミナル
の動作との以下の比較から得ることができる。

第３図及び第４図に示す旧新のTDMAターミナルのブロッ
ク図を考えると、いずれの場合でも、データは、地上イ
ンターフェースポートTIP1−Ｎを通じて、ターミナルに
入ったり出たりする。いずれも設計においても、上記の
各TIPはモジュール式であり、TDMAモデムによって定め
られた容量限界までのトラヒック要求を受け入れるよう
に拡張することができる。従来の設計では、この限界
は、単一のTDMAモデムの容量限界である。本発明のター
ミナルに多数のモデム１−Ｎを用いることにより、ター
ミナルの容量を多モデム限界まで拡張できることが明ら
かである。

両方の設計において、上記ポートは、インターフェース
のメモリ回路とを含んでおり、これらは、第１図の通信
例に示すように、バーストTNのバースト形成を行なうバ
ースト動作のためのデータのブロックを形成する。地上
データ即ちトラヒックは、連続的なビット流でこれらの
ポートに入ったり出たりする。データは、各ポートによ
ってバッファされ、換言すれば、連続的な地上ソース／
シンクデータをTDMAバーストデータに変換するために圧
縮（TX）又は拡張（RX）される。適当なプリアンブル情
報がモデムに加えられる。

従来のターミナルにおいては、個々のポートがバースト
データの送信及び受信のために単一のTDMAモデムによっ
てオン及びオフにシーケンスされる。本発明のターミナ
ルにおいては、多数のポートがオン及びオフにシーケン
スされ、各バーストに形成すべきデータは、第15図のバ
ス構成図からわかるように、完全に相互接続された構成
の単一のバスを通じて多数のTDMAモデムに送られる。内
部バス構成体を通じて内部サブシステムにポートを接続
するのは、通常の構成である。この構成は、第３図と第
４図の両方に示されており、ここでは、バスが動作に必
要なデータ及び制御を処理する。第３図及び第４図にお
いては、ポートデータがバスを経てTDMA変調器とTDMA復
調器とに接続される。ポートは、制御器によりバス回路
を通じてバースト送信及び受信のために選択或いはアド
レスされる。上記したように、本発明のターミナルの場
合、バスは、第15図に詳細に示すように多数のデータ経
路及び制御器のルート形成を行う。

TDMA変調器12、14（第４図）の機能は、第２図に示すバ
ーストプリアンブルを形成すると共にプリアンブルとバ
ーストデータとを送信のために搬送波に変調することで
ある。典型的に、搬送波は、70MHzIFであり、変調は直
角位相シフトキー（QPSK）である。プリアンブル情報
は、２つのタイプから成る。同期シーケンスやステーシ
ョンIDCのような固定のパターンは、一般的に、変調器
の内部にあるプログラム可能なリードオンメモリ（PRO
M）に記憶される。信号チャンネルや命令ワイアに関連
するデータ等の可変データは、一般的に、制御器22によ
って変調器に供給される。又、制御器22は、TDMA変調器
12へのプリアンブル及びポートバーストデータの流れを
適当にシーケンス即ちゲートする。TDMA復調器14は、逆
の動作を実行する。復調器14は、受信した搬送波をデコ
ードし、固有ワードUWを検出し、デコードしたデータ
（適当にタイミングとりされた）をバス及びポートに送
り込む。TDMA復調器14は、更に、プリアンブルデータを
デマルチプレクスし、プリアンブルの可変部分をターミ
ナルに結合された適当なインターフェースに送り込む。
この場合も、変調器12の場合と同様に、全ての復調器事
象のタイミングどりに、制御器22によるデータ経路の適
当なゲート動作が必要である。従来のTDMAターミナルと
マルチポイントのTDMAターミナルとの基本的なTDMA変調
及び復調動作は同一であるが、制御器の設計とバスの構
造については次項で述べるように異なる。この相違点
が、本発明のターミナル制御器に、多数のモデム及びデ
ータポートを制御する機能を与える。

本発明のターミナル制御器は、多TDMA搬送波の動作をサ
ポートするように設計されている。このターミナル制御
器は、地上ポートと、多数のTDMA変調器12及びTDMA変調
器14の間でのデータのマルチプレクス及びデマルチプレ
クス動作を制御する。このターミナル制御器は、更に、
制御器内部で形成されて変調器に供給される情報に基づ
いて信号チャンネルの動作をサポートするようにインタ
ーフェース回路も制御する。上記の機能を実現するため
に、ターミナル制御器は、上記のインターリーブされた
動作を行なうに必要な受信及び送信のタイミングの同期
を与える。

本発明の制御器のブロック図が第５図に示されている。
基本的な要素がシーケンサのサブシステムを構成し、こ
れは、制御記憶部RAM30、それに関連したバッファ及び
出力駆動装置、並びにラッチを含み、これには、出力バ
ッファ32と、MPU両方向ラッチ34と、送信TX次アドレス
ラッチ36と、受信RX次アドレスラッチ38とが含まれる。
制御RAM内のデータは、マイクロプロセッサユニット40
によってアクセスされて利用され、このマイクロプロセ
ッサユニット40には、以下に述べる内蔵マイクロプロセ
ッササブシステムが含まれている。更に、優先順位割込
み42を与えるためのMPU/シーケンサインターフェースが
マイクロプロセッサに結合されている。又、カウンタデ
コーダ44を含む簡単なタイミング信号発生器／位相デコ
ーダが設けられていて、固有ワードUWに応答して、以下
に述べるように送信及び受信シーケンスのタイミングを
制御する。上記の動作は、通常、RAM30から取り出した
制御ワードによって定められる送信動作と受信動作を交
互に行ない、アドレスは、送信ラッチ36と受信ラッチ38
とによって順次に供給される。

制御器のマイクロプロセッササブシステムが第５図に示
されている。このマイクロプロセッササブシステム40
は、第５図の下部に示すそれ自身の周辺回路と内部バス
構成体とを含んでおり、これには、RAM及びROM42と、電
気的に消去可能なROM44と、直列IO46と、並列IO48とが
含まれており、これらはバス50を経て通信する。特に、
マイクロプロセッサは、モトローラ（Motorola）68000
の16ビット回路である。内部MPUバス50は、このマイク
ロプロセッサと共に作動するように調整されており、68
000マイクロプロセッサの場合は、16ビット並列データ
経路と2Aビットの周辺装置とメモリアドレススペーサを
サポートする。RAM42とROM43は、マイクロプロセッサの
内部作動メモリを構成する。RAM42は、システムのパラ
メータ及び変数を一時的に記憶し、ROM43は、演算ルー
チンをサポートするために必要なオペレーティングシス
テムを含んでいる。優先順位割込み分析器41は、送信及
び受信フレームのタイミングがTDAMネットワークの同期
にとって重要であるために設けられている。（ここに示
す信号は、受信ボードから取り出したものであり、本タ
イプのシステムと、参考として取り上げるシステムにお
いて典型的に得ることができる。）これらの事象を示す
割込みによって、ターミナルは、送信信号と受信信号と
を適当に整合することができる。固有ワード検出器に応
答するカウンタデコーダ44がマイクロプロセッサバスに
結合されているのはこのためであり、このユニットは、
特に、送信及び受信のシーケンスを変更するのに用いら
れる。特に、固有ワードUWに応答することによって、マ
イクロプロセッサに、送信バースト又は受信バースト生
じていること−以下に述べる時間補正を行う際の重要な
情報部分−を指示することができる。このカウンタデコ
ーダ44は、送信及び受信のための位相もカウントする。
そうでなければ、オペレーションは、マイクロプロセッ
サの介在なしに、信号発生器45のタイミングから外れて
実行される。分析器は、優先順位に基づいてタイミング
割込みと他の割込みとを処理する。EEDROM44は、故障が
起こった際にターミナルがTDMAネットワークに再び入れ
るようにするためにパラメータを保持する。直列インタ
ーフェース46は、必要があれば外部プロセッサ又は電話
モデムにインターフェースできるように設けられてい
る。並列インターフェース48によって、マイクロプロセ
ッサは、ターミナルと関連した内部サブシステムと外部
サブシステムと両方と対話を行うことができる。マイク
ロプロセッサのソフトウェアの動作を示す簡略化された
フローチャートが、第６図に示されている。

マイクロプロセッサ40は、始動に必要な初期化プロセス
についてターミナルの自己試験を行う。参考文献に示す
ように、これらは、全て、業界で充分に確立された規格
に合致するものである。更に、マイクロプロセッサ40
は、情報収集及び定常状態のTDMA同期に必要なタスクを
行う。更に別の重要な処理要素は、ターミナルのトラヒ
ックの管理と保守である。これには、信号チャンネルの
動作とネットワークの再構成及びアラームの報告に関す
る処理とが含まれている。ターミナルへのローカル即ち
遠隔演算インターフェースも、マイクロプロセッサのサ
ービスルーチンとCRT/キーボードとによって与えられ
る。

上記したように、制御器によって実行されるタスクの多
くは、衛星の通信業界において十分に開発された技術に
基づいたものである。本発明を実施するために特に開発
しなければならない分野は、ターミナルのシーケンサと
それに関連するバス構造である。本発明の設計では、単
一の共通のRAMをベースとするシーケンサが、多数のポ
ートを経て通信する多数のTMDA変調器及び復調器の動作
に必要な全ての制御を実行する。以下の項目について
は、２つの形態のシーケンサ設計について以下に述べ
る。第１の形態は、第５図に示された要素を含んでい
る。第５図に示されたRAMをベースとするシーケンサ
は、TMDAターミナルのクロック（シンボル）レートで作
動する。シーケンサは、所定の１組のRAMアドレスを通
じて１クロック周期当り１ステップづつ進む。このプロ
セスにおいては、シーケンサにより、別々のクロック各
々に対して、別々の即ち別個の出力マイクロ制御ワード
が供給される。これらのワードは、マイクロプロセッサ
40の制御のもとで、MPU/RAMハンドシェーク52を通じて
制御RAM30から取り出される。これらのワードは、第５
図の右上に示すように、出力バッファ32を通じてバスに
送られる。シーケンサのマイクロ制御ワードのフォーマ
ット即ち構造が、第７図に示されている。これらのワー
ドは、制御RAM30から一度に１つづつ取り出され、出力
バッファ32を通して転送され、バスを経てポートに必要
な制御信号を供給する。図示されているマイクロ制御ワ
ードのフィールドは、次アドレス、ポートアドレス及び
制御である。さし当ってこれらフィールドの最後の２つ
を考えると、ポートアドレスの機能は、バーストデータ
の送信又は受信のために送信（TX）ポート又は受信（R
X）ポートを選択することである。制御は、出力として
ポートアドレスと同時に供給され、種々の事象を起こさ
せる。制御は、例えば、参考としてここに取り上げる代
理人ドケットナンバーＡ−42497のジョン・ゲイツ（Joh
n Gates）氏の「順方向のエラー修正システム（Forward
Error Correction System）」に述べられた任意の順方
向のエラー修正（FEC）プロセッサをオンライン操作す
るためのFECオン／オフ制御を含んでいる。第７図に示
されているホッピング制御は、搬送波周波数及び／又は
バースト用のトランスポンダを選択するために用いられ
る。シーケンサのマイクロ制御ワードの第３の重要な要
素は、次アドレスフィールドである。このフィールド
は、この次アドレスを送信アドレスラッチ36及び受信ア
ドレスラッチ38に通しそしてアドレスバスを経て制御RA
M30に戻すように再循環させることによりシーケンサを
リンクされたリストとして作動させることができる。

シーケンサは、リンクリスト動作においては、第８図に
示すように、マイクロ制御記憶メモリ位置を任意の順序
で歩進し、アドレスすべきRAMの次の位置は、ワードフ
ィールドの次にアドレスされる部分によって定められ
る。第８図は、リンクリスト動作の基本的な特性を示す
ものである。位置02で開始するシーケンスは、位置04へ
進み、位置04は、次に、位置25に進み、位置25は、次
に、位置26に進む。この点において、位置26は次にアド
レスされる位置02を指し、この点でプロセスの更新が開
始される。この例に示したように、シーケンサの制御メ
モリの設計にリンクリストを用いる解決策には、多数の
利点がある。その１つは、この解決策によって、マイク
ロ制御ワードをマイクロ制御記憶部に任意の順序でプロ
グラムできることである。これは、基本的なメモリのハ
ウスキーピングという点から重要である。リンクリスト
の解決策では、マイクロ制御ワードが実際に起こった時
間と係りなく任意の順序でマイクロ制御メモリのスペー
スを割り当てることができる。このリンクリスト方法
は、ネットワークのトラヒックが再構成されるときのマ
イクロ制御記憶の再書き込み動作にとっても非常に重要
である。リンクリストでは、サブバースト（第２図参
照。この図では、ターミナルからの完全なフレームの可
変長バーストデータを形成するものとして色々なポート
からのデータサブバーストが示されている）の追加又は
削除が、制御チェーンにリンクを単に追加又は削除する
だけで、簡単に行うことができる。これは、位置（マイ
クロ制御RAMアドレス）に依存する制御記憶編成と対照
的である。位置に依存する構成においては、制御シーケ
ンスの始めの部分に変更があると、全シーケンスが強制
的に再書き込みされる。これは時間がかかる作業であ
り、ターミナルが動的な再構成で機能する能力を妨げる
か或いは非常に限定してしまうことがある。前述したよ
うに、単一の共通シーケンサ及びその関連バスは、多数
のTDMAモデム12、14及びポート１−Ｎを実際に制御す
る。これを実現する方法は、以下のシーケンスタイミン
グ図から明らかである。第９図は、典型的なシーケンサ
のタイミング構成の一例を示したものである。この例で
は、シーケンサは、３つの別々のTDMA変調器12、即ち、
送信（TX）ユニットと、３つの別々のTDMA復調器、即
ち、受信（RX）ユニット14とをサポートする。これは、
多位相クロック動作によって行なわれる。

第５図の右手中央に示したカウンタデコーダ44は、発振
器45に応答して、適当なクロック位相を発する。このク
ロック位相は、共通バス10のHS位相ラインを経て出力さ
れる。これらの位相信号は、発振器45の直接の出力であ
るバスクロック自体と共に、他のターミナルサブシステ
ム、即ちモデモ及びポートへ相互接続するためにバスに
供給される。

この構成では、１つの特定のTDMA変調器12又は復調器14
のみが特定の位相に応答する。タイミング図において、
TX1及びRX1が位相１に応答することに注意されたい。従
って、カウンタデコーダ44及び発信器45を組み合わせる
ことによるバスのタイミングにより、特定の変調器又は
復調器のTX及びRX位相の選択が行なわれる。

位相１に関連した送信側TX及び受信側RXは、各々、バス
クロック周期１及び２に応答することに注意されたい。
これは、TDMAの送信及び受信の両動作に対して単一の共
通の制御器を用いるという考え方に調和する。

更に、プロセスは、各バスサイクルごとに特定のTX及び
RXユニットが選択されるようにして周期的に行なわれ
る。第９図に示す例においては、バスサイクルが８つの
バスクロック周期である。又、第９図に示すポートアド
レス時間シーケンスに示されたように、ポートは全ての
位相に対してアドレスすることができる。ここに示す例
では、Ch3がTX1に指定され、Ch7がRX1に指定される。こ
のようにして、各TDMA変調器及び復調器は全てのポート
に完全に相互接続される。

この領域ではバスクロック周期７及び８の間に若干の変
更が生じる。図示されたように、これらの周期について
は、TXユニットもRXユニットも選択されず、むしろ、こ
れらの周期については、ポートにアドレスが送られな
い。これは、実際上、ポート及びTX/RX（変調器／復調
器）ユニットへのバスアクセスを不能にする。この作動
不能化により、各８個の中から２つの全クロック周期を
マイクロ制御RAMのハウスキーピング機能に使用できる
ようになる。これらの周期中に、マイクロプロセッサ40
は、マイクロ制御RAM自体をアクセスしてその内容を変
更することができる。このハウスキーピング周期中に行
なわれるタスクの中には、マイクロ制御ワードの更新
と、シーケンサのタイミングの調整がある。制御シーケ
ンスを変更し、即ち、リンクを追加したり除去したりす
るには、シーケンサのタイミングの調整又はマイクロ制
御ワードの更新が必要とされる。即ち、リンクを変更す
ることにより、第２図に示す完全なフレームの情報バー
ストにサブバーストを追加したりここから除去したりす
ることができるし、或いは、種々のチャンネル指定を種
々のモデムに関係付けできるという意味でターミナルの
トラヒックを再構成することができる。

衛星は地球に対して移動するので、タイミングの調整は
TDMA動作にとって固有のものである。これらの調整は、
シーケンサがTDMAネットワークの同期を維持するために
必要とされる。ゼロ周期は、タイミングの調整に使用す
る時には、一連のTIPアドレスの実際（実）の発生時間
を効果的にシフトするように削除又は繰り返すことがで
きる。これは、次いで、TDMAバースト送信の実際の発生
時間をシフトする（遅らすか又は進ませる）。ここで、
受信側の同期プロセスの性質について示した第10図を説
明する。この同期プロセスにより、本発明のシーケンサ
は、受信及び送信のTDMAバーストタイミングを別々に維
持する。プリアンプル部分における各受信バースト送信
の一部分として示された固有ワードの検出に応答するの
はこのタイミングである。カウンタデコーダは、固有ワ
ードの検出パルスに応答し、このパルスはバスを経てシ
ーケンサ内のカウンタデコーダのタイミング回路に供給
される。このパルスは、第５図に示されたように、位相
発生器を所定の状態にリセットし、適当な場所で、必要
に応じて付加的なゼロアドレスの追加又は除去を生じさ
せる。第10図において、基準固有ワード検出パルスの発
生により、シーケンサの位相が正規化される。これによ
り、固有ワードの検出穴が固有ワードの発生に対して中
心定めされるように受信側のタイミングが正規化され
る。

第11図は、送信側の同期プロセスを示している。これ
は、例えば、ループバック同期プロセスに依存するもの
である。このプロセスの目的は、ターミナル自身のバー
ストの固有ワード検出パルスをその適当な穴に中心定め
した状態に保持することである。ループバック固有検出
パルス及び穴の位置が第11図の上部に示されている。図
示されたように、パルスが中心定めされた場合には、修
正は必要とされない。然し乍ら、送信遅延又は衛星の相
対的な移動により、バスの位相が穴の右へ増加するか
（早目）又は左へ増加する（遅れ）ことによってパルス
スリップが生じた場合には、送信バーストのタイミング
の修正が行なわれる。

固有ワード検出器44は、システムの同期を維持するのに
使用される。フレームの巾は、固有ワードが常に穴内に
入るように定められる。シーケンサの送信タイミングの
公称の早目位置及び遅れ位置も示されている。シーケン
サの送信タイミングの公称の早目位置及び遅れ位置は、
第11図の下半分に示されている。タイミングを修正する
時には、前記したように、タイミングシーケンスにクロ
ック位相を追加したり削除したりすることによりシーケ
ンサの送信サイクルが受信側のタイミングに対してスリ
ップされる。

２つのシーケンスは、本質的に独立したリストであり、
互いにスリップさせることができる。（１つのリストを
通してスタート点へ戻る１つの完全な繰返しがフレーム
を決定する。）スリップ動作は、受信側のリストを変更
せずに送信側にクロック位相を追加又は除去することに
よりMPU40によって行なわれる。MPU40は、固有ワード
（UW）の受信がデコーダ44によって指示された時にこれ
を行ない、固有ワードがフレーム内にあると仮定する前
に生じるかその後に生じるかを見出す。

このスリップ動作は、送信側のアイドル制御時間中に行
なわれる。制御信号の継続的な送信を妨げないように送
信側で修正が行なわれる。バーストは、規定の編成にさ
れるが、（第２図において）これらの修正は、典型的に
衛星の移動に関係付けされるので、ランダムなものであ
る。それ故、修正に関する２つの制約は、送信側のバー
スト中に修正を行なわないか或いは受信側の動作を妨げ
ないことである。リンクリストのビジー時間「バースト
・オン」（第７図）は、修正を行なわない時をシステム
に知らせる。送信バーストの終了時に、修正を行なえる
時には、ガード時間、第９図、（又は標準バースト時
間）を得ることができる。シーケンサはマイクロ制御RA
Mをアクセスしているので、送信側のリンクリストを直
接変更することにより送信タイミングのスリップを導入
することができる。これは、MPUアドレスラッチ53及び
ハンドシェイク52によって行なうことができる。付加的
なゼロ動作が挿入されるか、或いは、既に存在するゼロ
動作がリストから削除されて、このタイミング修正が行
なわれる。導入されるゼロアドレスの数と、これらがリ
スト内に存在することが許される時間長さとによって、
修正の程度が決定される。

シーケンサのメモリ要求を減らすように設計を変更する
ことができる。TDMAの動作においては、ポート及びモデ
ムが特定の時間中に選択される。この時間巾は、典型的
に、特定の容量単位或いはおそらくは多数の容量単位に
対応する。例えば、64KBPSのPCMエンコードの音程チャ
ンネルは、この業界の標準である。音声トラヒックを処
理するターミナルの場合、64KBPSの等しいチャンネル増
分でポート及びモデムを選択するのが自然である。この
例では、20ミリ秒のTDMAフレーム周期を考えると、有効
容量単位は、64KBPS×20ミリ秒、即ち、1280ビットであ
る。これは、第１の設計で得られるタイミング分解能
（２ビット）より遥かに大きなものである。上記した基
本的なシーケンサ設計では、シーケンサのクロック周期
ごとにシーケンサによってマイクロ制御ワードを処理す
ることが必要である。これにより、大きなマイクロ制御
メモリが必要とされる。

上記の例では、これがメモリ位置当たり２ビット以上で
チャンネル当たり1280ビットとなり、１チャンネルのみ
では640メモリ位置に等しくなる。この問題に対する回
答は、実際に必要とされるマイクロ制御メモリスペース
を圧縮して１つの基本容量単位を処理するのに１つのマ
イクロ制御ワードしか必要とされないようにすることで
ある。これを達成する方法を以下に述べる。第12図は、
この設計形態において変更されたシーケンサの一部分を
詳細に示している。

この別の実施例では、シーケンサ70が命令から命令へと
進歩する。これは、１つの容量単位に等しい短い命令リ
スト（第13図）を常にｎ回繰り返せるように簡単に行な
われる。シーケンサ70は、第13図の命令リストに入り、
TXサイクルアドレスラッチ72を用いてリストをたどり、
RAM30から適当な命令を呼び出す。実行されるサイクル
の位相及び数（サイクルを繰り返すべきであるため）
は、システムの発振器78に応答して位相カウンタ74及び
サイクルカウンタ76によってカウントされる。

受信側に対して、同じ要素、即ち、受信側の動作につい
て同命令セットを実行するための位相カウンタ74、サイ
クルカウンタ76及びサイクルアドレスレジスタ78が示さ
れている。

送信及び受信側の動作は前記したように互いにスリップ
させることができるので、別々の組の作動素子を設けな
ければならない。

第15図には、制御バスを経て送られる大部分の制御信号
が示されている。位相制御器は、所与の時間に送信又は
受信機能を行なうために所与のモジュールを選択する。
これらのモジュールは、選択された位相中に制御信号の
みに応答する。バスクロックは、全てのデータ及び全て
の制御ワードのためのタイミングを与える。システムの
機能を制御するHS（高速）制御器が第11図に示されてい
る。TIPアドレスは、第15図に示されたように地上イン
ターフェイスポートユニットにおいて各チャンネルをア
ドレスするための独特のアドレスである。TIPを選択す
ることにより、送信ユニットを通してデータを転送した
り或いはTIPの受信即のチャンネルを開いて受信器から
バスを経て送られるデータを受信することができる。ス
タティック制御バスは、バックグランドのハウスキーピ
ング機能（例えば、マイクロプロセッサによる各モジュ
ールの状態の間し及びモードの設定）を実行するのに用
いられるマルチプレクスデータ及びアドレスのバスであ
る。第14図に示す信号は、この種のシステムに通常見ら
れる信号であるが、前記した「TX/RX選択位相」は、任
意の時間に送信及び受信を行なうのに使用される特定の
モデムを選択するのに用いられる。

他の実施例も当業者に明らかであろう。本発明は、特許
請求の範囲のみによって規定されるものとする。

【図面の簡単な説明】

第１図は、典型的なTDMA動作におけるデータの流れを示
す図、 第２図は、TDMA制御器の個々のポートとやり取りされる
TDMAバースト及びサブバーストの典型的な構造を示す
図、 第３図は、バスを介して単一のTDMAモデムと通信するた
めに制御器によって制御される複数のポートより成る一
般のTDMAターミナル構造を示す図、 第４図は、本発明のターミナル制御器の制御のもとで単
一のバスを介して複数のポートが複数のモデムと通信す
るような本発明のTDMAターミナル構造体を示す図、 第５図は、第４図のTDMA制御器のブロック図、 第６図は、特に、本発明の同期に用いられるソフトウェ
アの簡単なフローチャート、 第７図は、本発明の制御マイクロプロセッサに使用され
るマイクロ制御ワードのフィールド指定を示す図、 第８図は、本発明の多モデムターミナルにおいてバース
ト構成体のサブバーストを制御するのに用いられる制御
RAMリンクリストシーケンスを示す図、 第９図は、本発明に用いられるシーケンサのタイミング
図、 第10図は、受信側を示す図、 第11図は、本発明のシーケンサによって行なわれる送信
側の同期処理を示す図、 第12図は、第５図に示された本発明の制御器のシーケン
サ設計の態様を示す図、 第13図は、本発明のシーケンサリストの態様を示す図、 第14図は、本発明の別の実施例において制御サブシステ
ムによって発生されるインターフェイス信号を示すブロ
ック図、そして 第15図は、本発明のプロセッサにより多数のモデムと多
数のTIPとの間で信号を搬送するのに使用されるバス構
造体を示す図である。 T1−TN……トラヒックバースト Ｒ……基準バースト 10……ポートインターフェイスバス 12……TDMA変調器 14……TDMA復調器 16……TDMAターミナル制御器 20……制御データバス 22……ターミナル制御器 30……RAM 32……出力バッファ 34……両方向性ラッチ 36……送信次アドレスラッチ 38……受信次アドレスラッチ 40……マイクロプロセッササブシステム 44……カウンタ／デコーダ 50……バス

Claims (6)

【特許請求の範囲】
1. 【請求項１】時分割多アクセス（TDMA）ターミナルにお
   いて、複数の地上インターフェイスポートと、搬送波に
   プリアンブル及びポートデータを変調しそして搬送波か
   らこのデータを復調する負数のTDMA変調器及び復調器と
   を具備し、上記インターフェイスポート並びに変調器及
   び復調器は共通のバス構成体を経て完全に相互接続さ
   れ、更に、上記共通バスを経て上記変調器及び復調器へ
   至る上記データの流れをシーケンシングする手段を含む
   TDMAターミナル制御装置を具備したことを特徴とするTD
   MAターミナル。
2. 【請求項２】複数のポートに向けられるサブバーストを
   含む完全なTDMAバーストを通信するためのものにおい
   て、上記シーケンシング手段は、各々の上記ポートを選
   択的に作動する手段を備えた特許請求の範囲第１項に記
   載のターミナル。
3. 【請求項３】上記シーケンシング手段は、送信及び受信
   を行なうために上記ポートの各々を別々に選択的に作動
   する特許請求の範囲第２項に記載のターミナル。
4. 【請求項４】上記シーケンシング手段は、更に、各送信
   フレーム中に上記ポートを上記バスに接続するようにク
   ロックタイミング信号及びポートアドレス信号を上記ポ
   ートに繰返し供給する手段を備えている特許請求の範囲
   第２項に記載のターミナル。
5. 【請求項５】上記シーケンシング手段は、各時間フレー
   ム中に、ゼロアドレスを上記ポートに送信し、上記ポー
   ト及び送信／受信ユニットへのバスアクセスを作動不能
   にするための手段を備えている特許請求の範囲第４項に
   記載のターミナル。
6. 【請求項６】上記シーケンシング手段は、制御位相信号
   の別々の送信及び受信リストを形成する手段と、更に別
   の位相カウント信号を発生することにより上記位相信号
   の発生時間を制御する手段とを備えた特許請求の範囲第
   ５項に記載のターミナル。