JPH07162007A - Manufacturing method of active matrix substrate - Google Patents

Manufacturing method of active matrix substrate

Info

Publication number
JPH07162007A
JPH07162007A JP5310686A JP31068693A JPH07162007A JP H07162007 A JPH07162007 A JP H07162007A JP 5310686 A JP5310686 A JP 5310686A JP 31068693 A JP31068693 A JP 31068693A JP H07162007 A JPH07162007 A JP H07162007A
Authority
JP
Japan
Prior art keywords
electrode
film
drain electrode
source electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5310686A
Other languages
Japanese (ja)
Inventor
Yoshihiro Shimada
吉祐 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5310686A priority Critical patent/JPH07162007A/en
Publication of JPH07162007A publication Critical patent/JPH07162007A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 液晶表示装置の低消費電力化を図ることがで
きるアクティブマトリクス基板を簡略化されたプロセス
で安価に製造する。 【構成】 ITOからなるソース電極105およびドレ
イン電極106に選択的にリンイオンを注入する。その
上にa−Si膜107を形成してリンイオンを拡散する
ことにより、ソース電極105上に第1のn+a−Si
コンタクト層108が自己整合的に形成され、ドレイン
電極106上に第2のn+a−Siコンタクト層109
が自己整合的に形成される。ITOからなる絵素電極に
はリンイオンが注入されないので、絵素電極の透過率が
低下することはない。
(57) [Abstract] [Purpose] To manufacture an active matrix substrate which can reduce power consumption of a liquid crystal display device at a low cost by a simplified process. [Configuration] Phosphorus ions are selectively implanted into a source electrode 105 and a drain electrode 106 made of ITO. By forming an a-Si film 107 thereon and diffusing phosphorus ions, the first n + a-Si is formed on the source electrode 105.
The contact layer 108 is formed in a self-aligned manner, and the second n + a-Si contact layer 109 is formed on the drain electrode 106.
Are formed in a self-aligned manner. Since phosphorus ions are not injected into the pixel electrode made of ITO, the transmittance of the pixel electrode does not decrease.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、絵素電極をスイッチン
グ素子により独立的に制御して表示を行う液晶表示装置
等に用いられるアクティブマトリクス基板の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an active matrix substrate used in a liquid crystal display device or the like, in which a pixel electrode is independently controlled by a switching element for display.

【0002】[0002]

【従来の技術】従来、液晶表示装置等の表示装置におい
ては、マトリクス状に配された表示絵素を選択して光変
調する事により画面上に表示パターンを形成している。
この表示絵素の光変調方法の1つとしてはアクティブマ
トリクス駆動方式が知られており、液晶テレビジョン、
ワードプロセッサ、コンピュータの端末表示装置などに
用いられている。このアクティブマトリクス駆動方式の
表示装置においては、個々の表示絵素に独立した絵素電
極が設けられており、各絵素電極にスイッチング素子が
接続されている。このスイッチング素子により、アクテ
ィブマトリクス基板上に設けられた絵素電極と、対向基
板上に設けられた対向電極との間に印加される電圧がス
イッチングされて、両基板間に挟まれた液晶などの表示
媒体が光変調される。ここでスイッチング素子として
は、TFT(薄膜トランジスタ)素子、ダイオード素
子、FET(バルクトランジスタ)素子、バリスタ素子
等が一般に知られている。
2. Description of the Related Art Conventionally, in a display device such as a liquid crystal display device, a display pattern is formed on a screen by selecting display picture elements arranged in a matrix and performing light modulation.
An active matrix driving method is known as one of the light modulation methods for the display picture element, and
It is used in word processors and terminal display devices of computers. In this active matrix drive type display device, an independent picture element electrode is provided for each display picture element, and a switching element is connected to each picture element electrode. By this switching element, the voltage applied between the pixel electrode provided on the active matrix substrate and the counter electrode provided on the counter substrate is switched, and the liquid crystal or the like sandwiched between the two substrates is switched. The display medium is light modulated. Here, as the switching element, a TFT (thin film transistor) element, a diode element, a FET (bulk transistor) element, a varistor element, etc. are generally known.

【0003】図2に、スイッチング素子としてスタガ型
TFTを用いた従来のアクティブマトリクス基板のTF
T部分の断面図を示す。このアクティブマトリクス基板
は、ガラス基板201の上に遮光膜202が形成され、
遮光膜202を覆って絶縁膜203が形成されている。
絶縁膜203の上には、透明な導電性のITO(Ind
ium Tin Oxide)からなる絵素電極20
4、ソース電極205およびドレイン電極206が形成
されている。ソース電極205はソースバスライン(図
示せず)に接続され、ドレイン電極206は、絵素電極
204と接続された状態で形成されている。ソース電極
205およびドレイン電極206の上には、第1および
第2のn+a−Si(アモルファスシリコン)コンタク
ト層208および209が形成され、両コンタクト層2
08および209に掛け渡した状態で、TFTのチャネ
ルとなるa−Si膜207が形成されている。a−Si
膜207の上には、ゲート絶縁膜210を間に介してゲ
ート電極211が形成されている。ゲート電極211
は、ゲートバスライン(図示せず)に接続されている。
FIG. 2 shows a conventional active matrix substrate TF using a staggered TFT as a switching element.
A sectional view of a T portion is shown. In this active matrix substrate, a light shielding film 202 is formed on a glass substrate 201,
An insulating film 203 is formed so as to cover the light shielding film 202.
On the insulating film 203, a transparent conductive ITO (Ind
picture element electrode 20 made of ium tin oxide)
4, source electrode 205 and drain electrode 206 are formed. The source electrode 205 is connected to a source bus line (not shown), and the drain electrode 206 is formed in a state of being connected to the pixel electrode 204. First and second n + a-Si (amorphous silicon) contact layers 208 and 209 are formed on the source electrode 205 and the drain electrode 206, respectively.
An a-Si film 207 to be a channel of a TFT is formed in a state of being bridged over 08 and 209. a-Si
A gate electrode 211 is formed on the film 207 with a gate insulating film 210 interposed therebetween. Gate electrode 211
Are connected to a gate bus line (not shown).

【0004】[0004]

【発明が解決しようとする課題】上述の液晶テレビジョ
ン、ワードプロセッサ、コンピュータの端末表示装置等
に実用化されている液晶表示装置においては、表示品位
の向上や、低消費電力化、軽量化等の性能の向上、低価
格化などを達成することが必要とされている。このた
め、簡略化されたプロセスで高性能な液晶表示装置を得
ることができる製造方法の開発が要望されている。
In the liquid crystal display device which has been put into practical use as the above-mentioned liquid crystal television, word processor, terminal display device of a computer, etc., the display quality is improved, the power consumption is reduced and the weight is reduced. It is necessary to achieve improved performance and lower prices. Therefore, there is a demand for development of a manufacturing method capable of obtaining a high-performance liquid crystal display device with a simplified process.

【0005】従来、上述のようなアクティブマトリクス
基板は、以下のようにして作製されている。
Conventionally, the above active matrix substrate is manufactured as follows.

【0006】まず、図3(a)に示すように、ガラス基
板201上に遮光膜202を形成する。
First, as shown in FIG. 3A, a light shielding film 202 is formed on a glass substrate 201.

【0007】次に、図3(b)に示すように、絶縁膜2
03を成膜し、その上に絵素電極204、ソース電極2
05およびドレイン電極206形成する。
Next, as shown in FIG. 3B, the insulating film 2
03 is formed into a film, and the pixel electrode 204 and the source electrode 2 are formed thereon.
05 and the drain electrode 206 are formed.

【0008】その後、図3(c)に示すように、基板の
電極形成側からリンイオンをプラズマドーピングする。
このことにより、絵素電極204、ソース電極205、
ドレイン電極206およびソースバスライン等のITO
からなるパターン全面にリンイオンが注入される。
After that, as shown in FIG. 3C, phosphorus ions are plasma-doped from the electrode forming side of the substrate.
As a result, the pixel electrode 204, the source electrode 205,
ITO such as drain electrode 206 and source bus line
Phosphorus ions are implanted into the entire surface of the pattern.

【0009】その上にa−Si膜を成膜し、リンを拡散
させることによりn+a−Si層が形成される。これを
パターニングすることにより、図3(d)に示すような
+a−Siコンタクト層208、209およびTFT
のチャネルとなるa−Si膜207を形成する。
An a-Si film is formed thereon and phosphorus is diffused to form an n + a-Si layer. By patterning this, the n + a-Si contact layers 208 and 209 and the TFT as shown in FIG.
Then, an a-Si film 207 which will be the channel of is formed.

【0010】次に、図3(e)に示すように、ゲート絶
縁膜210を成膜し、その上にゲート電極211を形成
する。
Next, as shown in FIG. 3E, a gate insulating film 210 is formed and a gate electrode 211 is formed thereon.

【0011】この方法によれば、プロセスを簡略化する
ことができるが、図3(c)に示すように、絵素電極2
04、ソース電極205、ドレイン電極206、および
ソースバスライン等のITOからなるパターン全面にリ
ンイオンが注入される。その結果、絵素電極204の透
過率が低下し、液晶表示装置の輝度が低下するという問
題があった。また、輝度を向上させるためにはバックラ
イトの強度を上げる必要があり、低消費電力化が図れな
いという問題もあった。
According to this method, the process can be simplified, but as shown in FIG.
04, the source electrode 205, the drain electrode 206, and the source bus line, etc., the entire surface of the pattern made of ITO is doped with phosphorus ions. As a result, there has been a problem that the transmittance of the pixel electrode 204 is lowered and the brightness of the liquid crystal display device is lowered. Further, in order to improve the brightness, it is necessary to increase the intensity of the backlight, which causes a problem that power consumption cannot be reduced.

【0012】本発明は上記従来の問題点を解決するため
になされたものであり、アクティブマトリクス型液晶表
示装置の高性能化を図ることができ、簡略なプロセスに
より製造することができるアクティブマトリクス基板の
製造方法を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned conventional problems, and can improve the performance of an active matrix type liquid crystal display device and can manufacture it by a simple process. It aims at providing the manufacturing method of.

【0013】[0013]

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絵素電極がマトリクス状に形
成された絵素電極を制御する薄膜トランジスタが、ソー
ス電極およびドレイン電極の各々の上にn+a−Siコ
ンタクト層が形成され、一方のコンタクト層の上から他
方のコンタクト層の上にわたる領域にa−Si膜が形成
され、該a−Si膜の上に、間にゲート絶縁膜を介して
ゲート電極が設けられた構成となっているアクティブマ
トリクス基板の製造方法において、絶縁性基板上に、各
々が透明導電膜からなる該絵素電極、該ソース電極およ
び該ドレイン電極を形成する工程と、該ソース電極およ
びドレイン電極に選択的にリンイオンを注入する工程
と、リンイオンが注入されたソース電極およびドレイン
電極を覆ってa−Si膜を形成し、該a−Si膜にリン
を拡散させることにより、n+a−Siコンタクト層を
自己整合的に形成する工程とを含むので、そのことによ
り上記目的が達成される。
According to the method of manufacturing an active matrix substrate of the present invention, a thin film transistor for controlling a pixel electrode in which the pixel electrode is formed in a matrix is provided on each of the source electrode and the drain electrode. + an a-Si contact layer is formed, an a-Si film is formed in a region extending from one contact layer to another contact layer, and a gate insulating film is interposed between the a-Si film and the a-Si film. A method of manufacturing an active matrix substrate having a structure in which a gate electrode is provided, and a step of forming the pixel electrode, the source electrode, and the drain electrode each made of a transparent conductive film on an insulating substrate. , A step of selectively implanting phosphorus ions into the source electrode and the drain electrode, and a-S covering the source electrode and the drain electrode into which the phosphorus ions are implanted. Film is formed by diffusing phosphorus into the a-Si film, since the n + a-Si contact layer and a step formed in a self-aligned manner, the objects can be achieved.

【0014】この製造方法において、前記絶縁性基板上
に遮光膜を形成した後に、該遮光膜の上方に前記ソース
電極および前記ドレイン電極を形成し、その後、該ソー
ス電極および該ドレイン電極が形成された基板上にネガ
レジストを形成して該遮光膜側から該ネガレジストを露
光して現像し、これによりレジストパターンを形成し、
該レジストパターン側から前記リンイオンを注入するよ
うにしてもよい。
In this manufacturing method, after forming a light-shielding film on the insulating substrate, the source electrode and the drain electrode are formed above the light-shielding film, and then the source electrode and the drain electrode are formed. Forming a negative resist on the substrate and exposing and developing the negative resist from the light-shielding film side, thereby forming a resist pattern,
The phosphorus ions may be implanted from the resist pattern side.

【0015】[0015]

【作用】本発明においては、ITOからなるソース電極
およびドレイン電極に選択的にリンイオンを注入してい
る。その上にa−Si膜を形成してリンイオンを拡散す
ることにより、n+a−Siコンタクト層が自己整合的
に形成される。ITOからなる絵素電極にはリンイオン
が注入されないので、絵素電極の透過率が低下すること
はなく、液晶表示装置の低消費電力化を図ることがで
き、簡略なプロセスで高性能な液晶表示装置を製造する
ことができる。
In the present invention, phosphorus ions are selectively implanted into the source and drain electrodes made of ITO. By forming an a-Si film thereon and diffusing phosphorus ions, an n + a-Si contact layer is formed in a self-aligned manner. Since phosphorus ions are not injected into the pixel electrode made of ITO, the transmittance of the pixel electrode does not decrease, the power consumption of the liquid crystal display device can be reduced, and a high-performance liquid crystal display with a simple process can be achieved. The device can be manufactured.

【0016】絶縁性基板上に遮光膜を形成した後に、遮
光膜の上方にソース電極およびドレイン電極を形成し、
その後、ソース電極およびドレイン電極が形成された基
板上にネガレジストを形成して遮光膜側からネガレジス
トを露光して現像し、これによりレジストパターンを形
成し、レジストパターン側からリンイオンを注入するよ
うにした場合には、ソース電極およびドレイン電極に選
択的にリンイオンが注入される。
After forming a light shielding film on the insulating substrate, a source electrode and a drain electrode are formed above the light shielding film,
After that, a negative resist is formed on the substrate on which the source electrode and the drain electrode are formed, and the negative resist is exposed and developed from the light-shielding film side, whereby a resist pattern is formed and phosphorus ions are implanted from the resist pattern side. In this case, phosphorus ions are selectively implanted into the source electrode and the drain electrode.

【0017】[0017]

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】(実施例1)図1(e)に、本発明を用い
て作製したアクティブマトリクス基板のTFT部分の断
面図を示す。このアクティブマトリクス基板は、ガラス
からなる絶縁性基板101の上に遮光膜102が形成さ
れ、遮光膜102を覆って絶縁膜103が形成されてい
る。絶縁膜103の上には、共に透明な導電性のITO
からなる絵素電極104、ソース電極105およびドレ
イン電極106が形成されている。ソース電極105は
ソースバスライン(図示せず)に接続され、ドレイン電
極106は、絵素電極104と接続された状態で形成さ
れている。ソース電極105およびドレイン電極106
の上には、第1および第2のn+a−Si(アモルファ
スシリコン)コンタクト層108および109が形成さ
れ、両コンタクト層108および109に掛け渡した状
態で、TFTのチャネルとなるa−Si膜107が形成
されている。a−Si膜107の上には、ゲート絶縁膜
110を間に介してゲート電極111が形成されてい
る。ゲート電極111は、ゲートバスライン(図示せ
ず)に接続されている。
(Embodiment 1) FIG. 1E shows a sectional view of a TFT portion of an active matrix substrate manufactured by using the present invention. In this active matrix substrate, a light shielding film 102 is formed on an insulating substrate 101 made of glass, and an insulating film 103 is formed so as to cover the light shielding film 102. On the insulating film 103, transparent and conductive ITO is used.
A pixel electrode 104, a source electrode 105, and a drain electrode 106 are formed. The source electrode 105 is connected to a source bus line (not shown), and the drain electrode 106 is formed in a state of being connected to the pixel electrode 104. Source electrode 105 and drain electrode 106
First and second n + a-Si (amorphous silicon) contact layers 108 and 109 are formed on the upper surface of the first and second contact layers 108 and 109. The film 107 is formed. A gate electrode 111 is formed on the a-Si film 107 with a gate insulating film 110 interposed therebetween. The gate electrode 111 is connected to a gate bus line (not shown).

【0019】このアクティブマトリクス基板は以下のよ
うにして作製した。
This active matrix substrate was manufactured as follows.

【0020】まず、図1(a)に示すように、絶縁性基
板101上にスパッタによりクロムを厚み500オング
ストロームに成膜し、これをパターニングして遮光膜1
02を形成した。
First, as shown in FIG. 1A, a chromium film having a thickness of 500 angstrom is formed on an insulating substrate 101 by sputtering, and this is patterned to form a light shielding film 1.
02 was formed.

【0021】次に、図1(b)に示すように、遮光膜1
02と薄膜トランジスタとを絶縁させるための絶縁膜1
03として酸化シリコン膜を厚み4500オングストロ
ームに成膜した。その上に、ITO膜を厚み600オン
グストロームに成膜し、これをパターニングして絵素電
極104、ソース電極105およびドレイン電極106
形成した。
Next, as shown in FIG. 1B, the light shielding film 1
02 for insulating the thin film transistor from the thin film transistor 1
As No. 03, a silicon oxide film was formed to a thickness of 4500 angstroms. An ITO film is formed thereon with a thickness of 600 Å, and the ITO film is patterned to form a pixel electrode 104, a source electrode 105 and a drain electrode 106.
Formed.

【0022】その後、基板の電極形成側(図の上側)表
面にネガレジストを塗布し、遮光膜102をマスクとし
て基板の電極形成側とは反対側(図の下側)から露光、
現像することにより、図1(c)に示すように、自己整
合的にレジストパターン120を形成した。このレジス
トパターン120側から、例えばイオンドーピング法に
よりリンイオンを注入した。この時の注入条件は、加速
電圧10kV、ドーズ量2×1015cm-2で行った。こ
れにより、ITOパターンのソース電極105およびド
レイン電極106部分に選択的にリンイオンが注入さ
れ、ソースバスラインや絵素電極104部分には注入さ
れない。このように、遮光膜102をマストクとして利
用し、レジストパターン120を形成する場合には、そ
の形成にホトマスクなどの別途の遮光手段を必要とせ
ず、また、その遮光手段の位置合わせを要しないので、
工程の簡略化が図れる利点がある。但し、本発明は、遮
光膜102をマスクとして用いることなく、レジストパ
ターン120を形成してもよいことはもちろんである。
Then, a negative resist is applied to the surface of the substrate on which the electrodes are formed (upper side in the figure), and the light-shielding film 102 is used as a mask to expose from the side opposite to the side on which the electrodes are formed (lower side in the figure).
By developing, as shown in FIG. 1C, a resist pattern 120 was formed in a self-aligned manner. Phosphorus ions were implanted from the resist pattern 120 side by, for example, an ion doping method. The implantation conditions at this time were an acceleration voltage of 10 kV and a dose amount of 2 × 10 15 cm -2 . As a result, phosphorus ions are selectively implanted into the source electrode 105 and drain electrode 106 portions of the ITO pattern, but not into the source bus line or the pixel electrode 104 portion. As described above, when the light-shielding film 102 is used as a mast and the resist pattern 120 is formed, a separate light-shielding means such as a photomask is not required for forming the resist pattern 120, and the light-shielding means need not be aligned. ,
There is an advantage that the process can be simplified. However, it goes without saying that the present invention may form the resist pattern 120 without using the light shielding film 102 as a mask.

【0023】次に、プラズマCVD法によりa−Si膜
107を厚み600オングストロームに成膜し、リンを
拡散させた。このことにより、図1(d)に示すよう
に、ソース電極105上に第1のn+a−Siコンタク
ト層108が自己整合的に形成され、ドレイン電極10
6上に第2のn+a−Siコンタクト層109が自己整
合的に形成される。続いて、レジストを除去する。
Next, an a-Si film 107 having a thickness of 600 angstrom was formed by plasma CVD method, and phosphorus was diffused. As a result, as shown in FIG. 1D, the first n + a-Si contact layer 108 is formed on the source electrode 105 in a self-aligned manner, and the drain electrode 10 is formed.
A second n + a-Si contact layer 109 is formed on the substrate 6 in a self-aligned manner. Then, the resist is removed.

【0024】次に、図1(e)に示すように、ゲート絶
縁膜110として、例えば窒化シリコン膜を厚み300
0オングストロームに成膜した。その上に、例えばスパ
ッタによりモリブデンを厚み3000オングストローム
に成膜し、これをパターニングしてゲート電極111を
形成し、アクティブマトリクス基板とした。
Next, as shown in FIG. 1E, for example, a silicon nitride film having a thickness of 300 is used as the gate insulating film 110.
The film was formed to 0 angstrom. A molybdenum film having a thickness of 3000 angstrom was formed thereon by, for example, sputtering, and this was patterned to form a gate electrode 111, which was used as an active matrix substrate.

【0025】このアクティブマトリクス基板と、対向電
極を形成した対向基板とを貼り合わせ、その隙間に液晶
を注入して液晶パネルを作成したところ、絵素電極の透
過率の低下は見られず、低消費電力化を図ることができ
た。
When the active matrix substrate and the counter substrate having the counter electrode formed thereon are bonded to each other and liquid crystal is injected into the gap between them, a liquid crystal panel is produced. We were able to reduce power consumption.

【0026】[0026]

【発明の効果】以上の説明から明らかなように、本発明
によれば、ソース電極およびドレイン電極のITOパタ
ーンに選択的にリンイオンが注入されるので、n+a−
Siコンタクト層を自己整合的に形成することができ
る。このとき、遮光膜をマスクとして利用してレジスト
パターンを形成することにより、簡略化されたプロセス
で安価にアクティブマトリクス基板を製造することがで
きる。絵素電極のITOパターンにはリンイオンが注入
されていないので、絵素電極の透過率が低下することが
なく、液晶表示装置の低消費電力化を図ることができ
る。
As is apparent from the above description, according to the present invention, since phosphorus ions are selectively implanted into the ITO patterns of the source electrode and the drain electrode, n + a-
The Si contact layer can be formed in a self-aligned manner. At this time, by forming the resist pattern by using the light shielding film as a mask, the active matrix substrate can be manufactured at a low cost by a simplified process. Since phosphorus ions are not implanted into the ITO pattern of the picture element electrode, the transmittance of the picture element electrode does not decrease, and the power consumption of the liquid crystal display device can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるアクティブマトリクス
基板の製造方法を示す断面図である。
FIG. 1 is a cross-sectional view showing a method for manufacturing an active matrix substrate which is an embodiment of the present invention.

【図2】従来のアクティブマトリクス基板を示す断面図
である。
FIG. 2 is a cross-sectional view showing a conventional active matrix substrate.

【図3】従来のアクティブマトリクス基板の製造工程を
示す断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of a conventional active matrix substrate.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102 遮光膜 103 絶縁膜 104 絵素電極 105 ソース電極 106 ドレイン電極 107 a−Si膜 108 第1のn+a−Siコンタクト層 109 第2のn+a−Siコンタクト層 110 ゲート絶縁膜 111 ゲート電極 120 レジストパターン101 glass substrate 102 light-shielding film 103 insulating film 104 picture element electrode 105 source electrode 106 drain electrode 107 a-Si film 108 first n + a-Si contact layer 109 second n + a-Si contact layer 110 gate insulating film 111 gate electrode 120 resist pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絵素電極がマトリクス状に形成された絵
素電極を制御する薄膜トランジスタが、ソース電極およ
びドレイン電極の各々の上にn+アモルファスシリコン
コンタクト層が形成され、一方のコンタクト層の上から
他方のコンタクト層の上にわたる領域にアモルファスシ
リコン膜が形成され、該アモルファスシリコン膜の上
に、間にゲート絶縁膜を介してゲート電極が設けられた
構成となっているアクティブマトリクス基板の製造方法
において、 絶縁性基板上に、各々が透明導電膜からなる該絵素電
極、該ソース電極および該ドレイン電極を形成する工程
と、 該ソース電極およびドレイン電極に選択的にリンイオン
を注入する工程と、 リンイオンが注入されたソース電極およびドレイン電極
を覆ってアモルファスシリコン膜を形成し、該アモルフ
ァスシリコン膜にリンを拡散させることにより、n+
モルファスシリコンコンタクト層を自己整合的に形成す
る工程とを含むアクティブマトリクス基板の製造方法。
1. A thin film transistor for controlling a pixel electrode in which the pixel electrode is formed in a matrix, wherein an n + amorphous silicon contact layer is formed on each of the source electrode and the drain electrode, and one of the contact layers is formed. To the other contact layer, an amorphous silicon film is formed on the contact layer, and a gate electrode is provided on the amorphous silicon film with a gate insulating film interposed therebetween. A step of forming the pixel electrode, the source electrode, and the drain electrode each made of a transparent conductive film on an insulating substrate; and a step of selectively implanting phosphorus ions into the source electrode and the drain electrode. Amorphous silicon film is formed to cover the source and drain electrodes implanted with phosphorus ions. By diffusing phosphorus into the amorphous silicon film, the production method of the active matrix substrate and forming a n + amorphous silicon contact layer in a self-aligned manner.
【請求項2】 前記絶縁性基板上に遮光膜を形成した後
に、該遮光膜の上方に前記ソース電極および前記ドレイ
ン電極を形成し、その後、該ソース電極および該ドレイ
ン電極が形成された基板上にネガレジストを形成して該
遮光膜側から該ネガレジストを露光して現像し、これに
よりレジストパターンを形成し、該レジストパターン側
から前記リンイオンを注入する請求項1に記載のアクテ
ィブマトリクス基板の製造方法。
2. A light-shielding film is formed on the insulating substrate, the source electrode and the drain electrode are formed above the light-shielding film, and then on the substrate on which the source electrode and the drain electrode are formed. The active matrix substrate according to claim 1, wherein a negative resist is formed on the substrate, the negative resist is exposed from the light-shielding film side and developed to form a resist pattern, and the phosphorus ions are implanted from the resist pattern side. Production method.
JP5310686A 1993-12-10 1993-12-10 Manufacturing method of active matrix substrate Withdrawn JPH07162007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5310686A JPH07162007A (en) 1993-12-10 1993-12-10 Manufacturing method of active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5310686A JPH07162007A (en) 1993-12-10 1993-12-10 Manufacturing method of active matrix substrate

Publications (1)

Publication Number Publication Date
JPH07162007A true JPH07162007A (en) 1995-06-23

Family

ID=18008242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5310686A Withdrawn JPH07162007A (en) 1993-12-10 1993-12-10 Manufacturing method of active matrix substrate

Country Status (1)

Country Link
JP (1) JPH07162007A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936292A (en) * 1997-06-17 1999-08-10 Nec Corporation Structure of thin film transistor and gate terminal having a capacitive structure composed of the TFT elements
US6046063A (en) * 1998-03-27 2000-04-04 Hyundai Electronics Industries Co., Ltd. Method of manufacturing liquid crystal display
JP2002343970A (en) * 2001-05-10 2002-11-29 Koninkl Philips Electronics Nv Method of manufacturing thin film transistor, thin film transistor manufactured by using such manufacturing method, and liquid crystal display panel
JP2010271718A (en) * 2009-05-22 2010-12-02 Beijing Boe Optoelectronics Technology Co Ltd TFT-LCD array substrate and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936292A (en) * 1997-06-17 1999-08-10 Nec Corporation Structure of thin film transistor and gate terminal having a capacitive structure composed of the TFT elements
US6046063A (en) * 1998-03-27 2000-04-04 Hyundai Electronics Industries Co., Ltd. Method of manufacturing liquid crystal display
JP2002343970A (en) * 2001-05-10 2002-11-29 Koninkl Philips Electronics Nv Method of manufacturing thin film transistor, thin film transistor manufactured by using such manufacturing method, and liquid crystal display panel
JP2010271718A (en) * 2009-05-22 2010-12-02 Beijing Boe Optoelectronics Technology Co Ltd TFT-LCD array substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5610737A (en) Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
US5879959A (en) Thin-film transistor structure for liquid crystal display
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
JPH0132672B2 (en)
JP3072593B2 (en) Manufacturing method of liquid crystal display device
US20090152562A1 (en) Liquid crystal display device and fabricating method thereof
US5719078A (en) Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor
CN113568230B (en) Array substrate, manufacturing method and display panel
JPH1090655A (en) Display device
JP2667304B2 (en) Active matrix substrate
KR100325498B1 (en) Thin Film Transistor for Liquid Crystal Display
JPH05142570A (en) Active matrix substrate
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
JPH0613405A (en) Thin film transistor and manufacturing method thereof
JPH07162007A (en) Manufacturing method of active matrix substrate
CN100371816C (en) TFT array substrate of liquid crystal display, liquid crystal display panel and manufacturing method thereof
JP3647384B2 (en) Thin film semiconductor device, manufacturing method thereof, and display panel
JP2003031780A (en) Method for manufacturing thin film transistor panel
JPH0862629A (en) Liquid crystal display
KR100267995B1 (en) LCD and its manufacturing method
JPH0385529A (en) Thin film semiconductor display device
JPH07142737A (en) Method of manufacturing thin film transistor
WO1998023997A1 (en) Thin film transistor-liquid crystal display and method of fabricating the same
JPH0677485A (en) Inverted stagger-type thin-film transistor and its manufacture
KR100267980B1 (en) liquid crystal display and method for fabricating the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306