JPH0716201B2 - 混成データ通信システム - Google Patents

混成データ通信システム

Info

Publication number
JPH0716201B2
JPH0716201B2 JP2507752A JP50775290A JPH0716201B2 JP H0716201 B2 JPH0716201 B2 JP H0716201B2 JP 2507752 A JP2507752 A JP 2507752A JP 50775290 A JP50775290 A JP 50775290A JP H0716201 B2 JPH0716201 B2 JP H0716201B2
Authority
JP
Japan
Prior art keywords
data
contention
bus
card
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2507752A
Other languages
English (en)
Other versions
JPH04505993A (ja
Inventor
クラーク、アラン・ダグラス
Original Assignee
ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー filed Critical ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Publication of JPH04505993A publication Critical patent/JPH04505993A/ja
Publication of JPH0716201B2 publication Critical patent/JPH0716201B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028—Local loop
    • H04J2203/0039—Topology
    • H04J2203/0044—Bus, e.g. DQDB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6432—Topology
    • H04L2012/6435—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6445—Admission control
    • H04L2012/6448—Medium Access Control [MAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6464—Priority

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明は、例えばディジタルマルチプレクサやパケット
スイッチに使用されるデータ通信システムに関する。
一般に、そのようなデータ通信システムは、多数のライ
ンカードが接続されたデータバスを備えている。各ライ
ンカードは、外部ソースからデータを受信し、バスを介
してこのバスに接続された他のカードの１つにそのデー
タを送信するように配置されている。受信ラインカード
は、その時にそれぞれのラインやライン群を介してその
データを出力する。
近年、非同期データ伝送のためにそのようなシステムを
使用することは一般的な慣習となっている。例えば、シ
ステムはバスとバスに接続された多数のX25ラインカー
ドとを含む。X25カードは64Kビットのデータストリーム
を扱うように設計されて、データは非同期でカードから
送信されるフレームに集めたものからなる。カードは非
同期で動作するため、所定のデータフレームが特定のタ
イムスロットを占めている必要はない。ゆえに、そのよ
うな非同期カードを搭載したシステムは、クロックシグ
ナルを供給するどんな中央制御装置も必要とせずに動作
する。しかし、そのような中央制御装置がない場合に
は、２つのカードがバスを同時にアクセスした場合にお
いて、データが破壊されないことを保証する手段を供給
する必要がある。この結果、どのカードが瞬時にバスへ
アクセスを行なう権利を有しているかを確立するために
互いの間でコンテンション信号をカードが伝送するコン
テンションシステムを使うことが知られている。このよ
うなシステムは、例えばGB-A-2114788,GB-A-2114789,US
-A-4334288に開示されている。これは又、例えば、EP-A
-0122765においても提案されている。ここでは、もし問
題としているカードおよび低い優先性を有する他のカー
ドが同じコンテンションサイクル内でバスにアクセスを
試みた場合には、特権を有するカードは常に最初にバス
へのアクセスが許可されるように、カードが優先コンテ
ンション信号を送出することを可能としている。
本発明によれば、混成データ通信システムは、ラインカ
ード間でコンテンション信号の通信を行なうように配置
されたコンテンションバスを有する共用バスに接続され
た同期ラインカードおよび非同期ラインカードを備え、
次のような特徴を有する。
同期ラインカードは、非同期カードによって進行中のど
のような通信も停止させる最優先コンテンション信号を
送信するとともに、同期データのバスを介して即座に通
信を行なうためにバスへのアクセスを行なうように配置
されている。コンテンションバスはアクノリッジライン
を含む。そしてラインカードはデータバスがビジーであ
る表示を行なうためのデータを受信している間、またエ
ラーチェッキング符号を送信するためのデータを送信し
ている時、またデータがエラーなく受信されたか否かを
エラーチェッキング符号から決定するためのデータを受
信している時にアクノリッジライン上に信号を伝送する
ように配置されている。またデータがそのように決定さ
れた際には、アクノリッジラインへの信号の送信のみを
やめる。
同期および非同期データの両方を運ぶシグナルバスの使
用は、技術的に困難を伴なうために、ほとんど注目され
なかった。Acampora等（“A-Centralised-Bus Architec
ture for Local Area Networks"IEEE International Co
nference On Communications June 19-22 1983）は、同
期データが本質的な非同期バス上へ送られる予備案を議
論している。しかしこの案では、バスへのアクセスを得
ることを望む同期ラインカードは争奪以前にバスの現使
用者がそのパケットの送信を完了するまで待たなくては
ならない。本発明においては、対照的に、同期ラインカ
ードは遅れを非常に減らして非同期パケットの伝送を停
止できる。そして著しく改良された性能で混成同期／非
同期システムを提供する。
アクノリッジラインを設けることによって、先に簡単に
述べたように、ラインカードはこのラインを監視するこ
とができる。このように、送信を希望しているどの非同
期ラインカードも、コンテンションシーケンスが開始さ
れる前にデータバスがフリーになることをこのラインが
示すまで待っている。しかし、送信を希望しているどの
同期カードも、アクノリッジラインの状態に拘らずにコ
ンテンションシーケンスを開始する。
本発明は、非同期通信のバスを効果的にクリアするため
に同期カードからの優先コンテンション信号の伝送を用
いる。そしてこれゆえに、問題のカードからの同期デー
タは適当なタイムスロットで伝送されることを確実なも
のとする。そして、例えばデータを伝送する１つのカー
ドと複数の非同期カードとによるシステムでは、同期カ
ードからのデータがこうむる最大の遅れは、１つのコン
テンションサイクルの長さであり、そしてこれは１つの
非同期データフレームの長さよりも十分に短い。非同期
通信のための既知のコンテンションシステムとは異な
り、本発明では、コンテンション機構は単に全体のフレ
ームの送信のために並べられたシステムを提供すること
に使用されるばかりでなく、同期カードへバスへの即座
のアクセスを与えるために進行中のどのような同期フレ
ームも停止する。同期伝送が完了して同期カードがバス
を解放すると、非同期フレームの伝送が完了する。既に
提唱された非同期システムのように、コンテンション機
構は、進行中の非同期フレームの伝送が完了する前には
新しい非同期伝送が開始されないように設けられる。
できれば、バスは２つの独立したバスより成り、各々の
カードは各々のバスを争奪するように配置される。
二重バスを設ければシステムの信頼性が増す。カードは
同時に両方のバスの争奪を行ない、一般に一方もしくは
他方へアクセスする。もしカードが両方のバスへアクセ
スすると、それは一方もしくは他方を何かの公平基準で
選択する。一般に、コンテンションサイクルの間にカー
ドの優先性を確立するコンテンションアドレスは、各々
のバスに対して異なっており、通信量の公平な分配を保
証する。もし２つのバスのうち一方に誤りが生じた場合
には、すべてのカードは他のバスを使用する旨の指示を
受ける。
本発明のシステムを、図を参照しながらさらに詳細に説
明する。
図１はデータ通信システムのブロック図。
図２は、図１のシステムで使用される論理回路を示す。
図３は、バスコンテンションサイクルを示すタイミング
図。
図４はコンテンションバイトの細部を示すテーブル。
混成データ通信システムは、データバス１と、このデー
タバス１に接続された多数のモジュールとを備えてい
る。この多数のモジュールは、非同期ラインカード２
と、同期ラインカード３とを含んでいる。図示しない他
のモジュールは、上記データバス１を他のデータバスへ
インタフェースする機能を果たす。これらの図示しない
モジュールは全く従来の方法で動作するので、ここでは
詳細な説明は省略する。
各ラインカード2,3は、システムを図示しない外部加入
者に結合している回線4,5に接続されている。また上記
ラインカード2,3は上記データバス１および外部加入者
との間にデータを伝送するように配置されている。
データバス１は独立した２つのバスBUS1及びBUS2より成
る２重構成となっている。各バスBUS1,BUS2は、上記ラ
インカード2,3との間でデータ伝送を行なうための多数
のデータライン６と、上記各カードとの間でコンテンシ
ョン（contention）信号の伝送を行なうためのコンテン
ションバス７とを備えている。ラインカード2,3はBUS1
およびBUS2の両方に対し回線要求を行ない、それらが両
方へのアクセスを得ると、あるバスとその他のバスとの
使用を任意に選択する。あるカードがデータラインにア
クセスを要求する場合には、コンテンションバス７を介
してコンテンション信号を他のカードへ伝送することに
よりコンテンションサイクルを開始する。コンテンショ
ンの過程は、コンテンションサイクルの最後に、１つの
カードのみが伝送バスへのアクセスを行なうように設定
されている。また、コンテンションは以下のようにも設
定されている。つまり、同期カード３の１つがBUS1にア
クセスする必要がある場合には、このカード３が所望の
タイムスロットでライン上に即座にデータを伝送できる
ように、データバス１は非同期トラヒックをクリアす
る。以下では、これらコンテンション機構の動作をさら
に詳細に説明する。
本実施例の非同期カード２は、非同期64KビットPCMデー
タストリームを扱うように設定されたX25モジュールで
ある。カード２の側面より引き出された複数のバスに
は、このカード２をデータライン６に接続するコネクシ
ョン８が存在する。X25カード２の各々は、コネクショ
ン８を介してデータライン６へ、その入力ラインから受
信したデータを送信することができる。データは、最大
256バイトまでの可変長パケットとして伝送される。同
様に上記カードの各々は、他のカードにより送られたパ
ケットをバスから受信し、続いてその出力ラインに上記
パケットを送出することができる。
同期カード３は、X25非同期カードにより受信されるト
ラヒックのデータレートよりもかなり低いデータレート
を一般に有する時分割多重化同期データストリームを受
信するように設定されている。同期カード３で受信され
たデータは、バス１を経て他の同期ラインカード３へ５
または６バイト長の短く固定された最優先セルとして伝
送するために、ラインインタフェース９を経てデータラ
イン６上へ伝送される。
さらにカード2,3の各々は、データを操作するためのラ
インインタフェース９に加えて、コンテンションバス７
に接続されかつコンテンション信号の送受信を行なう制
御回路10,11を含んでいる。各カードは、コンテンショ
ンサイクル内における優先順位を決定する、各カードに
関連付けられたコンテンションアドレスを持っている。
コンテンションアドレスは図４の表に示すように、２つ
のビット（di-bit）に分割された８ビットワードより成
る。コンテンションバス７は２つのコンテンションアド
レスラインを含んでいる。１つは上記di-bitの各ビット
に対するもの、すなわちコンテンションアクティブライ
ンCONTn.ACTである。このコンテンションアクティブラ
インCONTn.ACTは、コンテンションシーケンスが進行す
るのを示すのに使われる。もう一つはアクノリッジライ
ンACKである。データバスにアクセスするための争奪を
希望しているどのカードも、クロックライン上の信号の
下降端におけるコンテンションアクティブラインを監視
している。もしコンテンションアクティブラインがロー
レベルの場合には、コンテンションシーケンスは既に進
行状態となっており、カードはコンテンションシーケン
スの進行が終了するまで待たなくてはならない。またコ
ンテンションアクティブラインがハイレベルの時には、
カードはクロックラインの次の上昇端でバスの争奪を行
なうことができる。この時、競合を希望している各カー
ドはコンテンションアクティブラインをローレベルとす
るとともに、コンテンションアドレスをコンテンション
バスに伝送する。コンテンションの決定を行なう制御回
路10,11中に形成された論理回路は、図２に示すように
構成される。これらの回路は下記のルールに従う。
出力 バス フェイル（FAIL） ０ ０ 主張 ０ １ 否定 １ ０ 否定 コンテンション回路は、一度にdi-bitで回路の入力に供
給されるモジュール自信のコンテンションアドレスと、
コンテンションバス上を伝搬する他のコンテンションア
ドレスとを比較する。モジュール自信のコンテンション
アドレスの優先性は、コンテンションバス上の他のコン
テンションアドレスのそれと比較され、モジュールが最
優先権を持つ場合にのみフェイルが宣言される。そのの
ち、バスは、争奪を失敗した全てのカードが待機状態と
なってかつFAILをアクティブにするようにする。コンテ
ンション機構は、コンテンションサイクルの終了におい
て、ただ１つのカードのみがFAILを否定して、これによ
りバス上にデータを送信することが自由にできるように
構成されている。
図２に示すコンテンション回路の出力は、多数のコンテ
ンションルールに従ってコンテンションプロセスの統制
を行なう制御回路10,11中に構成されたコントロールモ
ジュールに導かれる。最初に伝送されるコンテンション
アドレスのビットは、ビット７である。このビットは、
データが非同期パケットか同期セルかを示すために設け
られる。コンテンションルールは、パケットよりもセル
の方が高い優先性を持ち、かつセルがパケットの伝送を
混乱なく阻止することができるように定められている。
パケットの個々のバイトは、セルの移動間に空白が存在
する毎に伝送される。これらのセルおよびパケットはエ
ラーチェック符号を備えており、セルもしくはパケット
の伝送が完了した時には、受信側において成功した試み
か或いは失敗した試みかを認識できる。コンテンション
機構は、不成功の試みだった場合に即座に再伝送を行な
うように設定されている。コンテンション機構は、コン
テンションサイクルにおいて１度失敗したら、次のコン
テンションサイクルあるいはバスにアクセスできるまで
カードの優先性を増加する等のコンテンション継続手段
も考慮されている。上述したように、データとコンテン
ションバスは、二重構成となっており、コンテンション
ルールはまた両方のデータバスのデータ量が確実に等し
くなるように選ばれる。
コンテンションルールではセルがパケットを阻止するこ
とを認めているが、パケットの伝送においてはバス上を
進行中のどのデータも阻止できない。もしカードがパケ
ットを送信しようとする場合には、最初にACKラインの
状態をセンスする。もしこれがローレベルの場合には、
バス上においてデータはアクティブであることを示し、
カードは、コンテンションシーケンスが開始される前に
ACKの進行によりハイレベルが表示されてデータの移動
が終了するまで待つ。
これによりコンテンションシステムは、セル伝送カード
による自由な使用が維持されることを確実なものとす
る。
データバス１上にパケットを伝送する非同期ラインカー
ド２は、下降端を捜すコンテンションアクティブライン
を連続的に監視している。もしこれが発生したら、同期
ラインカード３がバスに対するコンテンションを開始し
たことを示しており、パケットはコンテンションシーケ
ンスが終了するまで続けて伝送される。コンテンション
シーケンスの終りにおいてコンテンションアクティブラ
インがハイレベルに向かうと、パケットの伝送は停止
し、パケットを受信している非同期ラインカード２はAC
Kラインを解放する。これは、カード３が同期セルを伝
送できるようにデータバス１を同期カード３へ手渡すも
のである。受信および送信非同期カードは、成功したセ
ル伝送の終了を示す上昇端を見つけるACKラインを監視
し続ける。もし、コンテンションアクティブラインがセ
ル伝送の間にハイレベルに維持されていて、その後即座
に追随する同期セルがないことを示していれば、バス１
の制御はクロックの次の上昇端で非同期カード２に戻さ
れる。非同期カード２との間におけるパケットデータフ
レームの伝送はその後再び開始され、ACKラインでは受
信側によって再び権利が主張される。送受信非同期カー
ド２はコンテンションアクティブラインの監視を続け
る。
図３は、コンテンションプロセスのタイミングを示す図
である。コンテンションプロセスはダイナミックであ
り、すなわちプロセスのタイミングにおいて強いられる
ことは、それをマスタークロックと同期させなくてはな
らないことだけであり、どのカードも何時でもコンテン
ションサイクルを自由に試みられる。
上述したように、コンテンションバスはアクノリッジラ
インACKを含む。このラインACKは２つの目的を供する。
第１に、それはデータバス上においてデータフレームが
アクティブであることを示すのに用いられる。第２に、
それはデータの伝送に肯定を与える。データフレームが
データバス１に送られた時には、全てのカードは、コン
テンションアクティブラインの上昇端を検出した後に、
クロックの最初の下降端上で監視されるデータの最初の
バイトを聴取する。このデータのバイトは、フレームの
型式および宛先に関する情報を含むものである。もしカ
ードがそれ自信のアドレスと認めた場合には、カードは
ACKラインをローレベルとして後続のデータを受信す
る。
フレームの最後のバイトは、エラーチェック符号を含ん
でいる。これは、フレームがエラーなく受信されたかど
うかを決定するために受信カードによって使用される。
もしエラーが検出された場合には、フレームは再送信さ
れる必要があり、さらにこれは伝送の最後においてACK
ラインがハイレベルにならない時に送信カードによって
行なわれる。これにより、もし受信したフレームにエラ
ーがないことをエラーチェックが示す場合には、受信カ
ードはACKを解放するのみである。ロックアップ（lock-
up）が起こらないように、断念する前に送信カードが３
回連続して送信を試みる。肯定応答はCRC（巡回冗長検
査）符号の後にのみ発生することができる。従ってパケ
ットがセルによって阻止された時には、後続のACKはセ
ルに対しては肯定応答し、パケットに対しては行なわな
い。
タイミング図はまた、データバス１上のセルまたはパケ
ットの存在を検出するためによく用いられる制御モジュ
ールの内部要素であるフリップフロップFF2の状態を示
している。フリップフロップFF2は、同期セルの開始時
にハイレベルとなり、セルまたはセルの連続列の最後が
終了するまでハイレベルに維持されて、以後ローレベル
となる。このように、同期送信および同期受信を再開す
るときを決定するために、フリップフロップFF2は送受
信非同期ラインカードによって監視される。
上述したように本実施例の送受信非同期ラインカード
は、ACKラインおよびコンテンションアクティブライン
（もしくはフリップフロップFF2の状態）の監視を行な
うことができ、あるいはもし同期セルのバイト数が予め
決められている場合には、データバス上のバイト数（又
はこれと等価のクロックパルス数）をカウントすること
ができる。そして該当するバイト数がカウントされた時
に非同期動作を再開して、再び更に任意のコンテンショ
ン動作があったかどうかを考慮に入れる。
フロントページの続き (56)参考文献 特開 昭58−173932（ＪＰ，Ａ) 特開 昭59−200554（ＪＰ，Ａ) 特開 昭61−129952（ＪＰ，Ａ) ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ ｖｏ ｌ．24，ｎｏ．２，Ｊｕｌｙ 1981，ｎａ ｇｅｓ 912−913；Ｌ．Ｍ．Ｐｕｓｔｅ ｒ，Ｊｒ：“Ｔｗｏ−ｂｉｔ ｂｕｓ ｃ ｏｍｍｕｎｉｃａｔｉｏｎ ｄｉｓｃｉｐ ｌｉｎｅ ｗｉｔｈ ｉｎｈｅｒｅｎｔ ｐｒｉｏｒｉｔｙ ｃｏｎｔｅｎｔｉｏｎ ｒｅｓｏｌｕｔｉｏｎ”. ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ ｖｏ ｌ．26，ｎｏ．11，Ａｐｒｉｌ 1984，ｎ ａｇｅｓ 5780−5781；Ｃ．Ｇｅｒｇａｕ ｄ：“Ｖｏｉｃｅ ｄａｔａ ｉｎｔｅｇ ｒａｔｉｏｎ ｏｎ ａ ｔｒｅｎｓｍｉ ｓｓｉｏｎ ｌｉｎｋ”. Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ ｅｒｅｎｃｅ Ｏｎ Ｃｏｍｍｕｎｉｃａ ｔｉｏｎｓ，ｖｏｌ．２，19ｔｈ−22ｔｈ Ｊｕｎｅ 1983，ＢＯＳＴＯＮ，ＭＡ, ｐａｇｅｓ 932−938，ＩＥＥＥ；Ａ．Ｓ Ａｃａｍｐｏｒａ ｅｔ ａｌ．：“Ａ ｃｏｎｔｒａｌｉｚｅｄ−ｂｕｓ ａｒ ｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ｌｏｃａ ｌ ａｒｅａ ｎｅｔｗｏｒｋｓ”.

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ラインカードとの間でコンテンション信号
    の伝送を行なうように配置されたコンテンションバス
    （７）を含む共用データバス（6,7）に接続された同期
    ラインカード（３）と非同期カード（２）とを備えてい
    る混成データ通信システムにおいて、同期カード（３）
    は、非同期カード（２）によるどのような進行中の伝送
    信号も停止させ、同期データのバスを経て即座に伝送す
    るためにバス（６）へのアクセスを得るために優先コン
    テンション信号を伝送するように配置されていて、コン
    テンションバス（７）はアクノリッジライン（ACK）を
    含み、データバス（６）はビジーを示すデータを受信し
    ている間、またエラーチェック符号を伝送するためのデ
    ータを伝送するとき、また受信データにエラーがあった
    かどうかを決定するためのデータを受信しているとき、
    ラインカード（2,3）はアクノリッジライン（ACK）へ信
    号を伝送するように配置されていて、データがそのよう
    に決定されたときに、アクノリッジライン（ACK）へ信
    号を伝送することのみをやめることを特徴とする混成デ
    ータ通信システム。
  2. 【請求項２】非同期ラインカード（２）は、同期ライン
    カード（３）によるコンテンションサイクルの始まりを
    検出するためにコンテンションバス（７）を監視するよ
    うに配置されていて、コンテンションサイクルの完了に
    続き、いかなる進行中のデータフレームの送信も停止さ
    せて、同期カード（３）によるデータの伝送を許可する
    ことを特徴とする請求項１に記載のシステム。
  3. 【請求項３】同期ラインカード（３）は、予め決められ
    たバイト数のセルにデータを伝送し、停止された状態の
    ときに、非同期ラインカード（２）は実際にまたは効果
    的に、阻止している伝送セルのバイトをカウントするよ
    うに配置されていて、同期伝送が終えた時に直ちに阻止
    された非同期伝送のそれぞれの送受信を再開することを
    特徴とする請求項１または２に記載のシステム。
JP2507752A 1989-06-02 1990-06-01 混成データ通信システム Expired - Lifetime JPH0716201B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB8912768.2 1989-06-02
GB898912768A GB8912768D0 (en) 1989-06-02 1989-06-02 Hybrid data communication system
PCT/GB1990/000854 WO1990015493A1 (en) 1989-06-02 1990-06-01 Hybrid data communications system

Publications (2)

Publication Number Publication Date
JPH04505993A JPH04505993A (ja) 1992-10-15
JPH0716201B2 true JPH0716201B2 (ja) 1995-02-22

Family

ID=10657809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507752A Expired - Lifetime JPH0716201B2 (ja) 1989-06-02 1990-06-01 混成データ通信システム

Country Status (7)

Country Link
EP (1) EP0474698B1 (ja)
JP (1) JPH0716201B2 (ja)
AT (1) ATE127301T1 (ja)
DE (1) DE69022050T2 (ja)
GB (1) GB8912768D0 (ja)
HK (1) HK142396A (ja)
WO (1) WO1990015493A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664775B1 (fr) 1990-07-10 1992-09-18 Alcatel Business Systems Systeme de communication numerique pour installation telephonique a integration de services.
ZA931077B (en) * 1992-03-05 1994-01-04 Qualcomm Inc Apparatus and method for reducing message collision between mobile stations simultaneously accessing a base station in a cdma cellular communications system
GB2266033B (en) * 1992-03-09 1995-07-12 Racal Datacom Ltd Communications bus and controller
DE4304187B4 (de) * 1993-02-12 2005-11-10 Tenovis Gmbh & Co. Kg Verfahren zur Beschleunigung des Zugriffswettbewerbs für an ein Bussystem angeschlossene Stationen in Kommunikations-Vermittlungsanlagen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
GB2166320B (en) * 1984-10-25 1988-10-12 Stc Plc Packet switching system

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎｖｏｌ．２４，ｎｏ．２，Ｊｕｌｙ１９８１，ｎａｇｅｓ９１２−９１３；Ｌ．Ｍ．Ｐｕｓｔｅｒ，Ｊｒ："Ｔｗｏ−ｂｉｔｂｕｓｃｏｍｍｕｎｉｃａｔｉｏｎｄｉｓｃｉｐｌｉｎｅｗｉｔｈｉｎｈｅｒｅｎｔｐｒｉｏｒｉｔｙｃｏｎｔｅｎｔｉｏｎｒｅｓｏｌｕｔｉｏｎ"．
ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎｖｏｌ．２６，ｎｏ．１１，Ａｐｒｉｌ１９８４，ｎａｇｅｓ５７８０−５７８１；Ｃ．Ｇｅｒｇａｕｄ："Ｖｏｉｃｅｄａｔａｉｎｔｅｇｒａｔｉｏｎｏｎａｔｒｅｎｓｍｉｓｓｉｏｎｌｉｎｋ"．
ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅＯｎＣｏｍｍｕｎｉｃａｔｉｏｎｓ，ｖｏｌ．２，１９ｔｈ−２２ｔｈＪｕｎｅ１９８３，ＢＯＳＴＯＮ，ＭＡ，ｐａｇｅｓ９３２−９３８，ＩＥＥＥ；Ａ．ＳＡｃａｍｐｏｒａｅｔａｌ．："Ａｃｏｎｔｒａｌｉｚｅｄ−ｂｕｓａｒｃｈｉｔｅｃｔｕｒｅｆｏｒｌｏｃａｌａｒｅａｎｅｔｗｏｒｋｓ"．

Also Published As

Publication number Publication date
ATE127301T1 (de) 1995-09-15
EP0474698B1 (en) 1995-08-30
GB8912768D0 (en) 1989-07-19
DE69022050T2 (de) 1996-02-01
WO1990015493A1 (en) 1990-12-13
HK142396A (en) 1996-08-09
EP0474698A1 (en) 1992-03-18
JPH04505993A (ja) 1992-10-15
DE69022050D1 (de) 1995-10-05

Similar Documents

Publication Publication Date Title
US5377189A (en) Hybrid data communications systems
JP2979319B2 (ja) 無線デイジタル電話システム用基地局
EP0046203B1 (en) Multiprocessor arrangement with a common bus
US4719621A (en) Packet fastbus
EP0366935B1 (en) High-speed switching system with flexible protocol capability
KR930004911B1 (ko) 다중위상 패킷 스윗칭시스템
US5235592A (en) Dynamic switch protocols on a shared medium network
EP0908830B1 (en) A DSP-based, multi-bus, multiplexing communications adapter
CA1264877A (en) Communications network
JP2516315B2 (ja) マルチメディア・ネットワ―ク・バス
US4449202A (en) Full duplex integrated circuit communication controller
EP0100662A2 (en) Digital communication system
CN1004044B (zh) 分组和电路交换通讯网
JPH06237259A (ja) データ通信方式
US4637015A (en) Packet transmission and reception via a shared DMA channel
US7006498B2 (en) System for transmitting local area network (LAN) data frames through an asynchronous transfer mode (ATM) crossbar switch
JPH0716201B2 (ja) 混成データ通信システム
JP3639651B2 (ja) 少なくとも２台のプロセッサからなる情報処理装置
JP2000269993A (ja) データ伝送方法と伝送装置
US7012925B2 (en) System for transmitting local area network (LAN) data frames
JPS63211997A (ja) ローカルエリアネットワーク交換装置
JP3042822B2 (ja) バス競合制御方式
JPH063925B2 (ja) 共用チヤネルアクセス制御回路
JP2538901B2 (ja) バス結合装置
JPH0433182B2 (ja)