JPH0716203B2 - ノードからのパケットの伝送を調節する方法、通信リング用ノード及びバッファ挿入通信リング - Google Patents

ノードからのパケットの伝送を調節する方法、通信リング用ノード及びバッファ挿入通信リング

Info

Publication number
JPH0716203B2
JPH0716203B2 JP2093313A JP9331390A JPH0716203B2 JP H0716203 B2 JPH0716203 B2 JP H0716203B2 JP 2093313 A JP2093313 A JP 2093313A JP 9331390 A JP9331390 A JP 9331390A JP H0716203 B2 JPH0716203 B2 JP H0716203B2
Authority
JP
Japan
Prior art keywords
nodes
packets
control message
node
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2093313A
Other languages
English (en)
Other versions
JPH03205936A (ja
Inventor
イスラエル・シドン
ヨーラン・オフエツク
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH03205936A publication Critical patent/JPH03205936A/ja
Publication of JPH0716203B2 publication Critical patent/JPH0716203B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は総括的に通信リングでデータのパケットを通信
する方法及び装置に関する。詳細にいえば、本発明はリ
ング上で、リングの各ノードにそれがいくつのパケット
を送信できるかを知らせる制御メッセージを送り、また
リングの各ノードが送信を認められている数以上のパケ
ットを送信せずに、対応する数の最低数のパケットを送
信するまで、各ノードによって制御メッセージを保持す
る。
B.従来の技術 ローカル・エリア・ネットワーク（LAN）の複雑度を軽
減するためのこれまでの多くの試みは、バス、スターま
たはリングという単純なトポロジ構成を中心としてい
た。アーキテクチャをさらに単純化するために、最新の
ローカル及びメトロポリタン・エリア・ネットワークは
２人以上のユーザまたは２つ以上の空間再使用によるLA
Nの並行アクセスを認めていない（下記文献１、２、
３、４参照）。LANネットワークによっては、上記の制
限は送信媒体が受動的なものであることによる（たとえ
ば、イーサネット、パッシブ光スター）。２重トークン
・リング・ネットワーク［FDDI（下記文献１、２参
照）］または２重バス・ネットワーク（QPSX）などの他
の構成を採用して、単純性と公正度を達成してきた。し
かしながら、これらの解決策に関連する問題がある。第
１に、これらのネットワークの空間再使用が行なわれ
ず、したがって同時にネットワークへ新しいデータを送
信できるのは１つのノードだけである。したがって、シ
ステムのスループットは単一のリンクの帯域幅よりも小
さくなる。第２に、帯域幅が広くなる、あるいは物理的
なサイズが大きくなると、効率が下がる。
トークン・リングは広く普及しているLAN構成であっ
て、リングのノード間でラウンド・ロビン順にトークン
を通す（送信を可能とする）ことに基づいている。トー
クン自体は送信されるメッセージの最初または最後に付
けられる。トークン・リングは主にトークンの機構の完
全性に依存しており、トークンの喪失または重複がある
と、ネットワークの完全な再初期化が必要となる。
QPSXまたはDQDBにおける高速LANの新しい手法は、集中
制御によるスロット付き２重バス構造を有している（下
記文献３参照）。このバス構造の場合、公正及びアクセ
ス機構はステーションに空スロットを要求させ、かつこ
れらの要求を数えることに基づいている。
特開昭60-180353号明細書はトークン・バス制御システ
ムを開示しており、このシステムにおいてはトークンが
データの伝送と逆方向に計算される。しかしながら、こ
の公報は空間再使用を提供するものではなく、１度に１
つのノードが伝送を行なえるようにするだけである。
特開昭59-91757号明細書及び米国特許第4491946号明細
書は、タイマを使用してトークンの喪失を検出すること
を開示しているが、この場合トークンを受信したと最初
考えられていたノードが障害を起こしたときに、トーク
ンを他のノードに渡す処置が取られる。しかしながら、
上記の特許は両方とも、空間の再使用を提供したり、あ
るいは２人以上のユーザが同時に伝送を可能とするもの
ではない。
米国特許明細書第4566098号明細書は改善されたエラー
回復機構を有するリング通信ネットワークを開示してい
る。このネットワークはトグル信号を使用するが、この
場合１つのフレームから他のフレームへの信号の変化は
リングが使用中であることを示す。しかしながら、この
特許は複数のノードの並行伝送を教示するものではな
い。
米国特許第4663748号明細書はトークン通過手法による
２重リング・トポロジを使用する通信システムを開示し
ている。このシステムはシステム・サイクルのほぼ一定
の期間が確立された場合に、厳密なタイミング手法で作
動し、システム・サイクル中のリング内でのトークンの
最初の回転を使用して、優先順位が最も高いデータの伝
送を開始し、トークンのその後の回転が順次優先順位の
低いデータの伝送を開始する。このシステムの場合、ト
ークンを現在保持しているノードだけがデータを伝送す
る権利を与えられるが、複数ノードによる並行伝送は認
められない。
米国特許第4745598号はトークン通過LANにおける動的論
理リングを開示している。このリングはネットワーク制
御センタを有しており、このセンタが第１及び第２伝送
チャネルの情報信号を送受信する。ネットワーク制御セ
ンタはリングへの予測入口を要請し、第１伝送チャネル
でこれらの間の回線争奪を解決し、ネットワーク制御セ
ンタは第２チャネルで活動ステーションと通信を行な
い、リングへの入口を追加する。しかしながら、この特
許は１人のユーザがリングへ同時にアクセスすることを
認めているだけである。
米国特許第4482999号は単方向通信リングを開示してお
り、リングへのアクセスがトークンの指標を循環させる
ことによって、１度に１つのステーションを与えられ
る。この特許で開示された方法は、許可を受けたステー
ションに、同期または回線交換データに対する伝送機会
を保証する。
バッファ挿入アクセス制御（下記文献５、６参照）を、
可変サイズのパケットの非同期伝送のために構成する。
バッファを挿入した場合、ノードは挿入バッファが空で
あるかぎり、パケットを伝送できる。すなわち、リング
のトラフィックはリングで伝送しなければならないノー
ドのトラフィックに対して割込み形優先権を有してい
る。しかしながら、バッファ挿入手法は上流のノードが
連続的に伝送を行ない、下流のノードをブロックできる
ので、スタベーションをもたらす。バッファ挿入リング
・プロトコルの既存の改変形はいずれも、完全な構成を
もたらすことができない。バッファまたはレジスタ挿入
リングの構成について何らかの対策を取る手法は、IEEE
の文献（下記文献７参照）に記載されている。この文献
は同期及びスロット付きリングを説明しており、リング
の公正と制御はモニタ・ステーションによって行なわれ
る。しかしながら、この文献に記載された解決策は分散
ではなく、集中したものである。
トークン・リング（IEEE標準802.5）、イーサネット（I
EEE標準802.3）、FDDI（米国標準規格、ASC X3T9.5）、
DQDBまたはQPSX（IEEE標準802.6）などの既存のプロト
コルは空間帯域幅再使用を提供するものではなく、それ
故、これらのプロトコルを使用するシステムの容量は単
一のリンクの容量によって制御されることとなる。
1.W.E.Burr,“The FDDI Optical Data Link",IEEE Comm
unication Magazine,Vol.24,No.5,May,1986,pp 18-23. 2.F.E.Ross,“FDDI-A tutorial",IEEE Communication M
agazine,Vol.24,No.5,May,1986,pp 10-17. 3.J.L.Hullet and P.Evans,“New Proposal Extends th
e Reach of Metro Area Nets",Data Communications,Fe
bruary,1988,pp.139-147. 4.A.Hopper and R.M.Needham,“The Cambrige Fast Rin
g Networking System",IEEE Trans.on Computers,Vol.3
7,No.10,October 1988,pp.1214-1223. 5.M.T.Liu and D.M.Rouse,“A Study of Ring Network
s",Proc.IFIP WG 6.4,pp.1-39. 6.D.E.Huber,W.Steinlin and P.J.Wild,“SILK:An Impl
ementation of a Buffer Insertion Ring",IEEE J.on S
elected Areas in Communications,Vol.SAC-1,No.5,Nov
ember,1983,pp.766-744. 7.M.Mission,J.J.Mercier and A.El Oussoul,“A Fair
Management of Communication for a Ring LAN",1988 L
ocal Computer Network Conference,pp.395-404. C.発明が解決しようとする課題 本発明は通信リングでパケットを伝送するための方法及
び装置を提供し、上記の問題を解決する。
したがって、本発明の目的はバッファ挿入リングを公正
なものとし、リングの使用中リングが所与の時間に同じ
量のパケットを伝送するようにすることである。
また、本発明の目的はデッドロックのない通信リングを
提供することである。
本発明の他の目的は複数制御メッセージ（SAT）ととも
に作動するバッファ挿入リングを提供することである。
D.課題を解決するための手段 したがって、本発明は通信リングのノードからのパケッ
トの伝送を制御する方法を提供する。本発明はリング上
の現在の制御メッセージを送って、リング上の各ノード
に、各ノードが対応する時間に伝送することを認められ
ているパケットの第１の対応最大数を示す。本発明は制
御メッセージが満たされるまで、制御メッセージを各ノ
ードによって保持することも行なう。満たされるとは、
ノードが伝送しなければならないパケットの数が第２の
（第１以下の）対応する数よりも少ない場合に、ノード
が少なくとも第２の対応数のパケット、またはそれが伝
送しなければならないすべてのパケットを伝送したこと
をいう。詳細にいえば、上記の時間はノードが現在の制
御メッセージを受信したときから、ノードが次の制御メ
ッセージを送るときまでの時間である。さらに詳細にい
えば、本発明はバッファ挿入リングに適用される。この
特定の用途の場合、各ノードの挿入バッファが含んでい
るビットが所定数未満であるかぎり、またノードが上記
の時間中にその第１対応最大数のパケットを超える数を
伝送していないかぎり、各ノードはパケットを伝送す
る。また、この特定の用途において、各ノードは制御メ
ッセージをまったく保持せずに、パケットを伝送でき
る。
E.実施例 全２重バッファ挿入システムは第１図に示すように双方
向リング・トポロジを有しており、このトポロジは２つ
の単方向リングを有している。このシステムはノード10
と呼ばれる交換エンティティを有しており、これらの各
々は全２重リンク・インターフェース装置11及びホスト
・インターフェース12を含んでいる。全２重リンク・イ
ンターフェースは２つの単方向リンク13及び14によって
接続されている。ノードはノードの間のリンクのセット
を介して、他のノードへパケットを送ることができる。
２つの隣接するノードを接続するリンクの各対13及び14
は単一の通信媒体（たとえば、ファイバ）によって、ま
たは２つの独立した通信媒体（たとえば、一対の同軸ケ
ーブルまたはファイバ）によって実現できる。ソース・
ノードから宛先ノードまでのパケットの伝送は２つの可
能な経路、すなわち時計方向リンク14または反時計方向
リンク13を使用して行なわれる。パケットは宛先ノード
によってリングから除去される。ノードは任意の態様ま
たは線形順序のいずれかによって指定される。
バッファの挿入またはレジスタの挿入は単方向リングに
使用できる分散媒体アクセス手法である。第２図は一方
が時計方向リンク14に接続されており、また他方のイン
ターフェースが反時計方向リンク13に接続されている２
つの単方向バッファ挿入インターフェース20の略図であ
る。２つの挿入バッファは第１図の全２重インターフェ
ース装置11の主要部分を構成している。インターフェー
ス装置11の詳細を、各種の制御信号とともに、第12図に
示す。各リンクの受信側には、最大サイズのパケット１
個の大きさの挿入バッファ（IB）22がある。ホスト・イ
ンターフェース12を介して、ホストは入力バッファ24及
び出力バッファ25のそれぞれを使用して、そのパケット
の読み書きを行なう。出力バッファ25からのパケットの
伝送が送信機23を介して開始できるのは、挿入バッファ
22が空の場合だけである。ノードがパケットを伝送して
いる途中で、リングのトラフィックが受信機21に到着し
た場合、このパケット伝送が完了するまで、リングのト
ラフィックは挿入バッファ22に蓄積される。挿入バッフ
ァ22が再度アイドル状態にならないかぎり、すなわち非
割り込み形優先権がリングのトラフィックに与えられな
いかぎり、ノードが伝送を行なうことはできない。ノー
ドがアイドル状態になると、リングのトラフィックは挿
入バッファ22を通過する。すなわち、パケットの転送を
開始する前に、パケットを挿入バッファ22に完全に受信
する必要はない。
受信したパケットがこのノード宛てになっている場合に
は、受信機21はパケットを入力バッファ24に転送し、対
でパケットはホスト・インターフェースのを介してホス
トへ転送される。ホストは、伝送するパケットを有して
いると、ホストはこれをホスト・インターフェース12を
介して出力バッファ25に転送する。
バッファ挿入媒体アクセス制御はパケットの並行または
同時伝送を可能とする。第３図の例はノード１から５
へ、６から７へ、９から12へ、２から10へ、及び８から
６へ同時に並行伝送を行なえることを示している。
上流のノードが下流のノードをブロックできるので、全
２重リングでの並行伝送は公正なアクセスを保証するも
のではない。極端なトラフィック条件のもとでは、ノー
ドがきわめて長時間の間伝送を行なうことができなくな
る。すなわち、ノードはスタベーションを起こすことに
なる。たとえば、第３図において、ノード２がノード10
に対して連続的に伝送を行なっている場合、及びノード
９がノード12に対して連続的に伝送を行なっている場
合、ノード11は伝送を行なうことができない。
リングの各方向におけるデータ入力を調整ないしバラン
スさせるために、特別な制御メッセージSATが使用され
る。「SATメッセージ」および「制御メッセージ」とい
う語は、本明細書において互いに入れ替えて使用され
る。リングの各方向はそれ自体のSATメッセージを維持
し、これはあるノードからその隣へ転送される。第4A図
において、リンク14を介して時計方向に転送されるデー
タ・パケットは、リンク13を介して反時計方向へ転送さ
れるSAT制御メッセージによって調整される。リンク13
上で反時計方向の入力データ・トラフィックを調整する
ために、リンク14上で時計方向に流れるSATメッセージ
を第4B図に示すように使用する。
SATメッセージはあるノードからその隣へ転送される。S
ATを受信したノードはこのメッセージを直ちに送ること
もできるし、あるいは何らかの条件が満たされるまでこ
れを保持することもできる。SATを送ったり、保持した
りする各種のシナリオについては追って説明する。
SATメッセージは次の特定を有している。
・きわめて短い−数文字（１文字でもよい）。
・割込み優先権−データ・パケットの途中で送信でき
る。
・非破壊性−これが割り込んだデータ・パケットを損な
うことがない。
パケットを第5A図に示すように単一の連続ストリームと
してシリアル・リンク上を送ることもできるし、あるい
は第5B図に示すようにSATメッセージによって分割する
こともできる。
個別のSATメッセージの伝送を実現する１つの方法は、4
B/5Bコードの未使用のシリアル・コードワードを使用す
ることによるものである。4B/5Bエンコーディング手法
は標準のものであって、FDDIで使用されている。この手
法においては、すべての４ビットのコードが第６図の表
に示すように５ビットのコードワードに変換される。あ
るノードからその隣へ制御情報を伝送するために、未使
用のコードワードを使用できる。冗長なコードワードを
含んでいる他のコードにも、同じことが適用される。
AMD TAXIチップ・セット（am7968送信機71及びam7969受
信機81）を使用すると、第７図に示すように、個別の制
御コードワードを送信できる。第７図はAM 7968送信機
がシリアル送信機23の一部であり、AM 7969受信機がシ
リアル受信機21の一部であることを示している。送信機
がSEND CONTROL（制御送信）コマンドを受信すると、現
行のシリアル・ワードが送られてから、10ビットの制御
コードワードが送信される。送信すべきコードワードは
CONTROL（制御）線72によって決定され、SATは取りうる
コードワードの１つとなる。さまざまな制御コードワー
ドのリストを第８図の表に示す。SAT制御メッセージを1
5種類のコードワードから選択できる。データを伝送す
るために、SEND DATA信号74を使用し、次いで８ビット
のデータ75が送信機71に入る。コードワード（制御及び
データの両方）が伝送媒体13または14によってシリアル
形式で、受信機81へ伝送される。受信機81は入来するシ
リアル・ビット・ストリームを復号し、データを受信し
ている場合、８ビットがRECEIVE DATA（データ受信）信
号84によってデータ機85上で断定される。制御メッセー
ジが復号された場合、制御ワードがRECEIVE CONTROL
（制御受信）信号83によって制御線82上で断定される。
バッファ挿入アクセス制御はリングへのノードのアクセ
スに公正を強制するものではない。さらに、バッファ挿
入アクセス制御時に、ノードは無限の間スタベーション
を起こすことができる。したがって、リングへのアクセ
スは以下のアルゴリズムでSAT制御メッセージによって
調整される。
パケット送信アルゴリズム 第９図に示すように、ノードは出力バッファからパケッ
トを、出力バッファが空でない（91）時であって以下の
２つの条件が真である場合に、転送することができる。
即ち、（ｉ）変数COUNTが１であり（92）、且つ（ii）
挿入バッファが空である（93）場合である。ノードがパ
ケットを伝送した後、COUNT変数はゼロにセットされる
（94）。
第10図はノードがSATメッセージを受信したときに何を
行なうかを説明するものである（101）。いくつかの最
大限取りうるSAT回転時間が経過した後、SATメッセージ
が到着しなかった場合、タイム・アウトが発生する（10
2）。ノードはSATメッセージを受信したかのようにし
て、タイム・アウトに反応する（101）。次いで、変数C
OUNTがゼロであるか（103）、あるいは出力バッファ25
が空の場合に、ノードはSATを送る。変数COUNTが１であ
り、出力バッファ25が空でない場合（103）に、ノード
はSATを保持する。COUNTがゼロになるまで（パケット１
個が伝送された後）、ノードはSATを保持する。ノード
はSATを保持して、スタベーションを防止する。ノード
がSATを保持している間に他のSAT104、すなわち第２のS
ATが到着すると、これは廃棄される。またタイム・アウ
トが発生すると（105）、これは無視される。ノードがS
ATを送った後、ノードはCOUNT:＝１をセットし、タイマ
を再ロードする（106）。
第11図は２つ以上のSATメッセージをリングで同一方向
へ回転させる状況を示す。２つのSATメッセージが同一
のノードで出会うと、第２のSATは廃棄される。すなわ
ち、２つのSATメッセージは組み合わされる。
タイム・アウト機構および複数のSATを生成し、組み合
わせる機能は、公正アルゴリズムの拡張機能であるか
ら、これらはSATの喪失および重複を許容する。この無
障害機構はいずれのノードとも無関係に作動する。SAT
メッセージをノードが受信した場合に、タイマにはその
初期値が再ロードされる。SATメッセージが送られたと
きに、ノードはこのタイマの減分を開始でき、SATメッ
セージが戻ってこないかぎり、タイマは減分される。タ
イマの初期値はSATメッセージを受信するまでノードが
待てる最長時間と定義される。用いることのできる他の
機構はSATの生成にランダム遅延を加えることである。
これは複数のSATの可能性を削減することができる。
公正アルゴリズムの公式な説明 公正の各種の機構の正式な説明を以下で行なう。各ノー
ドは２つの変数を維持している。
・COUNT、最後に受信したSATメッセージ以降に送られた
メッセージの数をカウントするのに使用される。
・HOLD SAT、ノードが現在SATメッセージを保持してい
るかどうかを識別する。
さらに、ノードは次の状態をチェックすることができ
る。
・EMPTY（空）であるか、EMPTYでないかであるINSERTIO
N-BUFFER。
・EMPTYであるか、EMPTYでないかであるOUTPUT BUFFE
R。
・完全に１回回るのにかかる時間であるSAT-ROTATION-T
IME（各ノードはこの時間を独立して測定する）。
下記のアルゴリズムのそれぞれは事象駆動形の説明であ
る。この説明において、中黒の項目は事象に対応してお
り、各事象の後のステートメントは対応する処置であ
る。各事象は１つの中断のないステップ、すなわち原子
処置によって実行される。アルゴリズムの以下の説明に
おいて、SATメッセージは上流へ送られ、データ・パケ
ットは下流へ送られる。
単純な公正アルゴリズム 以下は第９図及び第10図で説明したアルゴリズムの正式
な説明である。このアルゴリズムにおいて、SATが上流
へ送られた後、ノードはパケット１個を下流へ送ること
ができ、また以前のSAT以降に、ノードがパケットを送
ることができず、かつ送るパケットを有している場合に
は、ノードはSATを保持する。このアルゴリズムのより
一般化されたバージョンについては、以下において汎用
公正アルゴリズムとして説明する。
ノードｉに対するアルゴリズム ・ノードｉ−１からのSATメッセージの場合 If（COUNT＝０またはOUTPUT-BUFFER＝EMPTY）,then COUNT:＝1; SATをノードｉ−１＋１へ送信する； HOLD SAT:＝0; タイマを再ロードする（Reload Timer）： Else-if（COUNT＝１及びOUTPUT-BUFFERがEMPTYでな
い）,then HOLD SAT:＝1; ・OUTPUT-BUFFERがEMPTYでなくなる If（COUNT＝１及びINSERTION-BUFFER＝EMPTY）,then パケット１個を下流へ送る（＊＊ノードｉ−１方
向＊＊）； COUNT:＝0; ・INSERTION-BUFFERがEMPTYになる（＊＊ノードｉが伝
送をおこなわない＊＊） If（COUNT＝１及びOUTPUT-BUFFERがEMPTYでない）,then パケットの下流への送信を開始する（＊＊ノードｉ−１
方向＊＊）； If HOLD STAT:＝1 then SATをノードｉ＋１へ送る； HOLD SAT:＝0; タイマを再ロードする： Else COUNT:＝0; ・TIME-OUTが発生した（＊＊タイマの値がゼロになった
＊＊） COUNT:＝1; SATをノードｉ＋１へ送る； HOLD SAT:＝0; タイマを再ロードする： 汎用公正アルゴリズム リングへのトラフィックを調整するためのこれまでの機
構を次のように汎用化することができる。２つの連続し
たSATメッセージ間に（または各SATの回転ごとに）、ノ
ードは多くとも最初の事前定義の対応する最大数ｋ（ｋ
≧１）のパケットを、また少なくとも２番目の事前定義
の対応する数ｌ（ｋ≧ｌ≧１）のパケットを伝送できる
（ノードがそのOUTPUT-BUFFERに１個のパケットがある
場合）。上述の単純な公正アルゴリズムでは、ｋ＝ｌ＝
１である。
ノードがSATメッセージを送れるのは、これがSATisfied
された（満たされた）場合だけであり、次の条件が定義
される。
・ノードがSATisfiedされる−２つのSATメッセージの間
で、ノードが少なくとも１個のパケット（パケットの２
番目の対応する数）を送った場合、あるいは以前のSAT
を上流へ送ったときに、ノードの出力バッファのすべて
のパケットが伝送された場合。
ノードは以下のアルゴリズムにしたがってSATメッセー
ジを送る。
汎用公正アルゴリズム（非公式） ・DO、SATメッセージを受信した場合： IfノードがSATisfiedされると、then SATを上流へ送
る、 else、SATisfiedされるまで保持する（then SATを上流
へ送る）。
・ノードがSATを送った後、ノードはｋ個までのパケッ
トを送信できる、ｋ≧１（単純な場合、ｋ＝ｌ＝１）。
以下は汎用アルゴリズムの公式な事象駆動形の説明であ
る。
ノードｉに対する汎用公正アルゴリズム ・ノードｉ−１からのSATメッセージの場合− If（COUNT≦ｋ−ｌまたはOUTPUT-BUFFER＝EMPTY）,then
Proc Ａを実行する Else-if（COUNT＞ｋ−ｌ及びOUTPUT-BUFFERがEMPTYでな
い）,then HOLD SAT:＝１ ・パケット伝送が終わった場合 If HOLD SAT:＝0,then If（OUTPUT-BUFFERがEMPTYでなく、かつINSERTION-BUFF
ER＝EMPTY及びCOUNT＞０）,then Proc Ｂを実行する Else If（OUTPUT-BAFFERがEMPTYでなく、かつINSERTION-BUFF
ER＝EMPTY）,then Proc Ｂを実行する If（COUNT＝ｋ−ｌまたはOUTPUT-BUFFER＝EMPTY）,then Proc Ａを実行する ・OUTPUT-BUFFERが非EMPTYになる If（COUNT＞０及びINSERTION-BUFFER＝EMPTY）,then Proc Ｂを実行する ・INSERTION-BUFFERがEMPTYになり、ノードｉが伝送し
ていない If HOLD SAT:＝0,then If（COUNT＞０及びOUTPUT-BUFFERがEMPTYでない）,then Proc Ｂを実行する Else If（COUNT＞ｋ−ｌ及びOUTPUT-BUFFERがEMPTYでない）,
then Proc Ｂを実行する If COUNT＝ｋ−l then Proc Ａを実行する ・TIME-OUTが発生した（＊＊タイマ値がゼロにな
る＊＊） Proc Ａを実行する Proc Ａ COUNT:＝k; SATをノードｉ＋１へ送る； HOLD SAT:＝0; タイマを再ロードする； Proc Ｂ パケットの下流への送信を開始する（＊＊ノードｉ−１
方向＊＊） COUNT:＝COUNT-1; 上記のアルゴリズムにおいて、挿入バッファが空である
必要性が、挿入バッファが所定のパケット数よりも少な
い必要性に変えられることに留意されたい。
平均公正アルゴリズム このアルゴリズムは単純なアルゴリズムの他の汎用化で
ある。この場合、ノードが伝送できるパケットの数は、
ノードが以前のラウンドで幾つ送信していたかによって
左右される。ノードがSATを受信するたびに、ノードは
その値が+kmaxを超えないかぎり、COUNTをｍだけ増加さ
せる。各SATラウンド中に、ノードのCOUNTが-kmin未満
でなければ、ノードは伝送を行なうことができる。ノー
ドのCOUNTがゼロよりも大きい場合、ノードはSATメッセ
ージを保持し、それ以外の場合には、このメッセージを
直ちに送信する。
ノードｉに対する平均アルゴリズム ・ノードｉ−１からのSATメッセージの場合− If（COUNT≦０またはOUTPUT-BUFFER＝EMPTY）,then Proc Ａを実行する Else-if（COUNT＞０及びOUTPUT-BUFFERがEMPTYでな
い）,then HOLD SAT:＝1; ・パケット伝送が終わった場合 If HOLD SAT:＝0,then If（OUTPUT-BUFFERがEMPTYでなく、かつINSERTION-BUFF
ER＝EMPTY及びCOUNT＞-kmin）,then Proc Ｂを実行する Else If（OUTPUT-BAFFERがEMPTYでなく、かつINSERTION-BUFF
ER＝EMPTY）,then Proc Ｂを実行する If（COUNT＝０またはOUTPUT-BUFFER＝EMPTY）,then Proc Ａを実行する ・OUTPUT-BUFFERが非EMPTYになる If（COUNT＞-kmin及びINSERTION-BUFFER＝EMPTY）,then Proc Ｂを実行する ・INSERTION-BUFFERがEMPTYになり、ノードｉが伝送し
ていない If HOLD SAT:＝0,then If（COUNT＞-kmin及びOUTPUT-BUFFERがEMPTYでない）,t
hen Proc Ｂを実行する Else If（COUNT＞０及びOUTPUT-BUFFERがEMPTYでない）,then Proc Ｂを実行する If COUNT:0 then Proc Ａを実行する ・TIME-OUTが発生した（＊＊タイマ値がゼロにな
る＊＊） Proc Ａを実行する Proc Ａ COUNT:min｛kmax,COUNT＋ｍ｝； SATをノードｉ＋１へ送る； HOLD SAT:＝0; タイマを再ロードする； Proc Ｂ パケットの下流への送信を開始する COUNT:＝COUNT-1; 適合性公正アルゴリズム このアルゴリズムは汎用公正アルゴリズムのより特定な
例である。この場合、第１及び第２の所定数ｋ及びｌの
値は、パラメータSAT-ROTATION-TIMEの現在の値にした
がって計算される。この考えはSAT-ROTATION-TIMEが減
少した場合に、ｌ及びｋが増加し、また逆のことが生じ
るというものである。実際の関数は分析、シミュレーシ
ョンもしくは実験によって決定しなければならない。
第12図はIBM PS/2ホストと全２重リングとの間の全２重
インターフェース11の略図である。バッファ挿入プロト
コル後に、ノードがどのようにパケットを伝送するかに
ついては、第２図を検討しながら上述した。ここでは、
各種の公正機構がどのように全２重インターフェースに
組み込まれるかを示す。
公正アルゴリズムは送信機有限状態機械（TRNS FSM）12
2によって行なわれる。各TRNS FSM122はリングの一方向
におけるパケット伝送を制御する。TRNS FSMがシリアル
送信機（SERIAL TRNS）121に対するSEND PACKET信号を
断定した場合、パケット１個が送信される。TRNS FSMは
これが制御される方向からの３本の状態線を受け取る。
1.IB EMPTY−挿入バッファが空である。これは挿入バッ
ファ22の状態を示す。
2.OPB EMPTY−出力バッファが空である。これは出力バ
ッファ25の状態を示す。
3.TIME-OUT−タイマ123にロードされた最大SAT回転時間
が経過した。
さらに、TRNS FSMは「SAT?」信号を、シリアル受信機
（SERIAL RESC）21から受信する。「SAT?」信号はTRNS
FSMに対し、SAT制御メッセージを反対方向で受信したこ
とを示す。TRNS FSMが満たされた状態にある場合、TRNS
FSMは反対方向のSERIAL TRNS121へのSEND SAT信号を断
定するので、シリアル・エンコーダはSATを上流へ送
る。TRNS FSMが満たされた状態にない場合、シリアル・
エンコーダはTRNS FSMが満たされた状態になるまで、SA
Tを保持し、次いでTRNS FSMは反対方向のシリアル・エ
ンコーダ121へのSEND SAT信号を断定するので、TRNS FS
MはSATを上流へ送る。TRNS FSMがSEND SAT信号を送った
後、TRNS FSMは満たされない状態となる。
タイマ123からのTIME-OUT信号が断定されると、TRNS FS
Mは反対方向のシリアル・エンコーダ121へのSEND SAT信
号を断定するので、TRNS FSMはSATを上流へ送る。すな
わち、新しいSATメッセージが作成される。TRNS FSMが
満たされた状態になる前に、２つのSATを受信すると、
２番目のSATは無視される。すなわち、２つのSATは組み
合わされる。
TRNS FSMが満たされた状態にない場合、及び挿入及び出
力バッファが空でない場合、SEND PACKET信号が断定さ
れる。パケットが送信された後、TRNS FSMはこれが満た
されたか否かをチェックする。
シリアル受信機21は入来パケットの宛先を識別する。パ
ケットがこのノードの宛先である場合、バッファはWRIT
E IPB信号を使用して、入力バッファ（IPB）24に書き込
まれる。パケットがこのノードの宛先でない場合、パケ
ットはWRITE IB信号を使用して、挿入バッファ（IB）22
に書き込まれる。
シリアル・エンコーダ121をREAD IB信号を使用して挿入
バッファ22から読み取ることができ、またREAD OPB信号
を使用して出力バッファ25から読み取ることができる。
F.発明の効果 本発明によれば通信リングでパケットを伝送するための
方法及び装置を提供し、上記の問題を解決することが可
能となった。
本発明によればバッファ挿入リングを公正なものとし、
リングの使用中リングが所与の時間に同じ量のパケット
を伝送することが可能となった。
また、本発明によればデッドロックのない通信リングを
提供することが可能となった。
さらに、本発明によれば複数制御メッセージ（SAT）と
ともに作動するバッファ挿入リングを提供することが可
能となった。
【図面の簡単な説明】
第１図は、本発明で使用される全２重通信リングの略図
である。 第２図は、リング上のノードにおけるバッファ挿入イン
ターフェースの略図である。 第３図は、ノードのスタベーションにつながることのあ
る並行ノード伝送の略図である。 第4A図及び第4B図は、全２重通信リングで制御メッセー
ジとデータの反対方向への伝送の略図である。 第5A図は、パケットの略図であり、第5B図はパケットの
中間で伝送される制御メッセージ（SAT）の図面であ
る。 第６図は、明確なSATメッセージの伝送を実現するため
の4B/5Bコードを示す表である。 第７図は、シリアル通信チャネル、ならびにパラレル・
シリアル及びシリアル・パラレル変換器の略図である。 第８図は、制御メッセージに対して取りうる制御ワード
と対応する符号化記号の表である。 第９図は、ノードが伝送することを認められているパケ
ットの第１対応最大数が１である場合に、通信リングに
おけるパケットの伝送を制御メッセージがどのように制
御するかを示す流れ図である。 第10図は、制御メッセージの受信に対してノードがどの
ように反応するかを示す流れ図であって、パケットの第
２対応最大数が伝送された場合に、ノードが制御メッセ
ージを送ることを示す流れ図である。 第11図は、２つの制御メッセージが同一のノードに到着
したときに、これらが組み合わされるという、通信リン
グにおける複数の制御メッセージの状況の略図である。 第12図は、本発明のノードに対する全２重インターフェ
ース11の詳細な略図である。 10……ノード、11……全２重リンク・インターフェース
装置、12……ホスト・インターフェース、13、14……単
方向リンク、21……シリアル受信機、22……挿入バッフ
ァ、23……シリアル送信機、24……入力バッファ、25…
…出力バッファ、71……送信機、81……受信機、121…
…シリアル・エンコーダ、122……送信機有限状態機械
（TRNS FSM）、123……タイマ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】多数のノードを有する通信リングにおい
    て、 a.前記ノードの各々が対応する時間間隔内に伝送するこ
    とを認められている第１の対応する最大パケット数を前
    記ノードの各々に示す現在の制御メッセージを、前記リ
    ング上に転送するステップと、 b.前記現在の制御メッセージに次ぐ後の制御メッセージ
    を受信した場合、前記ノードの各々が少なくとも第２の
    対応する数のパケットを伝送するまで、又は前記ノード
    の各々が、伝送しなければならないパケットの数が前記
    第２の対応する数未満である場合にその全てのパケット
    を伝送するまで、前記ノードの各々が前記後の制御メッ
    セージを保持するステップと を含む、ノードからのパケットの伝送を調節する方法。
  2. 【請求項２】多数のノードを有する通信リングにおい
    て、 a.前記ノードの各々が現在の制御メッセージを受信した
    時から後の制御メッセージを転送する時までの対応する
    時間間隔内に、前記ノードの各々が伝送することを認め
    られている第１の対応する最大パケット数を前記ノード
    の各々に示す前記現在の制御メッセージを、前記リング
    上に転送するステップと、 b.前記後の制御メッセージを受信した場合、前記ノード
    の各々が少なくとも第２の対応する数のパケットを伝送
    するまで、又は前記ノードの各々が、伝送しなければな
    らないパケットの数が前記第２の対応する数未満である
    場合にその全てのパケットを伝送するまで、前記ノード
    の各々が前記後の制御メッセージを保持するステップと を含む、ノードからのパケットの伝送を調節する方法。
  3. 【請求項３】各々が挿入バッファを有している多数のノ
    ードを有するバッファ挿入リングにおいて、 リング上のスタベーションを防止するために前記ノード
    からのパケットの伝送を調整する方法であって、 a.前記ノードの各々が現在の制御メッセージを受信した
    時から後の制御メッセージを転送する時までの対応する
    時間間隔内に、前記ノードの各々が伝送することを認め
    られている第１の対応する最大パケット数を前記ノード
    の各々に示す前記現在の制御メッセージを、前記リング
    上に転送するステップと、 b.前記後の制御メッセージを受信した場合、前記ノード
    の各々が少なくとも第２の対応する数のパケットを伝送
    するまで、又は前記ノードの各々が、伝送しなければな
    らないパケットの数が前記第２の対応する数未満である
    場合にその出力バッファ内の全てのパケットを伝送する
    まで、前記ノードの各々が前記後の制御メッセージを保
    持するステップと を含み、 前記ノードの各々の挿入バッファ内のビット数が所定数
    よりも少ないかぎり、及び前記ノードの各々が前記時間
    間隔中にその第１の対応するパケット数より多くのパケ
    ットを伝送していないかぎり、前記ノードの各々はパケ
    ットを伝送し、 前記ノードの各々は、パケットを伝送する時に前記制御
    メッセージを保持する必要がない、 ノードからのパケットの伝送を調整する方法。
  4. 【請求項４】各々が挿入バッファを有している多数のノ
    ードを有するバッファ挿入リングにおいて、 リング上のスタベーションを防止するために前記ノード
    からのパケットの伝送を調整する方法であって、 a.前記ノードの各々が現在の制御メッセージを受信した
    時から後の制御メッセージを転送する時までの対応する
    時間間隔内に、前記ノードの各々が伝送することを認め
    られている第１の対応する最大パケット数を前記ノード
    の各々に示す前記現在の制御メッセージを、前記リング
    上に転送するステップと、 b.前記後の制御メッセージを受信した場合、前記ノード
    の各々が少なくとも第２の対応する数のパケットを伝送
    するまで、又は前記ノードの各々が、伝送しなければな
    らないパケットの数が前記第２の対応する数未満である
    場合にその出力バッファ内に一定期間中に格納された全
    てのパケットを伝送するまで、前記ノードの各々が前記
    後の制御メッセージを保持するステップと を含み、 前記ノードの各々の挿入バッファ内のビット数が所定数
    より少ないかぎり、及び前記ノードの各々が前記時間間
    隔中にその第１の対応するパケット数より多くのパケッ
    トを伝送していないかぎり、前記ノードの各々はパケッ
    トを伝送し、 前記ノードの各々は、パケットを伝送する時に前記制御
    メッセージを保持する必要がない、 ノードからのパケットの伝送を調整する方法。
  5. 【請求項５】各々が挿入バッファを有している多数のノ
    ードを有する全２重バッファ挿入リングにおいて、 リング上のスタベーションを防止するために前記ノード
    からのパケットの伝送を調整する方法であって、 a.前記ノードの各々が現在の制御メッセージを受信した
    時から後の制御メッセージを転送する時までの対応する
    時間間隔内に、前記ノードの各々が伝送することを認め
    られている第１の対応する最大パケット数を前記ノード
    の各々に示す前記現在の制御メッセージを、前記リング
    上に転送するステップと、 b.前記後の制御メッセージを受信した場合、前記ノード
    の各々が少なくとも第２の対応する数のパケットを伝送
    するまで、又は前記ノードの各々が、伝送しなければな
    らないパケットの数が前記第２の対応する数未満である
    場合にその出力バッファ内の全てのパケットを伝送する
    まで、前記ノードの各々が前記後の制御メッセージを保
    持するステップと を含み、 前記現在の制御メッセージ及び前記後の制御メッセージ
    は対応するデータ・パケットとは反対の方向に送信さ
    れ、 前記ノードの各々の挿入バッファ内のビット数が所定数
    より少ないかぎり、及び前記ノードの各々が前記時間間
    隔中にその第１の対応するパケット数より多くのパケッ
    トを伝送していないかぎり、前記ノードの各々はパケッ
    トを伝送し、 前記ノードの各々は、パケットを伝送する時に前記制御
    メッセージを保持する必要がない、 ノードからのパケットの伝送を調整する方法。
  6. 【請求項６】パケットの伝送を調整する通信リング用の
    ノードであって、 前記リング上にパケットを伝送する手段と、 前記ノードの各々が現在の制御メッセージを受信した時
    から後の制御メッセージを転送する時までの対応する時
    間間隔内に、前記ノードの各々が伝送することを認めら
    れている第１の対応する最大パケット数を前記ノードの
    各々に示す前記現在の制御メッセージを、前記リング上
    に転送する手段と、 b.前記後の制御メッセージを受信した場合、前記ノード
    の各々が少なくとも第２の対応する数のパケットを伝送
    するまで、又は前記ノードの各々が、伝送しなければな
    らないパケットの数が前記第２の対応する数未満である
    場合にその出力バッファ内の全てのパケットを伝送する
    まで、前記ノードの各々が前記後の制御メッセージを保
    持する手段と を有する通信リング用ノード。
  7. 【請求項７】複数のノードを有するバッファ挿入通信リ
    ングであって、前記ノードの各々が、 挿入バッファと、 前記ノードの各々が現在の制御メッセージを受信した時
    から後の制御メッセージを転送する時までの対応する時
    間間隔内に、前記ノードの各々が伝送することを認めら
    れている第１の対応する最大パケット数を前記ノードの
    各々に示す前記現在の制御メッセージを、前記リング上
    に転送する手段と、 前記後の制御メッセージを受信した場合、前記ノードの
    各々が少なくとも第２の対応する数のパケットを伝送す
    るまで、又は前記ノードの各々が、伝送しなければなら
    ないパケットの数が前記第２の対応する数未満である場
    合にその出力バッファ内の全てのパケットを伝送するま
    で、前記ノードの各々が前記後の制御メッセージを保持
    する手段と を有し、 前記時間間隔中にその第１の対応するパケット数より多
    くのパケットを伝送せず、 前記ノードの各々の挿入バッファ内のビット数が所定数
    より少ないかぎり、パケットを伝送し、 パケットを伝送する時に前記制御メッセージを保持する
    必要がない、 バッファ挿入通信リング。
JP2093313A 1989-04-11 1990-04-10 ノードからのパケットの伝送を調節する方法、通信リング用ノード及びバッファ挿入通信リング Expired - Lifetime JPH0716203B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/336,364 US4926418A (en) 1989-04-11 1989-04-11 Fairness algorithm for full-duplex buffer insertion ring
US336364 1989-04-11

Publications (2)

Publication Number Publication Date
JPH03205936A JPH03205936A (ja) 1991-09-09
JPH0716203B2 true JPH0716203B2 (ja) 1995-02-22

Family

ID=23315754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2093313A Expired - Lifetime JPH0716203B2 (ja) 1989-04-11 1990-04-10 ノードからのパケットの伝送を調節する方法、通信リング用ノード及びバッファ挿入通信リング

Country Status (4)

Country Link
US (1) US4926418A (ja)
EP (1) EP0392173B1 (ja)
JP (1) JPH0716203B2 (ja)
DE (1) DE69027362T2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337411A (en) * 1988-10-20 1994-08-09 Westinghouse Electric Corporation Multi-processor computer system bus architecture
FR2639166B1 (fr) * 1988-11-14 1990-12-14 Cit Alcatel Systeme d'echange de messages en temps reel entre stations reliees par une liaison en boucle, notamment entre stations d'un central de telecommunications
NL8802884A (nl) * 1988-11-22 1990-06-18 Philips Nv Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk.
US5072443A (en) * 1989-07-28 1991-12-10 At&T Bell Laboratories Communications system
US4964113A (en) * 1989-10-20 1990-10-16 International Business Machines Corporation Multi-frame transmission control for token ring networks
US5001707A (en) * 1989-11-02 1991-03-19 Northern Telecom Limited Method of providing reserved bandwidth in a dual bus system
US5046182A (en) * 1989-12-01 1991-09-03 National Semiconductor Corporation Code points for transferring data from a network transmission medium to a station on the network
US4977557A (en) * 1989-12-14 1990-12-11 Northern Telecom Limited Method of providing effective priority access in a dual bus system
US5155726A (en) * 1990-01-22 1992-10-13 Digital Equipment Corporation Station-to-station full duplex communication in a token ring local area network
US5285448A (en) * 1990-03-01 1994-02-08 Hitachi, Ltd. Transmission system of system of system control information in a ring LAN system
AU7453491A (en) * 1990-03-29 1991-10-21 Sf2 Corporation Method and apparatus for scheduling access to a csma communication medium
US5214645A (en) * 1990-06-06 1993-05-25 At&T Bell Laboratories TDM system and method having time slot request signaling
US5182747A (en) * 1990-06-26 1993-01-26 International Business Machines Corporation Method for controlling the insertion of stations into fddi network
US5245609A (en) * 1991-01-30 1993-09-14 International Business Machines Corporation Communication network and a method of regulating the transmission of data packets in a communication network
CA2061171A1 (en) * 1991-02-19 1992-08-20 Peter C. Digiulio Serial bus interface and method
US5128937A (en) * 1991-04-17 1992-07-07 Bell Communications Research, Inc. Adaptive bandwidth balancing for distributed queue dual bus networks
US5241540A (en) * 1991-07-31 1993-08-31 International Business Machines Corporation Reverse ordered control information transmission
US5245605A (en) * 1991-10-04 1993-09-14 International Business Machines Corporation Integration of synchronous and asynchronous traffic on rings
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
CA2137464C (en) * 1992-06-12 2001-07-03 Ronny P. De Bruijn Secure front end communications system and method for process control computers
US5490145A (en) * 1993-05-25 1996-02-06 Matsushita Electric Industrial Company, Ltd. Communication system for a ring-type network
US5475685A (en) * 1993-10-27 1995-12-12 International Business Machines Corporation Multi-media flow control over FDDI synchronous networks
JP2656741B2 (ja) * 1994-01-31 1997-09-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報管理方法及びブリッジノード
US5467352A (en) * 1994-02-07 1995-11-14 International Business Machines Corporation Method and apparatus for improved throughput in a multi-node communication system with a shared resource
US5446737A (en) * 1994-02-07 1995-08-29 International Business Machines Corporation Method and apparatus for dynamically allocating shared resource access quota
KR960015601B1 (ko) * 1994-02-08 1996-11-18 조백제 버퍼를 갖는 링 통신망 노드 장치 및 그 제어 방법
US5651003A (en) * 1995-06-07 1997-07-22 Whitetree, Inc. Stackable data cell switch architecture
JP3561853B2 (ja) * 1995-06-20 2004-09-02 富士通株式会社 二重リングネットワークシステム
US5946315A (en) * 1995-12-28 1999-08-31 Dynarc Inc. Method and device for synchronizing dynamic synchronous transfer mode in a ring topology
US5802321A (en) * 1996-06-20 1998-09-01 Square D Company Synchronous serial communication network for controlling single point I/O devices
US6262993B1 (en) 1996-11-08 2001-07-17 Kevin Kirmse Computer and peripheral networking device permitting the practical use of buffer insertion-based networks while communicating over unshielded twisted pair conductive media
US6748451B2 (en) 1998-05-26 2004-06-08 Dow Global Technologies Inc. Distributed computing environment using real-time scheduling logic and time deterministic architecture
US6272131B1 (en) 1998-06-11 2001-08-07 Synchrodyne Networks, Inc. Integrated data packet network using a common time reference
US6529518B1 (en) 1998-06-11 2003-03-04 Sun Microsystems, Inc. Method and apparatus for providing a network interface
US6138187A (en) * 1998-08-21 2000-10-24 International Business Machines Corporation Method and system for increasing spatial reuse in a serial storage architecture subsystem
DE19922171B4 (de) * 1999-05-12 2009-08-27 Infineon Technologies Ag Kommunikationssystem mit einem Kommunikationsbus
US6614805B1 (en) 1999-05-27 2003-09-02 Nortel Networks Limited Method and apparatus for media access control for packet transmission over a buffer insertion ring
US6650618B1 (en) * 1999-07-01 2003-11-18 Nortel Networks Limited Method and apparatus for managing communications between nodes in a bi-directional ring network
US6760328B1 (en) * 1999-10-14 2004-07-06 Synchrodyne Networks, Inc. Scheduling with different time intervals
US6731638B1 (en) 1999-10-14 2004-05-04 Synchrodyne Networks, Inc. Switch scheduling with common time reference
US6745262B1 (en) 2000-01-06 2004-06-01 International Business Machines Corporation Method, system, program, and data structure for queuing requests having different priorities
US6891828B2 (en) * 2001-03-12 2005-05-10 Network Excellence For Enterprises Corp. Dual-loop bus-based network switch using distance-value or bit-mask
US7117278B2 (en) * 2001-07-12 2006-10-03 Sun Micro Systems, Inc. Method for merging a plurality of data streams into a single data stream
US6842817B2 (en) 2001-07-13 2005-01-11 Sun Microsystems, Inc. Method for generating configuration tables and for forwarding packets through a network
US6691185B2 (en) 2001-07-13 2004-02-10 Sun Microsystems, Inc. Apparatus for merging a plurality of data streams into a single data stream
KR100471928B1 (ko) * 2002-11-18 2005-03-11 한국전자통신연구원 이중 링형 네트워크의 링 선택 방법
US7369514B1 (en) * 2003-06-18 2008-05-06 Nortel Networks Limited Source credit based fairness scheme
US7640359B1 (en) * 2003-09-19 2009-12-29 At&T Intellectual Property, I, L.P. Method, system and computer program product for facilitating the design and assignment of ethernet VLANs
US20050066036A1 (en) * 2003-09-19 2005-03-24 Neil Gilmartin Methods, systems and computer program products for facilitating the design and analysis of virtual networks based on total hub value
US7624187B1 (en) 2003-09-19 2009-11-24 At&T Intellectual Property, I, L.P. Method, system and computer program product for providing Ethernet VLAN capacity requirement estimation
US7958208B2 (en) * 2004-09-22 2011-06-07 At&T Intellectual Property I, L.P. System and method for designing a customized switched metro Ethernet data network
US7613205B1 (en) * 2006-03-24 2009-11-03 Trend Micro Incorporated Token-assignment networks over ethernet and methods therefor
US7536441B1 (en) 2008-07-09 2009-05-19 International Business Machines Corporation System and method for motivating delayed responses to messages
ES2942150T3 (es) * 2018-09-25 2023-05-30 Siemens Schweiz Ag Método y nodo de red para comunicarse a través de una red de paso de testigos

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556098A (en) * 1978-08-18 1985-12-03 Laboratoire Suisse De Recherches Horlogeres Hot chamber die casting of aluminum and its alloys
EP0054077B1 (en) * 1980-12-08 1984-11-21 International Business Machines Corporation Method of transmitting information between stations attached to a unidirectional transmission ring
US4491946A (en) * 1981-03-09 1985-01-01 Gould Inc. Multi-station token pass communication system
US4566097A (en) * 1983-12-23 1986-01-21 International Business Machines Corp. Token ring with secondary transmit opportunities
US4663748A (en) * 1984-04-12 1987-05-05 Unisearch Limited Local area network
GB8417910D0 (en) * 1984-07-13 1984-08-15 British Telecomm Communications network
JPS61100046A (ja) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp ル−プ伝送方法
US4745598A (en) * 1985-11-27 1988-05-17 General Electric Company Method and apparatus for maintaining a dynamic logical ring in a token passing LAN
US4768190A (en) * 1986-04-30 1988-08-30 Og Corporation Packet switching network
CA1269438A (en) * 1986-06-27 1990-05-22 Tomohiko Awazu Packet data communication system with ring type transmission line
US4805170A (en) * 1987-04-29 1989-02-14 American Telephone And Telegraph Company, At&T Bell Laboratories Data communication network

Also Published As

Publication number Publication date
DE69027362T2 (de) 1996-12-05
EP0392173A3 (en) 1992-12-02
EP0392173A2 (en) 1990-10-17
DE69027362D1 (de) 1996-07-18
US4926418A (en) 1990-05-15
JPH03205936A (ja) 1991-09-09
EP0392173B1 (en) 1996-06-12

Similar Documents

Publication Publication Date Title
US4926418A (en) Fairness algorithm for full-duplex buffer insertion ring
US5245605A (en) Integration of synchronous and asynchronous traffic on rings
US6330245B1 (en) Hub system with ring arbitration
US6584101B2 (en) Communication method for packet switching systems
US6012099A (en) Method and integrated circuit for high-bandwidth network server interfacing to a local area network
EP0448494B1 (en) Method of controlling access to a bus in a distributed queue dual bus (DQDB) network
US5229993A (en) Control of access through local carrier sensing for high data rate networks and control of access of synchronous messages through circulating reservation packets
EP0993152B1 (en) Switching device with multistage queuing scheme
US5144293A (en) Serial link communication system with cascaded switches
US4538147A (en) Bandwidth allocation in a token controlled loop communications network
KR20040032880A (ko) 지능 제어를 갖는 스케일러블 스위칭 시스템
KR19990021934A (ko) 전 2중이서네트용 802.3 매체접근제어 및 연관신호스킴
JP2592218B2 (ja) Ｆｄｄｉステーション・バイパス装置
US5666488A (en) Port expansion network and method for lAN hubs
US5383186A (en) Apparatus and method for synchronous traffic bandwidth on a token ring network
EP0239828B1 (en) Method of access to a local area network with a unidirectional transmission line, and network using such method
US6028837A (en) Ether ring architecture for local area networks
Watson et al. The demand priority MAC protocol
US5257258A (en) "Least time to reach bound" service policy for buffer systems
EP0505656B1 (en) Insert/remove signalling in LAN systems
JPH08228201A (ja) ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法
US7792029B2 (en) Network data transmission based on predefined receive times
Alkhatib The TurboLAN project. Phase 1: Protocol choices for high speed local area networks. Phase 2: TurboLAN Intelligent Network Adapter Card,(TINAC) architecture
Barilovits et al. 100VG-AnyLAN: Network operation and real-time capabilities
Elmiro A Formal Model of the Mac Layer of an Improved FDDI Protocol

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 16