JPH07162463A - シリアル伝送路用中継器 - Google Patents
シリアル伝送路用中継器Info
- Publication number
- JPH07162463A JPH07162463A JP34049393A JP34049393A JPH07162463A JP H07162463 A JPH07162463 A JP H07162463A JP 34049393 A JP34049393 A JP 34049393A JP 34049393 A JP34049393 A JP 34049393A JP H07162463 A JPH07162463 A JP H07162463A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- line
- pulse group
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 66
- 238000000926 separation method Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 claims description 5
- 230000002457 bidirectional effect Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
からなるデジタル信号を増幅してデータ伝送を行う。 【構成】 第1、第2の入出力端子25、26間が第1
の線路27と第2の線路28とに分かれており、第1の
線路27は信号分離回路33を介してさらにクロック線
路29とデータ線路30とに分かれている。クロック線
路29とデータ線路30には、トランジスタ35、37
が設けられており、信号分離回路33によって分離され
たクロックパルス群とデータパルス群とを各別に増幅し
て第2の入出力端子26から出力する。さらに、第2の
線路28には信号分離回路41を介してトランジスタ4
3が設けられており、第2の入出力端子26から入力さ
れたデータパルス群を増幅して第1の入出力端子25か
ら出力する。無効化回路46は、トランジスタ37から
信号が出力されている間はトランジスタ43を遮断し、
トランジスタ43から信号が出力されている間はトラン
ジスタ37を遮断して信号の帰還を防ぐ。
Description
数種のパルス群から構成されるデジタル信号が伝送され
る伝送路に介在されるシリアル伝送用中継器に関する。
ては、多数のセンサやアクチュエータをコントローラに
接続してこれらの間でデータ伝送を行う必要がある。こ
の際、マスタユニットとしてのコントローラと、ターミ
ナルユニットとしてのセンサやアクチュエータとの間の
データ伝送方式としては、ケーブル数を少なくできるシ
リアル伝送方式を採用して、デジタル信号を伝送するの
が一般的である。
とを接続する伝送路が長くなると、その伝送路の持つ線
抵抗や線容量によって伝送されるデジタル信号は途中で
減衰しデータ伝送を行うことができなくなってしまう。
それを防ぐために伝送路の途中に増幅回路を備えた中継
器を設けて減衰したデジタル信号を増幅しなおす技術が
従来より開発されている。
9521号公報に開示されている中継器が知られてお
り、その中継器の回路構成を図6に示す。中継器内は、
図中左側に接続される第1ターミナルから図中右側に接
続される接続される第2ターミナルへデジタル信号を伝
送する第1の伝送路1と、第2ターミナルから第1ター
ミナルへデジタル信号を伝送する第2の伝送路2とに分
かれており、第1の伝送路1及び第2の伝送路2の出力
側には増幅機能を備えた駆動ナンドゲート3、4が設け
られている。さらに、駆動ナンドゲート3、4から出力
されたデジタル信号が、他方の伝送路を径由してデジタ
ル信号が入力された側に帰還してしまわないように、ナ
ンドゲート5、6によって構成される無効化回路7が設
けられ、他方の伝送路の駆動ナンドゲート3、4の動作
を無効化することができる。
らデジタル信号が出力されると、その信号は第1の伝送
路1に設けられた駆動ナンドゲート3よって増幅されて
入出力端子9から右側の第2ターミナルに出力される。
この時、第2の伝送路2に設けられている駆動ナンドゲ
ート4は無効化回路7によって無効化されているので、
駆動ナンドゲート3から出力された信号が第2の伝送路
2を径由して左側の入出力端子8に帰還してしまうこと
はない。
送路では、ターミナル間に例えば、図5(A)に示すよ
うにクロックパルス群10とデータパルス群11とから
なり、”ロウレベル”、”中間レベル”、”ハイレベ
ル”の3値によって構成されるデジタル信号が伝送され
る場合がある。この場合に、上記構成の中継器では、減
衰した上記3値によって構成されるデジタル信号を増幅
してもとの状態に復元することができない。なぜなら、
増幅回路である駆動ナンドゲート3、4は、トランジス
タの飽和領域と遮断領域とをスイッチイング動作するか
ら、その出力はロウレベルかハイレベルかの2値しかな
く、3値により構成される上記デジタル信号を復元して
出力することができないからである。
で、その目的は、電圧レベルの異なる複数種のパルス群
からなるデジタル信号であっても誤りなく増幅できて確
実にデータ伝送を行うことができるシリアル伝送路用中
継器を提供するところにある。
に、本発明のシリアル伝送用中継器は、電圧レベルが異
なる複数種のパルス群からなるデジタル信号を伝送する
シリアル伝送路に介在される中継器であって、その伝送
路における送信側に位置して設けられデジタル信号を電
圧レベルに基づいて複数のパルス群とに分離する信号分
離回路と、この信号分離回路によって分離された複数の
パルス群とをそれぞれ各別に増幅して伝送路に出力する
複数の増幅回路とを備えたことに特徴を有する(請求項
1の発明)。
するためのデータパルス群と、これとは電圧レベルの異
なるクロックパルス群とからなるデジタル信号を伝送す
る双方向伝送路に介在される場合には、その中継器内の
一方のターミナルから他方のターミナル側への線路には
下記A1ないしA3を設け、他方のターミナルから一方
のターミナル側への線路には下記B1及びB2を設ける
と共に、下記C1及びC2の無効化手段を設けてもよい
(請求項2の発明)。
設けられデジタル信号を電圧レベルに基づいてデータパ
ルス群とクロックパルス群とに分離する信号分離回路 A2:上記信号分離回路によって分離されたデータパル
ス群を増幅して伝送路における他方のターミナル側に出
力する増幅回路 A3:上記信号分離回路によって分離されたクロックパ
ルス群を増幅して伝送路における他方のターミナル側に
出力する増幅回路 B1:上記他方のターミナル側に位置して設けられデジ
タル信号を電圧レベルに基づいてデータパルス群を分離
する信号分離回路 B2:上記信号分離回路によって分離されたデータパル
ス群を増幅して伝送路に出力する増幅回路 C1:上記一方のターミナルから上記他方のターミナル
側への線路をB1の信号分離回路により分離されたデー
タパルスに基づいて無効化する無効化手段 C2:上記他方のターミナルから上記一方のターミナル
側への線路をA1の信号分離回路により分離されたデー
タパルスに基づいて無効化する無効化手段
クパルス群10として機能し、ロウレベルと中間レベル
との2値のパルス群がデータパルス群11として機能す
る場合を例にとって請求項1の中継器の作用を説明す
る。その伝送路に請求項1の中継器が介在されていると
き、まず信号分離回路によって、入力信号はその電圧レ
ベルに応じてクロックパルス群とデータパルス群とに分
離される。そして、クロックパルス群とデータパルス群
とはそれぞれ各増幅回路によって各別に増幅されて出力
されるから、結局、中継器の出力側には増幅されたクロ
ックパルス群とデータパルス群とが合成されて3値のデ
ジタル信号となって次のターミナル側に伝送される。
その構成を図解した図4に基づいて説明する。この中継
器が介在されているシリアル伝送路は双方向伝送を行う
ようになっており、同図の左側に接続されるターミナル
からはデータパルス群と、このデータパルス群とは電圧
レベルの異なるクロックパルス群とを含んだ3値のデジ
タル信号が出力され、右側に接続されるターミナルから
は上記クロックパルスに同期してデータパルス群のみが
左側のターミナルに向けて出力される。
示すような3値のデジタル信号は出力されると、まず信
号分離回路A1によって同図(B)に示すクロックパル
ス群と同図(C)に示すデータパルス群とに分離され
る。分離されたクロックパルス群は増幅回路A3によっ
て増幅されて右側のターミナルへ出力され、データパル
ス群は増幅回路A2によって増幅されてやはり右側のタ
ーミナルへ出力される。
号を受信し、クロックパルス群に同期しながら左側のタ
ーミナルへデータパルス群を出力する場合には、右側の
ターミナルから左側のターミナルへの線路にクロックパ
ルス群と右側のターミナルから出力されたデータパルス
群とからなる3値のデジタル信号が入力される。する
と、信号分離回路B1によりデータパルス群のみを分離
して、分離されたデータパルス群を増幅回路B2によっ
て増幅して左側のターミナルへ出力する。
1により分離されたデータパルスに基づいて右側のター
ミナルから左側のターミナルへの線路の機能を無効化す
る。これによって、増幅回路A2から右側のターミナル
へ出力されるデータパルス群が、右側のターミナルから
左側のターミナルへの線路を径由して左側のターミナル
側へ帰還してしまうことが防止される。同様に、増幅回
路B2から左側のターミナルへデータパルス群が出力さ
れる場合に、そのデータパルス群が左側のターミナルか
ら右側のターミナルへの線路を径由して右側のターミナ
ル側に帰還しないように、そのデータパルス群に基づい
て無効化手段C1によって左側のターミナルから右側の
ターミナルへの線路が無効化される。
ル伝送路に電圧レベルが異なる複数種のパルス群からな
るデジタル信号が伝送される場合に、そのデジタル信号
を途中で増幅して伝送させることができるので、伝送路
が長くてもその信号は減衰することなく確実にシリアル
伝送を行うことができるという効果を奏する。
2の中継器によれば、他方のターミナルにデジタル信号
が出力されている間は他方のターミナルから一方のター
ミナルへの伝送路を無効にし、一方のターミナルへデジ
タル信号が出力されている間は一方のターミナルから他
方のターミナルへの伝送路を無効にする無効化手段を設
けたので、双方向伝送路に複数のパルス群からなるデジ
タル信号が伝送される場合でも出力された信号が他方の
線路を径由して帰還することがなく上記効果が得られ
る。
3を参照しながら説明する。本実施例のシリアル伝送路
用中継器21は、図3に示すように、産業用機械のコン
トローラであるマスタユニット22と、センサやアクチ
ュエータである各ターミナルユニット23a〜23dと
を接続するシリアル伝送路24に介在し、伝送される信
号の増幅を行う。
マスタユニット側に位置する第1の入出力端子25は、
マスタユニット22側の伝送路24に接続され、反対側
の第2の入出力端子26は遠方に位置するターミナルユ
ニット23c、23d側の伝送路24に接続されてい
る。この第1、第2の入出力端子間25、26は、内部
で第1の線路27と第2の線路28とに分かれており、
第1の線路27はマスタユニット22から遠方に位置す
る各ターミナルユニット23c,23d側へデジタル信
号を伝送するためのもので、第2の線路28は遠方に位
置する各ターミナルユニット23c、23dからマスタ
ユニット22側へデジタル信号を伝送するためのもので
ある。
9とデータ線路30とに分岐されており、クロック線路
29には、ツェナー電圧18Vのツェナーダイオード3
1がカソードを第1の入出力端子25側に位置させて挿
入され、データ線路30にはツェナー電圧6Vのツェナ
ーダイオード32がやはり上記同様にカソードを第1の
入出力端子25側に位置させて挿入されている。これに
よって、信号分離回路33が構成され、第1の入出力端
子25に18V以上の電圧が加わればツェナーダイオー
ド31、32には逆方向電流が流れ、6V〜18Vの間
であればツェナーダイオード32のみに逆方向電流が流
れ、6V以下であればツェナーダイオード31、32に
は逆方向電流は流れない。
を介して増幅回路に相当するトランジスタ35のベース
に接続されている。このトランジスタ35はPNP接合
型であり、エミッタは24Vの電源に接続され、コレク
タは第2の入出力端子26に接続されている。そして、
このトランジスタ35はベース電流が流れ出すと遮断状
態から飽和状態へスイッチ作動(オン作動)してコレク
タ電流が流れ出し、第2の入出力端子26を24Vとす
る。また、ベース電流が流れ出していない場合には、ト
ランジスタ35は遮断状態にある。
ェナーダイオード32はノアゲート36を介してトラン
ジスタ37のベースに接続されている。このトランジス
タ37はNPN接合型でエミッタはグランドに接続さ
れ、コレクタは第2の入出力端子26に接続されてい
る。そして、このトランジスタ37はベース電流が流れ
込むことより遮断領域から飽和領域にスイッチ作動(オ
ン作動)して第2の入出力端子26を0Vにする。ま
た、ベース電流が流れなければトランジスタ37は遮断
されたままである。
子26側には定電流源38がダイオード39を介して接
続されており、12Vの電源からダイオード39を介し
て第2の入出力端子26に一定の電流を流し、トランジ
スタ35、37が遮断されている場合に第2の入出力端
子26を12Vに維持する。
端子26側にツェナーダイオード40からなる信号分離
回路41が設けられており、ツェナーダイオード40は
カソードを第2の入出力端子26側に位置するように第
2の線路28に挿入されている。このツェナーダイオー
ド40のツェナー電圧は6Vであり、第2の入出力端子
26に6V以上の電圧が加われば逆方向電流が流れ、6
V以下であれば逆方向電流は流れない。
を介してトランジスタ43のベースに接続されている。
このトランジスタ43はNPN接合型であり、エミッタ
がグランドに接続され、コレクタが第1の入出力端子2
5に接続されており、ベース電流が流れ込むと遮断領域
から飽和領域にスイッチ作動(オン作動)して、第1の
入出力端子25を0Vとする。また、ベース電流が流れ
なければ、トランジスタ43は遮断状態のままである。
レイ回路44を介してノアゲート42の一方の入力側に
接続されており、そのノアゲート42の出力側はオフデ
ィレイ回路45を介してノアゲート36の一方の入力側
に接続されている。これによって、無効化回路46が構
成され、ノアゲート36の出力がハイレベルであればノ
アゲート42の出力を他方の入力に係わらず強制的にロ
ウレベルにしてトランジスタ43を遮断状態とし、ノア
ゲート42の出力がハイレベルの時にはノアゲート36
の出力を他方の入力に係わらず強制的にロウレベルとし
てトランジスタ37を遮断状態とする。
ト36の出力がロウレベルからハイレベルに立ち上がっ
た後、ノアゲート42の一方の入力側が立ち上がる時間
を遅延させるためのものである。即ち、出力状態にある
トランジスタ37が完全に遮断状態となってからトラン
ジスタ43の強制的な遮断状態を解除するために設けら
れている。オフディレイ回路45も上記同様に出力状態
にあるトランジスタ43が完全に遮断状態となってから
トランジスタ37の強制的な遮断状態を解除するために
ノアゲート36の一方の入力側の立ち上り時間を遅延さ
せるために設けられている。
マスタユニット22からは各ターミナルユニット23a
〜23dに情報を送るためのデータパルス群と、そのデ
ータパルス群とは電圧レベルが異なりデータパルス群の
同期を取るためのクロックパルス群とから構成される3
値のデジタル信号が出力される。このデジタル信号は図
5(A)に示すようにロウレベル、中間レベル、ハイレ
ベルから構成され、ハイレベルのパルス群がクロックパ
ルス群として機能し、ロウレベルと中間レベルとからな
るパルス群がデータパルス群として機能する。
dからもマスタユニット22へ情報を送る場合があり、
この場合にはクロックパルス群を受信して、そのクロッ
クパルス群に同期させながらデータパルス群をマスタユ
ニット22へ出力する。この場合にも、上記同様に図5
に示すような3値のデジタル信号となる。しかし、本実
施例では、マスタユニット22から中継器21の下流側
のターミナルユニット23c,23dに向けて信号が伝
送される場合と、その逆に信号が伝送される場合とで
は、回路動作が相違するから、次に場合を分けて説明す
る。
ット23c,23d側への伝送>この場合、マスタユニ
ット22はクロックパルス群とデータパルス群とを出力
するから、伝送路24には3値のデジタル信号が出力さ
れることになり、中継器21の第1の入出力端子25の
電圧波形は、例えば図2のX領域(波形図の左半部側)
に示すようになる。すると、中継器21内では、信号分
離回路33によって18V以上をハイレベル、6V〜1
8Vの間をロウレベルとするクロックパルス群と、6V
〜18Vをハイレベル、6V以下をロウレベルとするデ
ータパルス群Aとに分離される。そして、クロックパル
スがハイレベルの時にトランジスタ35をオン作動させ
て第2の入出力端子26に24Vを出力し、データパル
スがロウレベルの時にトランジスタ37をオン作動させ
て0Vを出力し、クロックパルスがロウレベルかつデー
タパルスがハイレベルの時には、定電流源38により1
2Vを出力する。これにより、減衰した3値のデジタル
信号はロウレベルが0V、中間レベルが12V、ハイレ
ベルが24Vの3値のデジタル信号に増幅されて第2の
入出力端子26から遠方に位置するターミナルユニット
23c,23dに出力されることとなる。
3が設けられているから、第2の入出力端子26に与え
られた信号が増幅されて第1の入出力端子25側に帰還
するという不都合が考えられる。しかし、トランジスタ
37が出力状態にあるときには、オフディレイ回路44
を介して無効信号A(ハイレベル)がノアゲート42の
一方の入力側に入力され、その出力がロウレベルとなっ
てトランジスタ43は強制的に遮断されるので、第2の
線路28を径由して信号が第1の入出力端子25に帰還
することはない。
2からクロックパルス群とデータパルス群とを出力する
場合だけでなく、マスタユニット22がクロックパルス
群のみを出力し、中継器21よりもマスタユニット22
側に位置するターミナルユニット23a,23bがその
クロックパルス群に同期してデータパルス群を出力する
場合にも同様となる。
マスタユニット22側への伝送>この場合には、マスタ
ユニット22はクロックパルス群のみを伝送路24に出
力し、中継器21よりも遠方に位置するターミナルユニ
ット23c,23dがそのクロックパルス群に同期させ
ながら伝送路24にデータパルス群を出力する。
出力端子25に与えられるクロックパルス群は上記同様
に信号分離回路33によって分離され、トランジスタ3
5によって増幅されるから、第2の入出力端子26から
遠方のターミナルユニット23c,23dに向けてクロ
ックパルス群が出力される。一方、各ターミナルユニッ
ト23c,23dはそのクロックパルス群に同期してデ
ータパルス群を伝送路24に出力するから、結局、第2
の入出力端子26の電位も例えば図2のY領域(波形図
の右半部側)に示すように、クロックパルス群とデータ
パルス群とが混在した3値のデジタル信号となる。
に設けられている信号分離回路41に入力されるから、
信号分離回路41によって6V以下をロウレベル、それ
以外をハイレベルとして区別し、図2に示すデータパル
ス群Bが分離される。このデータパルスがロウレベルの
時には、オフディレイ回路44の出力がロウレベルであ
ることを条件にノアゲート42を介してトランジスタ4
3がオン作動し第1の入出力端子25が0Vとなり、デ
ータパルスがハイレベルの時にはノアゲート42の出力
側がロウレベルとなってトランジスタ43は遮断され
る。
にトランジスタ37が設けられているから、第1の入出
力端子25に与えられた信号が増幅されて第2の入出力
端子26側に帰還するという不都合が考えられる。しか
し、トランジスタ43が出力状態にあるときには、オフ
ディレイ回路45を介して無効信号B(ハイレベル)が
ノアゲート36の一方の入力側に入力され、その出力が
ロウレベルとなってトランジスタ37は強制的に遮断さ
れるので、第1の線路27のデータ線路30を径由して
信号が第2の入出力端子26に帰還することはない。
とは電圧レベルの異なるクロックパルス群とからなる3
値のデジタル信号が伝送される場合でも、信号分離回路
33によって元のデータパルス群とクロックパルス群と
に分離した後、各別にトランジスタ35、37によって
増幅するようにしたので、そのような3値のデジタル信
号が伝送されるシリアル伝送路24においても本実施例
の中継器を介在させて使用することができる。従って、
3値のデジタル信号が伝送される伝送路24が長くても
信号が途中で減衰してしまうことがなく、マスタユニッ
ト22と各ターミナルユニット23a〜23d間で確実
にシリアル伝送を行うことができる。
送される場合に無効化回路46を設けて一方の線路、例
えば第1の線路27にデジタル信号が入力されている
間、第2の線路28に設けられているトランジスタ43
を遮断するようにしたので、第1の線路27から出力さ
れたデータパルス群が第2の線路28を径由して第1の
入出力端子25に帰還してしまうことを防止することが
できる。従って、双方向にデジタル信号が伝送される場
合でも本実施例の中継器は使用することができ、伝送さ
れるデジタル信号の減衰を防いで確実にシリアル伝送を
行うことができる。
はデータパルス群とクロックパルス群とからなる3値の
デジタル信号を分離するものであったが、電圧レベルの
異なる3種類以上のパルス群からなるデジタル信号が伝
送される場合には、これを分離するために、例えばツェ
ナーダイオードを3個以上設けて個々のパルス群に分離
するように構成すればよい。このように本実施例に種々
様々な変更が加えられたとしても本願の特許請求の範囲
にいう「信号分離回路」という概念に含まれることは勿
論である。
らクロックパルス群とデータパルス群とからなるデジタ
ル信号が出力され、遠方に位置するターミナルユニット
23c〜23dからはクロックパルス群に同期しながら
データパルス群が出力される場合の回路構成であった
が、例えば、2種のパルス群からなるデジタル信号であ
って、それぞれのパルス群が双方向に伝送される場合に
は、第1の線路及び第2の線路にそれぞれ2種のパルス
群を分離することができる信号分離回路及び分離された
パルス群を各別に増幅することができるトランジスタ及
びそれぞれの線路を無効にする無効化回路を設けた構成
にすればよいなど、要旨を逸脱しない範囲で種々様々な
変更が可能である。
2、B2) 46…無効化回路(無効化手段C1、C2)
Claims (2)
- 【請求項1】電圧レベルが異なる複数種のパルス群から
なるデジタル信号を伝送するシリアル伝送路に介在され
る中継器であって、 前記伝送路における送信側に位置して設けられ前記デジ
タル信号を電圧レベルに基づいて複数のパルス群とに分
離する信号分離回路と、 この信号分離回路によって分離された前記複数のパルス
群とをそれぞれ各別に増幅して前記伝送路に出力する複
数の増幅回路とを備えたことを特徴とするシリアル伝送
路用中継器。 - 【請求項2】ターミナル間で双方向に情報を伝送するた
めのデータパルス群と、これとは電圧レベルの異なるク
ロックパルス群とからなるデジタル信号を伝送する双方
向伝送路に介在される中継器であって、 その中継器内の一方のターミナルから他方のターミナル
側への線路には下記A1ないしA3が設けられ、前記他
方のターミナルから前記一方のターミナル側への線路に
は下記B1及びB2が設けられると共に、下記C1及び
C2の無効化手段が設けられていることを特徴とする双
方向シリアル伝送路用中継器。 A1:前記一方のターミナル側に位置して設けられ前記
デジタル信号を電圧レベルに基づいてデータパルス群と
クロックパルス群とに分離する信号分離回路 A2:上記信号分離回路によって分離された前記データ
パルス群を増幅して前記伝送路における他方のターミナ
ル側に出力する増幅回路 A3:上記信号分離回路によって分離された前記クロッ
クパルス群を増幅して前記伝送路における他方のターミ
ナル側に出力する増幅回路 B1:前記他方のターミナル側に位置して設けられ前記
デジタル信号を電圧レベルに基づいてデータパルス群を
分離する信号分離回路 B2:上記信号分離回路によって分離された前記データ
パルス群を増幅して前記伝送路に出力する増幅回路 C1:前記一方のターミナルから前記他方のターミナル
側への線路を前記B1の信号分離回路により分離された
データパルスに基づいて無効化する無効化手段 C2:前記他方のターミナルから前記一方のターミナル
側への線路を前記A1の信号分離回路により分離された
データパルスに基づいて無効化する無効化手段
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340493A JP2918777B2 (ja) | 1993-12-07 | 1993-12-07 | シリアル伝送路用中継器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340493A JP2918777B2 (ja) | 1993-12-07 | 1993-12-07 | シリアル伝送路用中継器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162463A true JPH07162463A (ja) | 1995-06-23 |
| JP2918777B2 JP2918777B2 (ja) | 1999-07-12 |
Family
ID=18337498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5340493A Expired - Fee Related JP2918777B2 (ja) | 1993-12-07 | 1993-12-07 | シリアル伝送路用中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918777B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143957A (en) * | 1981-02-28 | 1982-09-06 | Omron Tateisi Electronics Co | Serial data transmission system |
| JPS623141U (ja) * | 1985-06-20 | 1987-01-09 | ||
| JPS6489839A (en) * | 1987-09-30 | 1989-04-05 | Kuroda Precision Ind Ltd | Serial transmission system for parallel sensor signal |
| JPH0193229A (ja) * | 1987-10-02 | 1989-04-12 | Matsushita Electric Ind Co Ltd | 双方向リピータ回路 |
-
1993
- 1993-12-07 JP JP5340493A patent/JP2918777B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143957A (en) * | 1981-02-28 | 1982-09-06 | Omron Tateisi Electronics Co | Serial data transmission system |
| JPS623141U (ja) * | 1985-06-20 | 1987-01-09 | ||
| JPS6489839A (en) * | 1987-09-30 | 1989-04-05 | Kuroda Precision Ind Ltd | Serial transmission system for parallel sensor signal |
| JPH0193229A (ja) * | 1987-10-02 | 1989-04-12 | Matsushita Electric Ind Co Ltd | 双方向リピータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2918777B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4178620A (en) | Three state bus driver with protection circuitry | |
| KR940007655A (ko) | 단선식 선로를 구비한 직렬 버스 시스템 | |
| US5666354A (en) | CMOS bi-directional differential link | |
| DE69320503D1 (de) | Dreizustandspuffer für ein System mit zweifacher Speisespannung | |
| JPH07297762A (ja) | 回線切替え装置 | |
| US4994690A (en) | Split level bus | |
| EP0047114A1 (en) | Data transmission system and an industrial robot using the system | |
| SE9304025D0 (sv) | Signaleringssystem | |
| JP2918777B2 (ja) | シリアル伝送路用中継器 | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| KR100360507B1 (ko) | 입력 회로, 출력 회로 및 입출력 회로와 상기 입출력회로를 사용하는 신호 전송 시스템 | |
| KR970049539A (ko) | 버스 드라이버 고장 검출 시스템 | |
| US4081787A (en) | Prioritied photo-isolated digital data transmission system | |
| US4070545A (en) | Multidirectional repeater | |
| US3976952A (en) | Sense amplifier | |
| KR960035645A (ko) | 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법 | |
| JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
| SU1148109A1 (ru) | Транзисторный переключатель | |
| JPH0563052B2 (ja) | ||
| KR930002144Y1 (ko) | 2라인 입력신호간의 크로스 토크 방지회로 | |
| JP2863066B2 (ja) | データ伝送方法 | |
| JPH01296730A (ja) | デジタル伝送方式 | |
| JP3180697B2 (ja) | アンダーシュートオーバーシュート防止回路 | |
| JP2663487B2 (ja) | デジタル通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130423 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130423 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130423 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |