JPH07162901A - 給電回路のダイヤル・パルス応答スピードアップ回路 - Google Patents
給電回路のダイヤル・パルス応答スピードアップ回路Info
- Publication number
- JPH07162901A JPH07162901A JP5308792A JP30879293A JPH07162901A JP H07162901 A JPH07162901 A JP H07162901A JP 5308792 A JP5308792 A JP 5308792A JP 30879293 A JP30879293 A JP 30879293A JP H07162901 A JPH07162901 A JP H07162901A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- output
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【目的】ＳＬＩＣ装置の給電回路のダイヤル・パルス応
答スピードアップ回路に関し、オンフック伝送を可能に
することを目的とする。 【構成】電話回線の給電電圧を演算して得た出力電圧Ｖ
O を、抵抗Ｒ１，Ｒ２と両抵抗の接続点と接地間に設け
たコンデンサＣ１とからなる回路を経て帰還入力ＶI に
加えて、電流源Ｓを制御して給電電流を一定に保つＳＬ
ＩＣ装置の給電回路において、充電スピードアップ回路
１を設けて、電話回線に接続されたスイッチＳＷのオン
に基づく出力電圧ＶO の変化時、コンデンサＣ１を別電
源に接続してその充電を速め、放電スピードアップ回路
２を設けて、スイッチＳＷのオフに基づく出力電圧ＶO
の変化時、第１の抵抗Ｒ１の両端を短絡してコンデンサ
Ｃ１の放電を速め、制御回路３を設けて、ダイヤル・パ
ルス検出信号出力時、放電スピードアップ回路２による
第１の抵抗Ｒ１の短絡を有効にする。
答スピードアップ回路に関し、オンフック伝送を可能に
することを目的とする。 【構成】電話回線の給電電圧を演算して得た出力電圧Ｖ
O を、抵抗Ｒ１，Ｒ２と両抵抗の接続点と接地間に設け
たコンデンサＣ１とからなる回路を経て帰還入力ＶI に
加えて、電流源Ｓを制御して給電電流を一定に保つＳＬ
ＩＣ装置の給電回路において、充電スピードアップ回路
１を設けて、電話回線に接続されたスイッチＳＷのオン
に基づく出力電圧ＶO の変化時、コンデンサＣ１を別電
源に接続してその充電を速め、放電スピードアップ回路
２を設けて、スイッチＳＷのオフに基づく出力電圧ＶO
の変化時、第１の抵抗Ｒ１の両端を短絡してコンデンサ
Ｃ１の放電を速め、制御回路３を設けて、ダイヤル・パ
ルス検出信号出力時、放電スピードアップ回路２による
第１の抵抗Ｒ１の短絡を有効にする。
Description
【０００１】
【産業上の利用分野】本発明は、給電回路のダイヤル・
パルス応答スピードアップ回路に関し、特にＳＬＩＣ
（Subscriber Line Interface Circuit)用のダイヤル・
パルス応答スピードアップ回路において、オンフック伝
送を可能にしたものである。
パルス応答スピードアップ回路に関し、特にＳＬＩＣ
（Subscriber Line Interface Circuit)用のダイヤル・
パルス応答スピードアップ回路において、オンフック伝
送を可能にしたものである。
【０００２】ＳＬＩＣは、加入者線における給電電圧
（または給電電流）を一定に保つために、給電電圧（ま
たは給電電流）を帰還回路を用いて制御する機能を有す
るＬＳＩであって、電話機と交換機の間に接続されて、
ディジタル信号とアナログ信号との相互の変換等を行
う、ＤＬＣ（Digital Loop Carrier）装置内に組み込ま
れているものである。
（または給電電流）を一定に保つために、給電電圧（ま
たは給電電流）を帰還回路を用いて制御する機能を有す
るＬＳＩであって、電話機と交換機の間に接続されて、
ディジタル信号とアナログ信号との相互の変換等を行
う、ＤＬＣ（Digital Loop Carrier）装置内に組み込ま
れているものである。
【０００３】交換機，ＰＢＸ，加入者系伝送装置の遠方
局（Remote Terminal)等のチャンネルを構成する給電回
路においては、近年における伝送装置の小型化の要求に
伴って、その小型化が要求されており、そのため、種々
なＳＬＩＣ、またはこのような給電機能と監視機能とハ
イブリッド機能とを併せもつＢＳＨ−ＬＳＩが提供され
ている。
局（Remote Terminal)等のチャンネルを構成する給電回
路においては、近年における伝送装置の小型化の要求に
伴って、その小型化が要求されており、そのため、種々
なＳＬＩＣ、またはこのような給電機能と監視機能とハ
イブリッド機能とを併せもつＢＳＨ−ＬＳＩが提供され
ている。
【０００４】このようなＳＬＩＣ（ＢＳＨ−ＬＳＩ）に
おいては、回路形式によって、ダイヤル・パルス応答の
遅いものがあり、ダイヤル・パルス応答スピードアップ
回路が必要となる。一方、通信サービスの多様化に伴
い、オンフック時の信号伝送が要求されている。そこ
で、このような形式のＬＳＩに対して、両者の要求を満
たすことが可能な、外部補償回路としての、給電回路の
ダイヤル・パルス応答スピードアップ回路が求められて
いる。
おいては、回路形式によって、ダイヤル・パルス応答の
遅いものがあり、ダイヤル・パルス応答スピードアップ
回路が必要となる。一方、通信サービスの多様化に伴
い、オンフック時の信号伝送が要求されている。そこ
で、このような形式のＬＳＩに対して、両者の要求を満
たすことが可能な、外部補償回路としての、給電回路の
ダイヤル・パルス応答スピードアップ回路が求められて
いる。
【０００５】
【従来の技術】図８は、従来例の原理的構成を示したも
のであって、電話機と交換機の間に接続されるＤＬＣ装
置内のＳＬＩＣにおけるダイヤル・パルス応答スピード
アップ回路を例示している。
のであって、電話機と交換機の間に接続されるＤＬＣ装
置内のＳＬＩＣにおけるダイヤル・パルス応答スピード
アップ回路を例示している。
【０００６】図８において、ＳＬＩＣの端子Ａ，Ｂに接
続されたＬ1,Ｌ2 は電話回線を示している。また、電話
回線Ｌ1,Ｌ2 に接続されたスイッチＳＷは、電話機のフ
ックスイッチまたはダイヤル接点を示し、電話機のオフ
フック／オンフックまたはダイヤル・パルスに応じてス
イッチＳＷがオン／オフする。
続されたＬ1,Ｌ2 は電話回線を示している。また、電話
回線Ｌ1,Ｌ2 に接続されたスイッチＳＷは、電話機のフ
ックスイッチまたはダイヤル接点を示し、電話機のオフ
フック／オンフックまたはダイヤル・パルスに応じてス
イッチＳＷがオン／オフする。
【０００７】ＳＬＩＣの一方の端子ＡはＳＬＩＣ内にお
いて接地されており、他方の端子Ｂに電流源Ｓを経て−
４８Ｖが供給されている。ＯＰ１はオペアンプ（演算増
幅器）を示し、スイッチＳＷのオン／オフ時、オペアン
プＯＰ１の入力電圧が変化することによって、その出力
電圧が変化する。ＣＬは演算部であって、オペアンプＯ
Ｐ１の出力電圧の変化によって所定の演算を行って、演
算結果を出力電圧ＶOとして送出する。出力電圧Ｖ
O は、通常、オンフックで０Ｖ、オフフックで−２．５
Ｖである。
いて接地されており、他方の端子Ｂに電流源Ｓを経て−
４８Ｖが供給されている。ＯＰ１はオペアンプ（演算増
幅器）を示し、スイッチＳＷのオン／オフ時、オペアン
プＯＰ１の入力電圧が変化することによって、その出力
電圧が変化する。ＣＬは演算部であって、オペアンプＯ
Ｐ１の出力電圧の変化によって所定の演算を行って、演
算結果を出力電圧ＶOとして送出する。出力電圧Ｖ
O は、通常、オンフックで０Ｖ、オフフックで−２．５
Ｖである。
【０００８】出力電圧ＶO によって、抵抗Ｒ１，コンデ
ンサＣ１，抵抗Ｒ２からなるローパスフィルタを経て、
ＳＬＩＣ内のオペアンプＯＰ２の帰還入力ＶI に対し
て、音声成分を減衰させて平滑化した入力電流Ｉ1 を発
生する。コンデンサＣ１の一端は、接地されている。オ
ペアンプＯＰ２は、入力電流Ｉ1 を増幅して出力電流を
発生し、電流源Ｓに対して制御電流として供給すること
によって帰還制御が行われて、オフフック時の電流ＩL
が一定に制御される。このような制御が、スイッチＳＷ
のオン／オフごとに繰り返して行われることによっ、電
話回線の電流が一定に保たれる。
ンサＣ１，抵抗Ｒ２からなるローパスフィルタを経て、
ＳＬＩＣ内のオペアンプＯＰ２の帰還入力ＶI に対し
て、音声成分を減衰させて平滑化した入力電流Ｉ1 を発
生する。コンデンサＣ１の一端は、接地されている。オ
ペアンプＯＰ２は、入力電流Ｉ1 を増幅して出力電流を
発生し、電流源Ｓに対して制御電流として供給すること
によって帰還制御が行われて、オフフック時の電流ＩL
が一定に制御される。このような制御が、スイッチＳＷ
のオン／オフごとに繰り返して行われることによっ、電
話回線の電流が一定に保たれる。
【０００９】いま、ダイヤル・パルスによるスイッチＳ
Ｗのオン／オフを考えると、スイッチＳＷがオフからオ
ンに変化した場合、出力電圧ＶO が０Ｖから−２．５Ｖ
に変化するが、コンデンサＣ１の充電時定数に基づく電
位の立ち上がりの遅れによって、入力電流Ｉ1 の立ち上
がりに遅れを生じ、そのためダイヤル・パルスの立ち上
がり検出に遅延を生じて、ダイヤル・パルスの応答に追
従できなくなる。また、スイッチＳＷがオンからオフに
変化した場合、出力電圧ＶO が−２．５Ｖから０Ｖに変
化するが、コンデンサＣ１の残留電荷に基づいて、電流
源Ｓに対する制御が継続するため、電流源の解放出力電
圧が上昇しようとするので、これによって、給電電圧の
安定性が低下する。
Ｗのオン／オフを考えると、スイッチＳＷがオフからオ
ンに変化した場合、出力電圧ＶO が０Ｖから−２．５Ｖ
に変化するが、コンデンサＣ１の充電時定数に基づく電
位の立ち上がりの遅れによって、入力電流Ｉ1 の立ち上
がりに遅れを生じ、そのためダイヤル・パルスの立ち上
がり検出に遅延を生じて、ダイヤル・パルスの応答に追
従できなくなる。また、スイッチＳＷがオンからオフに
変化した場合、出力電圧ＶO が−２．５Ｖから０Ｖに変
化するが、コンデンサＣ１の残留電荷に基づいて、電流
源Ｓに対する制御が継続するため、電流源の解放出力電
圧が上昇しようとするので、これによって、給電電圧の
安定性が低下する。
【００１０】図８において、充電スピードアップ回路
１，放電スピードアップ回路２は、このような問題を回
避するために設けられている。すなわち充電スピードア
ップ回路１は、出力電圧ＶO の立ち上がり（低下）を検
出して、別に設けられた充電用電源を接続することによ
って、コンデンサＣ１を急速に充電して、電流ＩL の立
ち上がりを速くする作用を行う。また放電スピードアッ
プ回路２は、出力電圧Ｖ O の立ち下がり（上昇）を検出
して、コンデンサＣ１の端子を短絡して放電させること
によって、コンデンサＣ１の電荷の影響を除去する。
１，放電スピードアップ回路２は、このような問題を回
避するために設けられている。すなわち充電スピードア
ップ回路１は、出力電圧ＶO の立ち上がり（低下）を検
出して、別に設けられた充電用電源を接続することによ
って、コンデンサＣ１を急速に充電して、電流ＩL の立
ち上がりを速くする作用を行う。また放電スピードアッ
プ回路２は、出力電圧Ｖ O の立ち下がり（上昇）を検出
して、コンデンサＣ１の端子を短絡して放電させること
によって、コンデンサＣ１の電荷の影響を除去する。
【００１１】
【発明が解決しようとする課題】このように、従来の給
電回路のダイヤル・パルス応答スピードアップ回路によ
れば、ＳＬＩＣに接続された音声成分除去用ローパスフ
ィルタのコンデンサＣ１の影響によるダイヤル・パルス
検出遅延を防止して、ダイヤル・パルスの応答を速くす
ることができる。
電回路のダイヤル・パルス応答スピードアップ回路によ
れば、ＳＬＩＣに接続された音声成分除去用ローパスフ
ィルタのコンデンサＣ１の影響によるダイヤル・パルス
検出遅延を防止して、ダイヤル・パルスの応答を速くす
ることができる。
【００１２】しかしながら、このような回路においてオ
ンフック伝送を行おうとすると、ＳＬＩＣの出力電圧Ｖ
O に伝送信号成分を発生する。充電スピードアップ回路
は、動作閾値のとり方によって、出力電圧ＶO における
伝送信号レベルが極端に大きくないかぎり、電流源Ｓの
動作に影響を与えることはなく、従ってオンフック伝送
に支障を生じることはない。一方、放電スピードアップ
回路は、伝送信号に基づいて抵抗Ｒ１が短絡されて、コ
ンデンサＣ１が放電することによって、抵抗Ｒ２を経て
電流が流れて、電流源Ｓに対する制御が行われるため、
電流源Ｓの解放出力電圧が変化して、オンフック伝送さ
れている信号波形を歪ませることになる。
ンフック伝送を行おうとすると、ＳＬＩＣの出力電圧Ｖ
O に伝送信号成分を発生する。充電スピードアップ回路
は、動作閾値のとり方によって、出力電圧ＶO における
伝送信号レベルが極端に大きくないかぎり、電流源Ｓの
動作に影響を与えることはなく、従ってオンフック伝送
に支障を生じることはない。一方、放電スピードアップ
回路は、伝送信号に基づいて抵抗Ｒ１が短絡されて、コ
ンデンサＣ１が放電することによって、抵抗Ｒ２を経て
電流が流れて、電流源Ｓに対する制御が行われるため、
電流源Ｓの解放出力電圧が変化して、オンフック伝送さ
れている信号波形を歪ませることになる。
【００１３】本発明は、このような従来技術の課題を解
決しようとするものであって、給電回路のダイヤル・パ
ルス応答スピードアップ回路において、ＳＬＩＣのダイ
ヤル・パルス応答動作を外部から補償することができる
とともに、オンフック伝送を可能にすることを目的とし
ている。
決しようとするものであって、給電回路のダイヤル・パ
ルス応答スピードアップ回路において、ＳＬＩＣのダイ
ヤル・パルス応答動作を外部から補償することができる
とともに、オンフック伝送を可能にすることを目的とし
ている。
【００１４】
【課題を解決するための手段】(1) 電話回線の給電電圧
を演算して得られた出力電圧ＶO を順次直列に接続され
た第１および第２の抵抗Ｒ１，Ｒ２とこの両抵抗の接続
点と接地間に設けられたコンデンサＣ１とからなる回路
を経て帰還入力ＶI に加えることによって電流源Ｓを制
御して給電電流を一定に保つＳＬＩＣ装置の給電回路に
おいて、電話回線に接続されたスイッチのオンに基づく
出力電圧ＶO の変化時、コンデンサを別電源に接続して
その充電を速める充電スピードアップ回路と、電話回線
に接続されたスイッチＳＷのオフに基づく出力電圧ＶO
の変化時、第１の抵抗Ｒ１の両端を短絡してコンデンサ
Ｃ１の放電を速める放電スピードアップ回路と、ＳＬＩ
Ｃ装置のダイヤル・パルス検出信号出力時、放電スピー
ドアップ回路による第１の抵抗Ｒ１の短絡を有効にする
放電制御回路とを備えて、給電回路のダイヤル・パルス
応答スピードアップ回路を構成する。
を演算して得られた出力電圧ＶO を順次直列に接続され
た第１および第２の抵抗Ｒ１，Ｒ２とこの両抵抗の接続
点と接地間に設けられたコンデンサＣ１とからなる回路
を経て帰還入力ＶI に加えることによって電流源Ｓを制
御して給電電流を一定に保つＳＬＩＣ装置の給電回路に
おいて、電話回線に接続されたスイッチのオンに基づく
出力電圧ＶO の変化時、コンデンサを別電源に接続して
その充電を速める充電スピードアップ回路と、電話回線
に接続されたスイッチＳＷのオフに基づく出力電圧ＶO
の変化時、第１の抵抗Ｒ１の両端を短絡してコンデンサ
Ｃ１の放電を速める放電スピードアップ回路と、ＳＬＩ
Ｃ装置のダイヤル・パルス検出信号出力時、放電スピー
ドアップ回路による第１の抵抗Ｒ１の短絡を有効にする
放電制御回路とを備えて、給電回路のダイヤル・パルス
応答スピードアップ回路を構成する。
【００１５】(2) (1) の場合に、充電スピードアップ回
路を、出力電圧ＶO が所定閾値以下になったとき出力を
発生する演算増幅器ＯＰ１１と、演算増幅器ＯＰ１１の
出力によってパルスを発生する微分回路Ｃ１１，Ｒ１３
と、所定電源から充電電圧を発生する分圧回路Ｒ１４，
Ｒ１５と、パルスの発生時オンになって、充電電圧をコ
ンデンサＣ１に供給するアナログスイッチＡＳ１１とか
ら構成する。
路を、出力電圧ＶO が所定閾値以下になったとき出力を
発生する演算増幅器ＯＰ１１と、演算増幅器ＯＰ１１の
出力によってパルスを発生する微分回路Ｃ１１，Ｒ１３
と、所定電源から充電電圧を発生する分圧回路Ｒ１４，
Ｒ１５と、パルスの発生時オンになって、充電電圧をコ
ンデンサＣ１に供給するアナログスイッチＡＳ１１とか
ら構成する。
【００１６】(3) (1) の場合に、放電スピードアップ回
路を、出力電圧ＶO が所定閾値以上になったとき出力を
発生する演算増幅器ＯＰ２１と、第１の抵抗Ｒ１の一端
に接続され、演算増幅器ＯＰ２１の出力発生時オンにな
るアナログスイッチＡＳ２１とから構成し、放電制御回
路を、ＳＬＩＣ装置のダイヤル・パルス検出信号を遅延
させる積分回路Ｒ３１，Ｃ３１と、この遅延した信号を
反転するＮＯＴゲートＩＣ３１と、第１の抵抗Ｒ１の他
端とアナログスイッチＡＳ２１との間に接続され、ＮＯ
ＴゲートＩＣ３１の遅延出力によってオンになるアナロ
グスイッチＡＳ３１とから構成する。
路を、出力電圧ＶO が所定閾値以上になったとき出力を
発生する演算増幅器ＯＰ２１と、第１の抵抗Ｒ１の一端
に接続され、演算増幅器ＯＰ２１の出力発生時オンにな
るアナログスイッチＡＳ２１とから構成し、放電制御回
路を、ＳＬＩＣ装置のダイヤル・パルス検出信号を遅延
させる積分回路Ｒ３１，Ｃ３１と、この遅延した信号を
反転するＮＯＴゲートＩＣ３１と、第１の抵抗Ｒ１の他
端とアナログスイッチＡＳ２１との間に接続され、ＮＯ
ＴゲートＩＣ３１の遅延出力によってオンになるアナロ
グスイッチＡＳ３１とから構成する。
【００１７】(4) 電話回線の給電電圧を演算して得られ
た出力電圧ＶO を順次直列に接続された第１および第２
の抵抗Ｒ１，Ｒ２とこの両抵抗の接続点と接地間に設け
られたコンデンサＣ１とからなる回路を経て帰還入力Ｖ
I に加えることによって電流源Ｓを制御して給電電流を
一定に保つＳＬＩＣ装置の給電回路において、制御信号
入力に応じてコンデンサＣ１と両抵抗Ｒ１，Ｒ２の接続
点とを切り離すとともに、このコンデンサＣ１を別電源
に接続して充電する開閉回路と、ＳＬＩＣ装置からのダ
イヤル・パルスの検出信号の入力状態を検出して開閉回
路に対する制御信号を発生する制御回路とを備えて、給
電回路のダイヤル・パルス応答スピードアップ回路を構
成する。
た出力電圧ＶO を順次直列に接続された第１および第２
の抵抗Ｒ１，Ｒ２とこの両抵抗の接続点と接地間に設け
られたコンデンサＣ１とからなる回路を経て帰還入力Ｖ
I に加えることによって電流源Ｓを制御して給電電流を
一定に保つＳＬＩＣ装置の給電回路において、制御信号
入力に応じてコンデンサＣ１と両抵抗Ｒ１，Ｒ２の接続
点とを切り離すとともに、このコンデンサＣ１を別電源
に接続して充電する開閉回路と、ＳＬＩＣ装置からのダ
イヤル・パルスの検出信号の入力状態を検出して開閉回
路に対する制御信号を発生する制御回路とを備えて、給
電回路のダイヤル・パルス応答スピードアップ回路を構
成する。
【００１８】(5) (4) の場合に、開閉回路を、制御信号
入力に応じてオフになってコンデンサＣ１と両抵抗Ｒ
１，Ｒ２の接続点とを切り離すアナログスイッチＡＳ４
１と、所定電源から充電電圧を発生する分圧回路Ｒ４
１，Ｒ４２と、制御信号の反転入力に応じてオンになっ
てコンデンサＣ１にこの充電電圧を供給するアナログス
イッチＡＳ４２とから構成する。
入力に応じてオフになってコンデンサＣ１と両抵抗Ｒ
１，Ｒ２の接続点とを切り離すアナログスイッチＡＳ４
１と、所定電源から充電電圧を発生する分圧回路Ｒ４
１，Ｒ４２と、制御信号の反転入力に応じてオンになっ
てコンデンサＣ１にこの充電電圧を供給するアナログス
イッチＡＳ４２とから構成する。
【００１９】(6) (4) の場合に、制御回路を、ＳＬＩＣ
装置からのダイヤル・パルスの検出信号を積分する積分
回路Ｒ５１，Ｃ５１と積分抵抗Ｒ５１に並列に接続され
た順方向のダイオードＤ５１とからなる第１の回路と、
ＳＬＩＣ装置からのダイヤル・パルスの検出信号を積分
する積分回路Ｒ５２，Ｃ５２と積分抵抗Ｒ５２に並列に
接続された逆方向のダイオードＤ５２とこの積分回路に
従続に接続されたＮＯＴゲートＩＣ５２とからなる第２
の回路と、第１の回路の出力と第２の回路の出力のナン
ドをとって制御信号を発生するナンド回路ＩＣ５３とか
ら構成する。
装置からのダイヤル・パルスの検出信号を積分する積分
回路Ｒ５１，Ｃ５１と積分抵抗Ｒ５１に並列に接続され
た順方向のダイオードＤ５１とからなる第１の回路と、
ＳＬＩＣ装置からのダイヤル・パルスの検出信号を積分
する積分回路Ｒ５２，Ｃ５２と積分抵抗Ｒ５２に並列に
接続された逆方向のダイオードＤ５２とこの積分回路に
従続に接続されたＮＯＴゲートＩＣ５２とからなる第２
の回路と、第１の回路の出力と第２の回路の出力のナン
ドをとって制御信号を発生するナンド回路ＩＣ５３とか
ら構成する。
【００２０】
【作用】図１は、本発明の原理的構成（１）を示したも
のであって、図８におけると同じものを同じ番号で示
し、３は放電制御回路であって、ＳＬＩＣのダイヤル・
パルス検出信号端子ＬＣＤＥＴ（Loop Current Detecto
r)の出力に応じて、放電スピードアップ回路２の動作を
制御する。
のであって、図８におけると同じものを同じ番号で示
し、３は放電制御回路であって、ＳＬＩＣのダイヤル・
パルス検出信号端子ＬＣＤＥＴ（Loop Current Detecto
r)の出力に応じて、放電スピードアップ回路２の動作を
制御する。
【００２１】図１において、スイッチＳＷによってダイ
ヤル・パルスが印加されると、演算部ＣＬから出力され
るＳＬＩＣの出力電圧ＶO が変化する。このときオペア
ンプＯＰ２の帰還入力ＶI に流入する電流Ｉ1 の定常値
は、抵抗Ｒ１，Ｒ２の値によって決定されるが、過渡的
にはコンデンサＣ１の影響を受ける。そこで、次のよう
な充電および放電の制御が必要となる。
ヤル・パルスが印加されると、演算部ＣＬから出力され
るＳＬＩＣの出力電圧ＶO が変化する。このときオペア
ンプＯＰ２の帰還入力ＶI に流入する電流Ｉ1 の定常値
は、抵抗Ｒ１，Ｒ２の値によって決定されるが、過渡的
にはコンデンサＣ１の影響を受ける。そこで、次のよう
な充電および放電の制御が必要となる。
【００２２】すなわち、スイッチＳＷがオンになって、
出力電圧ＶO によってコンデンサＣ１が充電される際に
は、抵抗Ｒ１，コンデンサＣ１による充電の遅延を防止
するため、充電スピードアップ回路１によって、別に設
けられた電源電圧〔ＶO ×Ｒ２／（Ｒ１＋Ｒ２）〕から
コンデンサＣ１を充電することによって、充電をスピー
ドアップする。
出力電圧ＶO によってコンデンサＣ１が充電される際に
は、抵抗Ｒ１，コンデンサＣ１による充電の遅延を防止
するため、充電スピードアップ回路１によって、別に設
けられた電源電圧〔ＶO ×Ｒ２／（Ｒ１＋Ｒ２）〕から
コンデンサＣ１を充電することによって、充電をスピー
ドアップする。
【００２３】スイッチＳＷがオフになって、コンデンサ
Ｃ１が放電する際には、抵抗Ｒ１による放電の遅延を防
止するため、放電スピードアップ回路２によって抵抗Ｒ
１を短絡して、コンデンサＣ１の放電を速める。この
際、放電スピードアップ回路２が抵抗Ｒ１を短絡できる
時間は、放電制御回路３によって限られていて、スイッ
チＳＷがオフしてから、一定時間後は、伝送信号の成分
が出力電圧ＶO に現れて、放電スピードアップ回路２が
動作しても、抵抗Ｒ１を短絡できない。
Ｃ１が放電する際には、抵抗Ｒ１による放電の遅延を防
止するため、放電スピードアップ回路２によって抵抗Ｒ
１を短絡して、コンデンサＣ１の放電を速める。この
際、放電スピードアップ回路２が抵抗Ｒ１を短絡できる
時間は、放電制御回路３によって限られていて、スイッ
チＳＷがオフしてから、一定時間後は、伝送信号の成分
が出力電圧ＶO に現れて、放電スピードアップ回路２が
動作しても、抵抗Ｒ１を短絡できない。
【００２４】図２は、本発明の原理的構成（２）を示し
たものであって、図１におけると同じものを同じ番号で
示し、４は抵抗Ｒ１，Ｒ２の接続点とコンデンサＣ１と
の接続をオン／オフする開閉回路、５はＬＣＤＥＴ出力
に応じて開閉回路４の動作を制御する制御回路である。
たものであって、図１におけると同じものを同じ番号で
示し、４は抵抗Ｒ１，Ｒ２の接続点とコンデンサＣ１と
の接続をオン／オフする開閉回路、５はＬＣＤＥＴ出力
に応じて開閉回路４の動作を制御する制御回路である。
【００２５】図２において、スイッチＳＷによってダイ
ヤル・パルスが印加されると、演算部ＣＬから出力され
るＳＬＩＣの出力電圧ＶO が変化する。このときオペア
ンプＯＰ２の帰還入力ＶI に流入する電流Ｉ1 の定常値
は、抵抗Ｒ１，Ｒ２の値によって決定されるが、過渡的
にはコンデンサＣ１の影響を受ける。そこで、次のよう
な制御が有効である。
ヤル・パルスが印加されると、演算部ＣＬから出力され
るＳＬＩＣの出力電圧ＶO が変化する。このときオペア
ンプＯＰ２の帰還入力ＶI に流入する電流Ｉ1 の定常値
は、抵抗Ｒ１，Ｒ２の値によって決定されるが、過渡的
にはコンデンサＣ１の影響を受ける。そこで、次のよう
な制御が有効である。
【００２６】すなわち、オフフック状態からスイッチＳ
Ｗによってダイヤル・パルスが印加されたとき、制御回
路５がダイヤル・パルスを検出して、コンデンサＣ１を
抵抗Ｒ１，Ｒ２の接続点から切り離すので、コンデンサ
Ｃ１の電荷に基づく過渡現象の影響を除去することがで
きる。コンデンサＣ１は、定常オンフックおよび定常オ
フフックでは、抵抗Ｒ１，Ｒ２接続点に接続されている
ので、オンフック時の信号伝送が可能である。
Ｗによってダイヤル・パルスが印加されたとき、制御回
路５がダイヤル・パルスを検出して、コンデンサＣ１を
抵抗Ｒ１，Ｒ２の接続点から切り離すので、コンデンサ
Ｃ１の電荷に基づく過渡現象の影響を除去することがで
きる。コンデンサＣ１は、定常オンフックおよび定常オ
フフックでは、抵抗Ｒ１，Ｒ２接続点に接続されている
ので、オンフック時の信号伝送が可能である。
【００２７】
【実施例】図３は、本発明の実施例（１）の構成を示し
たものであって、図中におけるＣ，Ｄは、図１における
Ｃ，Ｄに対応している。また図４は、本発明の実施例
（１）の動作タイミングチャート（１）を示したもので
あって、充電スピードアップ回路の動作を説明してい
る。図５は、本発明の実施例（１）の動作タイミングチ
ャート（２）を示したものであって、放電スピードアッ
プ回路２および放電制御回路３の動作を説明している。
たものであって、図中におけるＣ，Ｄは、図１における
Ｃ，Ｄに対応している。また図４は、本発明の実施例
（１）の動作タイミングチャート（１）を示したもので
あって、充電スピードアップ回路の動作を説明してい
る。図５は、本発明の実施例（１）の動作タイミングチ
ャート（２）を示したものであって、放電スピードアッ
プ回路２および放電制御回路３の動作を説明している。
【００２８】図３において、演算部からのＳＬＩＣの出
力電圧ＶO は、オフフック時、すなわちスイッチＳＷの
オン時において−２．５Ｖであり、オンフック時、すな
わちスイッチＳＷのオフ時において０Ｖであるとし、帰
還入力ＶI は０Ｖであるとする。
力電圧ＶO は、オフフック時、すなわちスイッチＳＷの
オン時において−２．５Ｖであり、オンフック時、すな
わちスイッチＳＷのオフ時において０Ｖであるとし、帰
還入力ＶI は０Ｖであるとする。
【００２９】充電スピードアップ回路１において、抵抗
Ｒ１１，Ｒ１２の選定によって、オペアンプＯＰ１１の
＋入力に与える閾値電圧Ｖ11を、−２．５ＶからＶ
C1〔＝−２．５Ｖ×Ｒ２／（Ｒ１＋Ｒ２）〕の間に設定
することによって、出力電圧ＶOが、０Ｖから閾値電圧
Ｖ11に達したとき、オペアンプＯＰ１１の出力が−５Ｖ
から＋５Ｖに変化する。これによって、コンデンサＣ１
１，抵抗Ｒ１３からなる微分回路を経て、アナログスイ
ッチＡＳ１１の制御端子ＣＯＮＴにパルスが供給され
る。
Ｒ１１，Ｒ１２の選定によって、オペアンプＯＰ１１の
＋入力に与える閾値電圧Ｖ11を、−２．５ＶからＶ
C1〔＝−２．５Ｖ×Ｒ２／（Ｒ１＋Ｒ２）〕の間に設定
することによって、出力電圧ＶOが、０Ｖから閾値電圧
Ｖ11に達したとき、オペアンプＯＰ１１の出力が−５Ｖ
から＋５Ｖに変化する。これによって、コンデンサＣ１
１，抵抗Ｒ１３からなる微分回路を経て、アナログスイ
ッチＡＳ１１の制御端子ＣＯＮＴにパルスが供給され
る。
【００３０】アナログスイッチＡＳ１１は、パルスを供
給されたときのみオンし、抵抗Ｒ１４とＲ１５とからな
る分圧回路によっで定まる電位（≒ＶC1に設定すること
が望ましい）によって、端子Ｄを経てコンデンサＣ１を
充電する。なお、図４において、コンデンサＣ１の充電
電位は、抵抗Ｒ１＝Ｒ２の場合を示している。
給されたときのみオンし、抵抗Ｒ１４とＲ１５とからな
る分圧回路によっで定まる電位（≒ＶC1に設定すること
が望ましい）によって、端子Ｄを経てコンデンサＣ１を
充電する。なお、図４において、コンデンサＣ１の充電
電位は、抵抗Ｒ１＝Ｒ２の場合を示している。
【００３１】放電スピードアップ回路２において、抵抗
Ｒ２１，Ｒ２２の選定によって、オペアンプＯＰ２１の
−入力に与える閾値電圧Ｖ21を、ＶC1から０Ｖの間に設
定しておくことによって、出力電圧ＶO が−２．５Ｖか
ら閾値電圧Ｖ21以上に達したとき、アナログスイッチＡ
Ｓ２１をオンさせる。
Ｒ２１，Ｒ２２の選定によって、オペアンプＯＰ２１の
−入力に与える閾値電圧Ｖ21を、ＶC1から０Ｖの間に設
定しておくことによって、出力電圧ＶO が−２．５Ｖか
ら閾値電圧Ｖ21以上に達したとき、アナログスイッチＡ
Ｓ２１をオンさせる。
【００３２】放電制御回路３において、スイッチＳＷが
オンからオフに変化したとき、ＬＣＤＥＴの出力が０Ｖ
から＋５Ｖに変化するが、この変化は抵抗Ｒ３１，コン
デンサＣ３１からなる積分回路によって遅延され、ＮＯ
ＴゲートＩＣ３１は、この遅延時間だけ“Ｈ”を出力す
るので、アナログスイッチＡＳ３１がこれに対応してオ
ンする。
オンからオフに変化したとき、ＬＣＤＥＴの出力が０Ｖ
から＋５Ｖに変化するが、この変化は抵抗Ｒ３１，コン
デンサＣ３１からなる積分回路によって遅延され、ＮＯ
ＴゲートＩＣ３１は、この遅延時間だけ“Ｈ”を出力す
るので、アナログスイッチＡＳ３１がこれに対応してオ
ンする。
【００３３】従って、アナログスイッチＡＳ２１，ＡＳ
３１がともにオンのとき、抵抗Ｒ２が短絡されて、コン
デンサＣ１の放電が速められる。なお、図５において、
コンデンサＣ１の充電電位は、抵抗Ｒ１＝Ｒ２の場合を
示している。
３１がともにオンのとき、抵抗Ｒ２が短絡されて、コン
デンサＣ１の放電が速められる。なお、図５において、
コンデンサＣ１の充電電位は、抵抗Ｒ１＝Ｒ２の場合を
示している。
【００３４】図６は、本発明の実施例（２）の構成を示
したものであって、図中におけるＣ，Ｄは、図２におけ
るＣ，Ｄに対応している。また図７は、本発明の実施例
（２）の動作タイミングチャートを示したものであっ
て、開閉回路４および制御回路５の動作を説明してい
る。
したものであって、図中におけるＣ，Ｄは、図２におけ
るＣ，Ｄに対応している。また図７は、本発明の実施例
（２）の動作タイミングチャートを示したものであっ
て、開閉回路４および制御回路５の動作を説明してい
る。
【００３５】図６において、ＳＬＩＣの演算部の出力電
圧ＶO は、オフフック時、すなわちスイッチＳＷのオン
時において−２．５Ｖであり、オンフック時、すなわち
スイッチＳＷのオフ時において０Ｖであるとし、帰還入
力Ｖ1 は０Ｖであるとする。
圧ＶO は、オフフック時、すなわちスイッチＳＷのオン
時において−２．５Ｖであり、オンフック時、すなわち
スイッチＳＷのオフ時において０Ｖであるとし、帰還入
力Ｖ1 は０Ｖであるとする。
【００３６】開閉回路４において、アナログスイッチＡ
Ｓ４１は、その制御端子ＣＯＮＴに、制御回路５から
“Ｌ”が出力されたときオフとなって、コンデンサＣ１
を抵抗Ｒ１，Ｒ２の接続点から切り離す。これと同時
に、アナログスイッチＡＳ４２の制御端子ＣＯＮＴに
は、ＮＯＴゲートＩＣ４１を経て“Ｈ”が入力されるの
で、コンデンサＣ１は、抵抗Ｒ４１，Ｒ４２からなる分
圧回路によって−５Ｖを分圧した電位（≒ＶC1に設定す
ることが望ましい）によって充電される。
Ｓ４１は、その制御端子ＣＯＮＴに、制御回路５から
“Ｌ”が出力されたときオフとなって、コンデンサＣ１
を抵抗Ｒ１，Ｒ２の接続点から切り離す。これと同時
に、アナログスイッチＡＳ４２の制御端子ＣＯＮＴに
は、ＮＯＴゲートＩＣ４１を経て“Ｈ”が入力されるの
で、コンデンサＣ１は、抵抗Ｒ４１，Ｒ４２からなる分
圧回路によって−５Ｖを分圧した電位（≒ＶC1に設定す
ることが望ましい）によって充電される。
【００３７】従って、アナログスイッチＡＳ４１がオン
するとき、コンデンサＣ１は充電されているので、ルー
プ電流が瞬断することはない。なお、図７において、コ
ンデンサＣ１の充電電位は、抵抗Ｒ１＝Ｒ２の場合を示
している。
するとき、コンデンサＣ１は充電されているので、ルー
プ電流が瞬断することはない。なお、図７において、コ
ンデンサＣ１の充電電位は、抵抗Ｒ１＝Ｒ２の場合を示
している。
【００３８】制御回路５において、ＬＣＤＥＴ出力が＋
５Ｖから０Ｖに変化すると、抵抗Ｒ５１，コンデンサＣ
５１からなる積分回路に対して、積分抵抗Ｒ５１に並列
に順方向のダイオードＤ５１を接続してなる回路によっ
て遅延が発生し、増幅器ＩＣ５１は、この遅延時間だけ
出力に“Ｈ”を保持する。一方、ＬＣＤＥＴ出力が０Ｖ
から＋５Ｖに変化すると、抵抗Ｒ５２，コンデンサＣ５
２からなる積分回路に対して、積分抵抗Ｒ５２に並列に
逆方向のダイオードＤ５２を接続してなる回路によって
遅延が発生し、ＮＯＴゲートＩＣ５２は、この遅延時間
だけ出力に“Ｈ”を保持する。ナンド回路ＩＣ５３は、
ＩＣ５１出力と、ＩＣ５２出力とのナンドをとることに
よって、ダイヤル・パルスが印加されたとき、その出力
に“Ｈ”を保持する。
５Ｖから０Ｖに変化すると、抵抗Ｒ５１，コンデンサＣ
５１からなる積分回路に対して、積分抵抗Ｒ５１に並列
に順方向のダイオードＤ５１を接続してなる回路によっ
て遅延が発生し、増幅器ＩＣ５１は、この遅延時間だけ
出力に“Ｈ”を保持する。一方、ＬＣＤＥＴ出力が０Ｖ
から＋５Ｖに変化すると、抵抗Ｒ５２，コンデンサＣ５
２からなる積分回路に対して、積分抵抗Ｒ５２に並列に
逆方向のダイオードＤ５２を接続してなる回路によって
遅延が発生し、ＮＯＴゲートＩＣ５２は、この遅延時間
だけ出力に“Ｈ”を保持する。ナンド回路ＩＣ５３は、
ＩＣ５１出力と、ＩＣ５２出力とのナンドをとることに
よって、ダイヤル・パルスが印加されたとき、その出力
に“Ｈ”を保持する。
【００３９】ここで、ダイヤル・パルス入力に対してＩ
Ｃ５３出力に“Ｈ”を保持するためには、ダイヤル・パ
ルスの速度に対応して、Ｒ５１，Ｃ５１およびＲ５２，
Ｃ５２の時定数を選定する必要がある。
Ｃ５３出力に“Ｈ”を保持するためには、ダイヤル・パ
ルスの速度に対応して、Ｒ５１，Ｃ５１およびＲ５２，
Ｃ５２の時定数を選定する必要がある。
【００４０】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＬＩＣ用のダイヤル・パルス応答スピードアップ回路に
おいて、ＳＬＩＣのオンフック伝送特性を損なうことな
く、ダイヤル・パルス追従性を向上させることができる
ので、ＳＬＩＣを組み込んだＤＬＣ装置等の伝送装置の
性能を大幅に向上させることができる。
ＬＩＣ用のダイヤル・パルス応答スピードアップ回路に
おいて、ＳＬＩＣのオンフック伝送特性を損なうことな
く、ダイヤル・パルス追従性を向上させることができる
ので、ＳＬＩＣを組み込んだＤＬＣ装置等の伝送装置の
性能を大幅に向上させることができる。
【図１】本発明の原理的構成（１）を示す図である。
【図２】本発明の原理的構成（２）を示す図である。
【図３】本発明の実施例（１）の構成を示す図である。
【図４】本発明の実施例（１）の動作タイミングチャー
ト（１）を示す図である。
ト（１）を示す図である。
【図５】本発明の実施例（１）の動作タイミングチャー
ト（２）を示す図である。
ト（２）を示す図である。
【図６】本発明の実施例（２）の構成を示す図である。
【図７】本発明の実施例（２）の動作タイミングチャー
トを示す図である。
トを示す図である。
【図８】従来例の原理的構成を示す図である。
１ 充電スピードアップ回路 ２ 放電スピードアップ回路 ３ 放電制御回路 ４ 開閉回路 ５ 制御回路 ＯＰ１１ 演算増幅器 ＯＰ２１ 演算増幅器 ＡＳ１１ アナログスイッチ ＡＳ２１ アナログスイッチ ＡＳ３１ アナログスイッチ ＡＳ４１ アナログスイッチ ＡＳ４２ アナログスイッチ ＩＣ３１ ＮＯＴゲート ＩＣ５２ ＮＯＴゲート ＩＣ５３ ナンド回路 Ｓ 電流源
Claims (6)
- 【請求項１】 電話回線の給電電圧を演算して得られた
出力電圧ＶO を順次直列に接続された第１および第２の
抵抗（Ｒ１，Ｒ２）と該両抵抗の接続点と接地間に設け
られたコンデンサ（Ｃ１）とからなる回路を経て帰還入
力ＶI に加えることによって電流源（Ｓ）を制御して給
電電流を一定に保つＳＬＩＣ装置の給電回路において、 前記電話回線に接続されたスイッチ（ＳＷ）のオンに基
づく前記出力電圧ＶOの変化時、前記コンデンサ（Ｃ
１）を別電源に接続してその充電を速める充電スピード
アップ回路（１）と、 前記電話回線に接続されたスイッチ（ＳＷ）のオフに基
づく前記出力電圧ＶOの変化時、前記第１の抵抗（Ｒ
１）の両端を短絡して前記コンデンサ（Ｃ１）の放電を
速める放電スピードアップ回路（２）と、 前記ＳＬＩＣ装置のダイヤル・パルス検出信号出力時、
該放電スピードアップ回路（２）による第１の抵抗（Ｒ
１）の短絡を有効にする放電制御回路（３）とを備えた
ことを特徴とする給電回路のダイヤル・パルス応答スピ
ードアップ回路。 - 【請求項２】 前記充電スピードアップ回路（１）が、
前記出力電圧ＶO が所定閾値以下になったとき出力を発
生する演算増幅器（ＯＰ１１）と、該演算増幅器（ＯＰ
１１）の出力によってパルスを発生する微分回路（Ｃ１
１，Ｒ１３）と、所定電源から充電電圧を発生する分圧
回路（Ｒ１４，Ｒ１５）と、前記パルスの発生時オンに
なって、該充電電圧を前記コンデンサ（Ｃ１）に供給す
るアナログスイッチ（ＡＳ１１）とを備えてなることを
特徴とする請求項１に記載の給電回路のダイヤル・パル
ス応答スピードアップ回路。 - 【請求項３】 前記放電スピードアップ回路（２）が、
前記出力電圧ＶO が所定閾値以上になったとき出力を発
生する演算増幅器（ＯＰ２１）と、前記第１の抵抗（Ｒ
１）の一端に接続され該演算増幅器（ＯＰ２１）の出力
発生時オンになるアナログスイッチ（ＡＳ２１）とから
なり、前記放電制御回路（３）が、前記ＳＬＩＣ装置の
ダイヤル・パルス検出信号を遅延させる積分回路（Ｒ３
１，Ｃ３１）と、該遅延した信号を反転するＮＯＴゲー
ト（ＩＣ３１）と、前記第１の抵抗（Ｒ１）の他端と前
記アナログスイッチ（ＡＳ２１）との間に接続され、該
ＮＯＴゲート（ＩＣ３１）の遅延出力によってオンにな
るアナログスイッチ（ＡＳ３１）とからなることを特徴
とする請求項１に記載の給電回路のダイヤル・パルス応
答スピードアップ回路。 - 【請求項４】 電話回線の給電電圧を演算して得られた
出力電圧ＶO を順次直列に接続された第１および第２の
抵抗（Ｒ１，Ｒ２）と該両抵抗の接続点と接地間に設け
られたコンデンサ（Ｃ１）とからなる回路を経て帰還入
力（ＶI ）に加えることによって電流源（Ｓ）を制御し
て給電電流を一定に保つＳＬＩＣ装置の給電回路におい
て、 制御信号入力に応じて前記コンデンサ（Ｃ１）と前記両
抵抗（Ｒ１，Ｒ２）の接続点とを切り離すとともに、該
コンデンサ（Ｃ１）を別電源に接続して充電する開閉回
路（４）と、 前記ＳＬＩＣ装置からのダイヤル・パルスの検出信号の
入力状態を検出して前記開閉回路（４）に対する前記制
御信号を発生する制御回路（５）とを備えてなることを
特徴とする給電回路のダイヤル・パルス応答スピードア
ップ回路。 - 【請求項５】 前記開閉回路（４）が、前記制御信号入
力に応じてオフになって前記コンデンサ（Ｃ１）と前記
両抵抗（Ｒ１，Ｒ２）の接続点とを切り離すアナログス
イッチ（ＡＳ４１）と、所定電源から充電電圧を発生す
る分圧回路（Ｒ４１，Ｒ４２）と、前記制御信号の反転
入力に応じてオンになって前記コンデンサ（Ｃ１）に該
充電電圧を供給するアナログスイッチ（ＡＳ４２）とを
備えてなることを特徴とする請求項４に記載の給電回路
のダイヤル・パルス応答スピードアップ回路。 - 【請求項６】 前記制御回路（５）が、ＳＬＩＣ装置か
らのダイヤル・パルスの検出信号を積分する積分回路
（Ｒ５１，Ｃ５１）と該積分抵抗（Ｒ５１）に並列に接
続された順方向のダイオード（Ｄ５１）とからなる第１
の回路と、ＳＬＩＣ装置からのダイヤル・パルスの検出
信号を積分する積分回路（Ｒ５２，Ｃ５２）と該積分抵
抗（Ｒ５２）に並列に接続された逆方向のダイオード
（Ｄ５２）と該積分回路に従続に接続されたＮＯＴゲー
ト（ＩＣ５２）とからなる第２の回路と、該第１の回路
の出力と第２の回路の出力のナンドをとって前記制御信
号を発生するナンド回路（ＩＣ５３）とを備えてなるこ
とを特徴とする請求項４に記載の給電回路のダイヤル・
パルス応答スピードアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308792A JPH07162901A (ja) | 1993-12-09 | 1993-12-09 | 給電回路のダイヤル・パルス応答スピードアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308792A JPH07162901A (ja) | 1993-12-09 | 1993-12-09 | 給電回路のダイヤル・パルス応答スピードアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162901A true JPH07162901A (ja) | 1995-06-23 |
Family
ID=17985372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5308792A Withdrawn JPH07162901A (ja) | 1993-12-09 | 1993-12-09 | 給電回路のダイヤル・パルス応答スピードアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162901A (ja) |
-
1993
- 1993-12-09 JP JP5308792A patent/JPH07162901A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0024942B1 (en) | Circuits and processes for initializing the loop current of a telephone set | |
| EP0102111B1 (en) | Telephone circuit | |
| JPH07162901A (ja) | 給電回路のダイヤル・パルス応答スピードアップ回路 | |
| US3876835A (en) | Loudspeaking telephone instruments | |
| US4562308A (en) | Subscriber connection circuit comprising feed resistors which can be bridged in low-ohmic fashion and an indication circuit which effects different indications | |
| JPS583424A (ja) | リセット回路 | |
| US3908091A (en) | Dial pulse correction circuit for telephone signaling system | |
| SE443270B (sv) | Konferenskrets | |
| KR890001348A (ko) | 과전압 보호기능을 구비한 전화기 회로 | |
| US5191507A (en) | Polarity inverting circuit | |
| KR940011281B1 (ko) | 정전압 구동형 드라이버 회로 | |
| US4476557A (en) | Duplex signaling circuit | |
| US4388497A (en) | Telephone power supply arrangement | |
| CN1138398C (zh) | 用户线接口电路及实现极性反转的方法 | |
| JPH0218631B2 (ja) | ||
| US4216355A (en) | Telephone line monitoring apparatus | |
| GB2126052A (en) | Telephone circuit | |
| JP2549382B2 (ja) | 突入電流抑圧回路 | |
| JP2833898B2 (ja) | 伝送電源装置 | |
| JPH0267896A (ja) | 加入者状態監視回路 | |
| JP2997560B2 (ja) | 網制御装置 | |
| JP2878823B2 (ja) | 伝送装置 | |
| JP2004336149A (ja) | 呼出応答検出回路及びこの呼出応答検出回路を備える電話交換装置 | |
| JPS6134470A (ja) | スレツシユホ−ルド電圧設定方式 | |
| JPS5990455A (ja) | サイレントレバ−ス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |