JPH07167902A - 表面計測方法 - Google Patents
表面計測方法Info
- Publication number
- JPH07167902A JPH07167902A JP22922594A JP22922594A JPH07167902A JP H07167902 A JPH07167902 A JP H07167902A JP 22922594 A JP22922594 A JP 22922594A JP 22922594 A JP22922594 A JP 22922594A JP H07167902 A JPH07167902 A JP H07167902A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- measured
- silicon
- film
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、半導体表面計測に関し、界
面や膜中の電荷分布を測定するのに好適な方法を提供す
ることにある。 【構成】 被計測物と電極とを相対的に移動させて所望
の位置関係になるように配置し、非接触の状態で被計測
物と電極との間に電圧を印加する。 【効果】 本発明によれば、被計測物の表面計測を効率
良く、かつ、高精度に行うことができる。
面や膜中の電荷分布を測定するのに好適な方法を提供す
ることにある。 【構成】 被計測物と電極とを相対的に移動させて所望
の位置関係になるように配置し、非接触の状態で被計測
物と電極との間に電圧を印加する。 【効果】 本発明によれば、被計測物の表面計測を効率
良く、かつ、高精度に行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体表面計測に係り、
特に半導体と絶縁物界面の界面準位密度や、絶縁膜中の
電荷およびその分布等を測定するに好適な計測方法に関
する。
特に半導体と絶縁物界面の界面準位密度や、絶縁膜中の
電荷およびその分布等を測定するに好適な計測方法に関
する。
【０００２】
【従来の技術】従来の半導体表面測定法として代表的な
ものに容量−電圧（Ｃ−Ｖ）特性を求める方法がある。
Ｃ−Ｖ測定には高周波（１ＭＨｚ）法、低周波法、ケイ
サイスタティック（quasi-static）法等がある。これは
通常は図２に示したように、半導体基板１の上に絶縁物
２を形成し、その上に蒸着や化学気相成長（ＣＶＤ）法
で金属や多結晶シリコン等の電極３を形成し、いわゆる
金属−酸化物−半導体のＭＯＳ構造としてＣ−Ｖ特性を
求めた。また簡便な方法として、図３に示したように絶
縁物上に水銀やインジウム・ガリウム合金を乗せてＭＯ
Ｓ構成としていた。
ものに容量−電圧（Ｃ−Ｖ）特性を求める方法がある。
Ｃ−Ｖ測定には高周波（１ＭＨｚ）法、低周波法、ケイ
サイスタティック（quasi-static）法等がある。これは
通常は図２に示したように、半導体基板１の上に絶縁物
２を形成し、その上に蒸着や化学気相成長（ＣＶＤ）法
で金属や多結晶シリコン等の電極３を形成し、いわゆる
金属−酸化物−半導体のＭＯＳ構造としてＣ−Ｖ特性を
求めた。また簡便な方法として、図３に示したように絶
縁物上に水銀やインジウム・ガリウム合金を乗せてＭＯ
Ｓ構成としていた。
【０００３】また表面光起電圧測定は、ジャパニーズ・
アプライド・フィジックス，２３（１９８４年）第１４
５１頁から第１４６１頁（Japanese Journal of Applie
d Physics, 23 (1984) PP1451-1461）に示される。これ
を図４に示す。すなわち、透明電極３”と半導体の間に
マイラーなどの透明絶縁物６を入れて、光８を照射して
行っていた。
アプライド・フィジックス，２３（１９８４年）第１４
５１頁から第１４６１頁（Japanese Journal of Applie
d Physics, 23 (1984) PP1451-1461）に示される。これ
を図４に示す。すなわち、透明電極３”と半導体の間に
マイラーなどの透明絶縁物６を入れて、光８を照射して
行っていた。
【０００４】
【発明が解決しようとする課題】上記従来技術のＣ−Ｖ
測定法では、電極が絶縁物と接触する場合には、絶縁物
の表面近くの情報、すなわち電荷分布を得ることが難し
かった。絶縁膜を少しずつ化学エッチ法等で除去してＣ
−Ｖ測定を行うことを繰り返して表面近くの情報を得て
いた。逆に図４のような形では、薄いスペーサーは得ら
れず、せいぜい数１０μｍの厚さのもので、後述するよ
うにシリコン酸化膜の厚さに換算して２μｍ以下になら
ないと、正確な表面計測はできない。
測定法では、電極が絶縁物と接触する場合には、絶縁物
の表面近くの情報、すなわち電荷分布を得ることが難し
かった。絶縁膜を少しずつ化学エッチ法等で除去してＣ
−Ｖ測定を行うことを繰り返して表面近くの情報を得て
いた。逆に図４のような形では、薄いスペーサーは得ら
れず、せいぜい数１０μｍの厚さのもので、後述するよ
うにシリコン酸化膜の厚さに換算して２μｍ以下になら
ないと、正確な表面計測はできない。
【０００５】また半導体表面の絶縁膜が非常に薄い場合
には、電極を付けるとリーク電流が流れて、Ｃ−Ｖ特性
が正確に測定できないなどの問題があった。
には、電極を付けるとリーク電流が流れて、Ｃ−Ｖ特性
が正確に測定できないなどの問題があった。
【０００６】本発明の目的はこれらの問題点を解決する
ことにある。
ことにある。
【０００７】
【課題を解決するための手段】上記問題点は、半導体表
面とのエアギャップ可変の電極を設けることにより解決
される。すなわち絶縁物と空気のコンデンサーを直列に
した形で計測を行うことになる。空気の代りに乾燥した
窒素等の不活性ガス中あるいは真空であっても良い。
面とのエアギャップ可変の電極を設けることにより解決
される。すなわち絶縁物と空気のコンデンサーを直列に
した形で計測を行うことになる。空気の代りに乾燥した
窒素等の不活性ガス中あるいは真空であっても良い。
【０００８】半導体のドーピング量にもよるが、通常Ｍ
ＯＳ構造ではＳｉＯ2膜厚が１μｍ以下でＣ−Ｖ測定が
行われる。２μｍ以上になると電圧に対して容量がほと
んど変化しないためである。従って比誘電率（ＳｉＯ2
で３.９）を考慮すると、エアギャップは０.５μｍ以下
にすることが望ましいことになる。
ＯＳ構造ではＳｉＯ2膜厚が１μｍ以下でＣ−Ｖ測定が
行われる。２μｍ以上になると電圧に対して容量がほと
んど変化しないためである。従って比誘電率（ＳｉＯ2
で３.９）を考慮すると、エアギャップは０.５μｍ以下
にすることが望ましいことになる。
【０００９】本発明の要旨は以下の２点にある。
【００１０】（１）被計測物と電極とを相対的に移動さ
せて所望の位置関係になるように配置する工程と、前記
被計測物と前記電極とが非接触の状態で前記被計測物と
前記電極との間に電圧を印加する工程とを有することを
特徴とする表面計測方法。
せて所望の位置関係になるように配置する工程と、前記
被計測物と前記電極とが非接触の状態で前記被計測物と
前記電極との間に電圧を印加する工程とを有することを
特徴とする表面計測方法。
【００１１】（２）被計測物表面と電極の前記被計測物
との対向面との平行度を検出する工程と、前記被計測物
と前記電極とが非接触の状態で前記被計測物と前記電極
との間に電圧を印加する工程とを有することを特徴とす
る表面計測方法。
との対向面との平行度を検出する工程と、前記被計測物
と前記電極とが非接触の状態で前記被計測物と前記電極
との間に電圧を印加する工程とを有することを特徴とす
る表面計測方法。
【００１２】
【作用】エアギャップ電極では、容量を測定することで
半導体表面からの距離を求めることができる。多くのＳ
ｉＯ2の中の電界は半導体（Ｓｉ）との界面と最表面に
多く、膜中には少なくほぼ均一に分布する。従って、界
面と最表面にデルタ関数的に電荷があり、膜中には均一
分布と仮定すると、エアギャップ電極のギャップを変え
て３点でＣ−Ｖ測定することによりそれぞれの電荷を求
めることができる。また適当に電荷が分布している場合
でもギャップを変えて多くのＣ−Ｖ測定を行い、コンピ
ューターによるデータ解析で、非破壊で膜中の電荷分布
を求める（推測）することができる。
半導体表面からの距離を求めることができる。多くのＳ
ｉＯ2の中の電界は半導体（Ｓｉ）との界面と最表面に
多く、膜中には少なくほぼ均一に分布する。従って、界
面と最表面にデルタ関数的に電荷があり、膜中には均一
分布と仮定すると、エアギャップ電極のギャップを変え
て３点でＣ−Ｖ測定することによりそれぞれの電荷を求
めることができる。また適当に電荷が分布している場合
でもギャップを変えて多くのＣ−Ｖ測定を行い、コンピ
ューターによるデータ解析で、非破壊で膜中の電荷分布
を求める（推測）することができる。
【００１３】ケイサイスタテック（quasi-static）法で
Ｃ−Ｖ特性を求める場合等で絶縁膜にリークがあると正
確な測定ができないが、本法では必ずギャップがあるか
ら、トンネル電流や放電が起らない限り、非常に薄い絶
縁物の場合でもＣ−Ｖ測定を行うことができる。
Ｃ−Ｖ特性を求める場合等で絶縁膜にリークがあると正
確な測定ができないが、本法では必ずギャップがあるか
ら、トンネル電流や放電が起らない限り、非常に薄い絶
縁物の場合でもＣ−Ｖ測定を行うことができる。
【００１４】通常の交流表面光電圧測定では、半導体表
面が反転していないと測定できない。従ってＳｉウエハ
評価はＮ形Ｓｉしかできなかった。これに対して本ギャ
ップ電極を用いると、透明電極に直流バイアスを印加す
ることによりＰ形Ｓｉ表面を反転することができ、Ｎ形
半導体でも評価できるようになる。
面が反転していないと測定できない。従ってＳｉウエハ
評価はＮ形Ｓｉしかできなかった。これに対して本ギャ
ップ電極を用いると、透明電極に直流バイアスを印加す
ることによりＰ形Ｓｉ表面を反転することができ、Ｎ形
半導体でも評価できるようになる。
【００１５】
【実施例】以下、本発明を実施例により説明する。
【００１６】（実施例１）図１に示したように、シリコ
ン１上にシリコン酸化膜２を厚さ１００ｎｍ形成し、こ
のウエハを試料台上に設置し、電極３を可動機構４によ
りシリコン酸化膜表面から約１００ｎｍの距離と約１５
０ｎｍの距離に近づけてＣ−Ｖ特性を測定することがで
きた。この場合の電極可動機構４はマイクロメータによ
る粗動調整部と圧電アクチュエータによる微動調整の組
合せで行った。
ン１上にシリコン酸化膜２を厚さ１００ｎｍ形成し、こ
のウエハを試料台上に設置し、電極３を可動機構４によ
りシリコン酸化膜表面から約１００ｎｍの距離と約１５
０ｎｍの距離に近づけてＣ−Ｖ特性を測定することがで
きた。この場合の電極可動機構４はマイクロメータによ
る粗動調整部と圧電アクチュエータによる微動調整の組
合せで行った。
【００１７】通常の図３に示した水銀プローブでは図５
（イ）の構成で、図下に示した正電荷分布を仮定する
と、半導体表面に誘起される電荷Ｑは、
（イ）の構成で、図下に示した正電荷分布を仮定する
と、半導体表面に誘起される電荷Ｑは、
【００１８】
【数１】
【００１９】で示される。ここでｅは電子電荷、ｔ0は
絶縁膜の厚さ、ρ（χ）は絶縁膜中の電荷分布である。
（１）式は膜内電荷がｑ0で一定なら次式となる。
絶縁膜の厚さ、ρ（χ）は絶縁膜中の電荷分布である。
（１）式は膜内電荷がｑ0で一定なら次式となる。
【００２０】
【数２】
【００２１】これに対して上述のエアギャップ電極の場
合には、図５（ロ）のようになり、
合には、図５（ロ）のようになり、
【００２２】
【数３】
【００２３】となる。ここでεは絶縁物の比誘電率であ
る。ここでｔ1を変えてｔ2にすれば未知数Ｑi，ｑ0，Ｑ
3を求めることができる。このような正電荷分布は、Ｓ
ｉＯ2付Ｓｉをプラズマ照射した場合等には非常に良く
当てはまる。即ち、ＳｉＯ2をステップエッチして求め
た正電荷分布はまさに図５（イ）のようになっている場
合が多い。
る。ここでｔ1を変えてｔ2にすれば未知数Ｑi，ｑ0，Ｑ
3を求めることができる。このような正電荷分布は、Ｓ
ｉＯ2付Ｓｉをプラズマ照射した場合等には非常に良く
当てはまる。即ち、ＳｉＯ2をステップエッチして求め
た正電荷分布はまさに図５（イ）のようになっている場
合が多い。
【００２４】図５（イ）の正電荷分布でない場合でも、
ｔ1を変えて多くのＣ−Ｖ特性から、誘起電荷量を測定
して、コンピュータ処理等により電荷分布を推定するこ
とが可能である。
ｔ1を変えて多くのＣ−Ｖ特性から、誘起電荷量を測定
して、コンピュータ処理等により電荷分布を推定するこ
とが可能である。
【００２５】（実施例２）本発明実施に於いて重要な点
はエアギャップ電極を試料の半導体と平行度を保つこと
である。図６に示したように、主電極３に対してその両
側に副電極１０と１０’を設け、それぞれの容量のバラ
ンス具合をフィールドバックし、試料台９の傾きを調整
する可動機構４’を動かして平行度補正をすることによ
り平行度を保つことができた。実際には副電極は図７に
示したように４つの副電極１０，１０’，１０”，１
０'''を用い、可動機構も２つ用いた。副電極は３つ以
上あれば平行度補正が可能である。
はエアギャップ電極を試料の半導体と平行度を保つこと
である。図６に示したように、主電極３に対してその両
側に副電極１０と１０’を設け、それぞれの容量のバラ
ンス具合をフィールドバックし、試料台９の傾きを調整
する可動機構４’を動かして平行度補正をすることによ
り平行度を保つことができた。実際には副電極は図７に
示したように４つの副電極１０，１０’，１０”，１
０'''を用い、可動機構も２つ用いた。副電極は３つ以
上あれば平行度補正が可能である。
【００２６】なお、この他コンパクトディスクプレイヤ
ーで用いられているスプリット光ビームを用いて平行度
を検出する等、光応用による平行度検出も考えられる。
ーで用いられているスプリット光ビームを用いて平行度
を検出する等、光応用による平行度検出も考えられる。
【００２７】（実施例３）上記実施例では、電極として
金の蒸着膜を使用した。蒸着膜の表面は、凹凸がはげし
いことがあり、平面電極といえない場合もある。そこ
で、砒素（Ａｓ）を大量ドープした鏡面研摩したＳｉウ
エハを加工して電極とした所、良好な測定結果を得るこ
とができた。
金の蒸着膜を使用した。蒸着膜の表面は、凹凸がはげし
いことがあり、平面電極といえない場合もある。そこ
で、砒素（Ａｓ）を大量ドープした鏡面研摩したＳｉウ
エハを加工して電極とした所、良好な測定結果を得るこ
とができた。
【００２８】（実施例４）シリコンウエハは通常２０Å
程度の自然酸化膜が表面に形成されている。これに電極
を付けてＣ−Ｖ特性を測定しようとしてもリーク電流が
大きいため実際上測定不可能である。図１に示した構成
でエアギャップ電極を用いたところ約５００Å（５０ｎ
ｍ）でＣ−Ｖ特性を得ることができた。すなわちＳｉの
表面処理等の効果も本発明を用いて評価することが可能
と言える。１００-ｃｍのＮ型Ｓｉではエアギャップ０.
５μｍ以下でＣ−Ｖ測定可能で、０.１μｍ以下で良好
なＣ−Ｖ特性が得られた。
程度の自然酸化膜が表面に形成されている。これに電極
を付けてＣ−Ｖ特性を測定しようとしてもリーク電流が
大きいため実際上測定不可能である。図１に示した構成
でエアギャップ電極を用いたところ約５００Å（５０ｎ
ｍ）でＣ−Ｖ特性を得ることができた。すなわちＳｉの
表面処理等の効果も本発明を用いて評価することが可能
と言える。１００-ｃｍのＮ型Ｓｉではエアギャップ０.
５μｍ以下でＣ−Ｖ測定可能で、０.１μｍ以下で良好
なＣ−Ｖ特性が得られた。
【００２９】（実施例５）図８に示したように、透明電
極３'''にバイアス電圧を印加することにより、半導体
（Ｓｉ）１の表面ポテンシャルを制御することができ、
任意の表面ポテンシャルで光８を照射することにより表
面光誘起電圧を測定することが可能であることを確認し
た。これは表面電荷や界面準位、さらにはバルクＳｉの
ライフタイム等を分離して求めることを容易ならしめる
効果がある。
極３'''にバイアス電圧を印加することにより、半導体
（Ｓｉ）１の表面ポテンシャルを制御することができ、
任意の表面ポテンシャルで光８を照射することにより表
面光誘起電圧を測定することが可能であることを確認し
た。これは表面電荷や界面準位、さらにはバルクＳｉの
ライフタイム等を分離して求めることを容易ならしめる
効果がある。
【００３０】また通常のＳｉウエハはアンモニカルバー
オキサイド（ＮＨ4ＯＨとＨ2Ｏ2）処理を行っているた
め、表面がＰ型化している。このためＮ型Ｓｉのライフ
タイム測定は従来の図４で容易に行えたが、Ｐ型Ｓｉで
も困難であった。これに対し図８ではＳｉ表面を透明電
極に正電圧を印加することにより表面をＮ型化できライ
フタイム測定も可能とすることができた。
オキサイド（ＮＨ4ＯＨとＨ2Ｏ2）処理を行っているた
め、表面がＰ型化している。このためＮ型Ｓｉのライフ
タイム測定は従来の図４で容易に行えたが、Ｐ型Ｓｉで
も困難であった。これに対し図８ではＳｉ表面を透明電
極に正電圧を印加することにより表面をＮ型化できライ
フタイム測定も可能とすることができた。
【００３１】（実施例６）ＬＳＩのＳｉウエハは表側か
ら基板Ｓｉを観察しようとしても通常は配線やゲート電
極等によって妨げられて困難であった。これに対し、図
９に示すようにＳｉウェハの裏側に穴を明けて、Ｓｉを
厚さ２０μｍ程度とすることで交流表面光誘起電圧を観
測することにより、約１μｍの分解能でＳｉを評価する
ことが可能となった。
ら基板Ｓｉを観察しようとしても通常は配線やゲート電
極等によって妨げられて困難であった。これに対し、図
９に示すようにＳｉウェハの裏側に穴を明けて、Ｓｉを
厚さ２０μｍ程度とすることで交流表面光誘起電圧を観
測することにより、約１μｍの分解能でＳｉを評価する
ことが可能となった。
【００３２】（実施例７）実施例４は大気中で測定を行
った。しかし大気中の湿気等により安定な（再現性の良
い）測定が困難な場合があった。測定系に乾燥窒素を流
すことによりかなりこの問題が改善されることを確認し
た。測定系全体を真空中に設置するとさらに安定した測
定ができることも確認した。
った。しかし大気中の湿気等により安定な（再現性の良
い）測定が困難な場合があった。測定系に乾燥窒素を流
すことによりかなりこの問題が改善されることを確認し
た。測定系全体を真空中に設置するとさらに安定した測
定ができることも確認した。
【００３３】（実施例８）図１に於いて可動機構の一つ
である積層型圧電アクチュエーターに交流電圧を印加す
ることによってギャップ電極を数１００ＫＨｚで振動さ
せることができる。これにより試料表面の電位を測定す
ることができた。
である積層型圧電アクチュエーターに交流電圧を印加す
ることによってギャップ電極を数１００ＫＨｚで振動さ
せることができる。これにより試料表面の電位を測定す
ることができた。
【００３４】（実施例９）今までの実施例ではすべてギ
ャップは空気あるいは窒素あるいは真空であったが、ギ
ャップを液体で埋めることも可能である。シリコンホイ
ルの（Ｃ2Ｈ6ＯＳｉ)4を用いたところ、４μｍ程度のギ
ャップでもＣ−Ｖ測定が可能である。
ャップは空気あるいは窒素あるいは真空であったが、ギ
ャップを液体で埋めることも可能である。シリコンホイ
ルの（Ｃ2Ｈ6ＯＳｉ)4を用いたところ、４μｍ程度のギ
ャップでもＣ−Ｖ測定が可能である。
【００３５】これはシリコンオイルの比誘電率が２.４
であるためである。より比誘電率の大きな液体を用いれ
ばギャップを大きくとれるが、後で洗浄・乾燥しなけれ
ばならない場合が多いので、有効でない場合もありう
る。
であるためである。より比誘電率の大きな液体を用いれ
ばギャップを大きくとれるが、後で洗浄・乾燥しなけれ
ばならない場合が多いので、有効でない場合もありう
る。
【００３６】以上の実施例では半導体としてＳｉを用い
たが、ＧａＡｓ等のIII−Ｖ族やII−VI族等の化合物半
導体についても本発明が有効である。
たが、ＧａＡｓ等のIII−Ｖ族やII−VI族等の化合物半
導体についても本発明が有効である。
【００３７】本発明の実施例によれば、ステップエッチ
することなく半導体表面の絶縁膜中の電荷分布を求める
ことが可能という効果がある。またリーク性の絶縁膜や
極めて薄い絶縁性膜が表面にある半導体の表面計測すな
わち界面準位や表面電荷を求めることができる。
することなく半導体表面の絶縁膜中の電荷分布を求める
ことが可能という効果がある。またリーク性の絶縁膜や
極めて薄い絶縁性膜が表面にある半導体の表面計測すな
わち界面準位や表面電荷を求めることができる。
【００３８】また本発明の実施例によれば、表面光誘起
電圧を用いた走査光子顕微鏡すなわちＳＰＭ（Surface
Photon Microscope，（棟方忠輔，応用物理，第５３
巻，第３号（1984年）PP１７６）に於いて、誘明電極に
直流バイアスを印加することにより多くの情報すなわち
界面準位やライフタイムを容易に求めることができる。
またＳｉウエハの受入検査に於いても、Ｎ型，Ｐ型両方
の評価が可能となり応用範囲が広くなる。またＬＳＩの
不良解析等に於いても、裏側からＳｉをエッチングした
数１０μｍから数μｍのＳｉを残した構造で１μｍ前後
の分解能で、ＳｉおよびＳｉ表面の情報が得られるよう
になる。
電圧を用いた走査光子顕微鏡すなわちＳＰＭ（Surface
Photon Microscope，（棟方忠輔，応用物理，第５３
巻，第３号（1984年）PP１７６）に於いて、誘明電極に
直流バイアスを印加することにより多くの情報すなわち
界面準位やライフタイムを容易に求めることができる。
またＳｉウエハの受入検査に於いても、Ｎ型，Ｐ型両方
の評価が可能となり応用範囲が広くなる。またＬＳＩの
不良解析等に於いても、裏側からＳｉをエッチングした
数１０μｍから数μｍのＳｉを残した構造で１μｍ前後
の分解能で、ＳｉおよびＳｉ表面の情報が得られるよう
になる。
【００３９】
【発明の効果】本発明によれば、被計測物の表面計測を
効率良く、かつ、高精度に行うことができる。
効率良く、かつ、高精度に行うことができる。
【図１】本発明の一実施例を示す断面図。
【図２】従来の半導体表面計測法を示す図。
【図３】従来の半導体表面計測法を示す図。
【図４】従来の半導体表面計測法を示す図。
【図５】本発明の一実施例の効果を示すための図で、従
来法（イ）と本発明（ロ）の場合の電荷分布を示してい
る。
来法（イ）と本発明（ロ）の場合の電荷分布を示してい
る。
【図６】本発明の一実施例を示す図。
【図７】本発明の一実施例を示す図。
【図８】本発明の一実施例を示す図。
【図９】本発明の一実施例を示す図。
１…半導体基板、２…絶縁膜、３…電極、４…可動機
構、５…電極接続棒、６…透明スペーサー、７…ガラス
板、８…光線、９…試料台、１０…副（補助）電極、１
１…デバイス・配線層。
構、５…電極接続棒、６…透明スペーサー、７…ガラス
板、８…光線、９…試料台、１０…副（補助）電極、１
１…デバイス・配線層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春田 亮 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 棟方 忠輔 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 細木 茂行 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】被計測物と電極とを相対的に移動させて所
望の位置関係になるように配置する工程と、 前記被計測物と前記電極とが非接触の状態で前記被計測
物と前記電極との間に電圧を印加する工程とを有するこ
とを特徴とする表面計測方法。 - 【請求項２】前記電極を移動させることにより前記被計
測物と前記電極とを所望の位置関係に配置することを特
徴とする請求項１記載の表面計測方法。 - 【請求項３】被計測物表面と電極の前記被計測物との対
向面との平行度を検出する工程と、 前記被計測物と前記電極とが非接触の状態で前記被計測
物と前記電極との間に電圧を印加する工程とを有するこ
とを特徴とする表面計測方法。 - 【請求項４】前記被計測物表面と前記電極の前記被計測
物との対向面との平行度を調整するために被計測物保持
手段を動かす工程を有することを特徴とする請求項３記
載の表面計測方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229225A JP2682466B2 (ja) | 1994-09-26 | 1994-09-26 | 表面計測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229225A JP2682466B2 (ja) | 1994-09-26 | 1994-09-26 | 表面計測方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62238726A Division JP2690908B2 (ja) | 1987-09-25 | 1987-09-25 | 表面計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07167902A true JPH07167902A (ja) | 1995-07-04 |
| JP2682466B2 JP2682466B2 (ja) | 1997-11-26 |
Family
ID=16888800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229225A Expired - Lifetime JP2682466B2 (ja) | 1994-09-26 | 1994-09-26 | 表面計測方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682466B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140067A (ja) * | 1974-04-26 | 1975-11-10 | ||
| JPS5757542U (ja) * | 1980-09-19 | 1982-04-05 |
-
1994
- 1994-09-26 JP JP6229225A patent/JP2682466B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140067A (ja) * | 1974-04-26 | 1975-11-10 | ||
| JPS5757542U (ja) * | 1980-09-19 | 1982-04-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682466B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690908B2 (ja) | 表面計測装置 | |
| Murrell et al. | Spatially resolved electrical measurements of SiO2 gate oxides using atomic force microscopy | |
| JP2951582B2 (ja) | 非接触コロナ酸化物半導体ｑ−ｖ移動電荷測定の方法および装置 | |
| US6300756B2 (en) | Micro-mechanical probes for charge sensing | |
| Comizzoli | Uses of corona discharges in the semiconductor industry | |
| US6771092B1 (en) | Non-contact mobile charge measurement with leakage band-bending and dipole correction | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| US5475319A (en) | Method of measuring electric charge of semiconductor wafer | |
| US6915232B2 (en) | Film thickness measuring method, relative dielectric constant measuring method, film thickness measuring apparatus, and relative dielectric constant measuring apparatus | |
| US7064565B1 (en) | Methods and systems for determining an electrical property of an insulating film | |
| JPH07174800A (ja) | 表面計測装置 | |
| US20020011847A1 (en) | Method for polysilicon crystlline line width measurement post etch in undoped-poly process | |
| JP3506875B2 (ja) | 電気特性測定装置 | |
| JPH07167902A (ja) | 表面計測方法 | |
| Thakur et al. | Effects of wafer bow and warpage on the integrity of thin gate oxides | |
| JPH07169809A (ja) | 表面計測装置 | |
| JPH02205046A (ja) | 半導体表面計則方法およびその装置 | |
| Yoshida et al. | A Novel Non-Destructive Characterization Method of Electronic Properties of Pre-and Post-Processing Silicon Surfaces Based on Ultrahigh-Vacuum Contactless Capacitance-Voltage Measurements | |
| Schwarzenbach et al. | Systematic evaluation of SOI buried oxide reliability for partially depleted and fully depleted applications | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| US7037734B2 (en) | Method and apparatus for determining generation lifetime of product semiconductor wafers | |
| US6642518B1 (en) | Assembly and method for improved scanning electron microscope analysis of semiconductor devices | |
| Allen et al. | Sheet and line resistance of patterned SOI surface film CD reference materials as a function of substrate bias | |
| JPH05183036A (ja) | Ｃ−ｖ特性の測定方法 | |
| JP2003045926A (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 |