JPH07169885A - 回路用チップ・パッケージおよびその製造方法 - Google Patents
回路用チップ・パッケージおよびその製造方法Info
- Publication number
- JPH07169885A JPH07169885A JP6267302A JP26730294A JPH07169885A JP H07169885 A JPH07169885 A JP H07169885A JP 6267302 A JP6267302 A JP 6267302A JP 26730294 A JP26730294 A JP 26730294A JP H07169885 A JPH07169885 A JP H07169885A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit
- chip package
- heat
- support frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 その信頼性と有効寿命を向上させ，延長させ
ることができ，公知の技術によってこれまでに提案され
ていたものよりさらに優れた構造的，および，機能的特
性を有する改良されたチップ・パッケージを得ることを
目的とする。 【構成】 このチップパッケージにおいては，熱分散装
置５が上記回路チップ３および上記サポート・フレーム
４に対して両方の側に分かれて配置されている。好まし
い実施例においては，この熱分散装置５は少なくとも２
つの構造的には独立した，相互に接触した熱分散素子１
５，１６を有している。これら２つの熱分散要素１５，
１６は上記サポート・フレーム４上に配置され，上記フ
レーム４に対して左右対称に配置されている。
ることができ，公知の技術によってこれまでに提案され
ていたものよりさらに優れた構造的，および，機能的特
性を有する改良されたチップ・パッケージを得ることを
目的とする。 【構成】 このチップパッケージにおいては，熱分散装
置５が上記回路チップ３および上記サポート・フレーム
４に対して両方の側に分かれて配置されている。好まし
い実施例においては，この熱分散装置５は少なくとも２
つの構造的には独立した，相互に接触した熱分散素子１
５，１６を有している。これら２つの熱分散要素１５，
１６は上記サポート・フレーム４上に配置され，上記フ
レーム４に対して左右対称に配置されている。
Description
【０００１】
【産業上の利用分野】本発明は，半導体集積回路を含む
改良型回路用チップ・パッケージおよびその製造方法に
関し，より詳細には，合成プラスチック材の本体シェル
内に，チップ・サポート・フレーム上に搭載された半導
体集積回路チップと，該回路と接触する熱分散素子とを
組み込んだ回路用チップ・パッケージおよびその製造方
法に関するものである。
改良型回路用チップ・パッケージおよびその製造方法に
関し，より詳細には，合成プラスチック材の本体シェル
内に，チップ・サポート・フレーム上に搭載された半導
体集積回路チップと，該回路と接触する熱分散素子とを
組み込んだ回路用チップ・パッケージおよびその製造方
法に関するものである。
【０００２】
【従来の技術】周知のように，本発明の適用分野におい
て，チップ・パッケージに関連して，通常，回路チップ
において発生する熱を分散させるために，回路チップを
熱分散装置により取り囲む必要性がある。
て，チップ・パッケージに関連して，通常，回路チップ
において発生する熱を分散させるために，回路チップを
熱分散装置により取り囲む必要性がある。
【０００３】この熱分散装置は，回路チップの重量より
決定的に大きな重量を有する金属塊，あるいは，その他
の優良な熱伝導材料により構成される。それは，回路の
動作中，熱を発散しやすくするために，回路と接触した
状態で配置される。
決定的に大きな重量を有する金属塊，あるいは，その他
の優良な熱伝導材料により構成される。それは，回路の
動作中，熱を発散しやすくするために，回路と接触した
状態で配置される。
【０００４】この熱分散装置を備えたチップ・パッケー
ジの典型的な構造にあっては，回路チップが，薄い金属
層で構成されたチップ・サポート・フレームの中央部分
に収容され，固定されている。この回路チップとフレー
ムは半導体基板の表面に沿って接触しており，一方，集
積回路は回路チップのオープン表面に露出している。フ
レームの中央のポイントは，回路チップに向いた側の熱
分散素子にも接続されている。加えて，フレームには，
基本的に，生産プロセスの完了後，回路チップをプリン
トされた電子回路基板上に搭載し，接続できるようにす
るためのコンタクト・ピンを含む複数のコネクタが形成
されている。
ジの典型的な構造にあっては，回路チップが，薄い金属
層で構成されたチップ・サポート・フレームの中央部分
に収容され，固定されている。この回路チップとフレー
ムは半導体基板の表面に沿って接触しており，一方，集
積回路は回路チップのオープン表面に露出している。フ
レームの中央のポイントは，回路チップに向いた側の熱
分散素子にも接続されている。加えて，フレームには，
基本的に，生産プロセスの完了後，回路チップをプリン
トされた電子回路基板上に搭載し，接続できるようにす
るためのコンタクト・ピンを含む複数のコネクタが形成
されている。
【０００５】また，この回路チップの周辺には予め決め
られたコンタクト・ポイント（パッド）が設けられてお
り，そこに回路構成端末（terminations) が接続されて
いる。上記パッドと対応するピンの内部端の間には細い
ワイヤが接続され，さらに，金属フレーム，集積回路チ
ップ，および，熱分散素子は，電気絶縁性材料，例え
ば，エポキシ樹脂などの射出成型により作成される一体
的な本体シェル内に配置されるものである。
られたコンタクト・ポイント（パッド）が設けられてお
り，そこに回路構成端末（terminations) が接続されて
いる。上記パッドと対応するピンの内部端の間には細い
ワイヤが接続され，さらに，金属フレーム，集積回路チ
ップ，および，熱分散素子は，電気絶縁性材料，例え
ば，エポキシ樹脂などの射出成型により作成される一体
的な本体シェル内に配置されるものである。
【０００６】こうした一連の処理の最終的な結果を図９
に示す。図９は，従来技術にしたがって構成されたチッ
プ・パッケージの拡大断面図を示している。図９におい
て，２は本体（樹脂）シェル，３は回路チップ，４はフ
レーム，５は熱分散素子，６は，熱分散素子５を載置す
るために凹状に形成されたフレームの中央部分を示して
いる。図９において，熱分散素子５の主表面が本体（樹
脂）シェル２の表面に接触している。
に示す。図９は，従来技術にしたがって構成されたチッ
プ・パッケージの拡大断面図を示している。図９におい
て，２は本体（樹脂）シェル，３は回路チップ，４はフ
レーム，５は熱分散素子，６は，熱分散素子５を載置す
るために凹状に形成されたフレームの中央部分を示して
いる。図９において，熱分散素子５の主表面が本体（樹
脂）シェル２の表面に接触している。
【０００７】本発明の各種側面をさらに明確にするため
に，チップ・パッケージの製造に関連した「ドロップ−
イン・プロセス（drop-in process)」という名称で知ら
れている公知の方法のいくつかの局面について簡単に説
明する。このプロセスは，図１０，図１１および図１２
に示されている。なお，図９に示した要素と，同じ要素
については同じ参照番号を付す。
に，チップ・パッケージの製造に関連した「ドロップ−
イン・プロセス（drop-in process)」という名称で知ら
れている公知の方法のいくつかの局面について簡単に説
明する。このプロセスは，図１０，図１１および図１２
に示されている。なお，図９に示した要素と，同じ要素
については同じ参照番号を付す。
【０００８】図１０に示されているように，熱分散素子
５は熱硬化性樹脂射出成型物の下側半分につくられてい
る凹部の底部に落とし込まれ，収容される。図１１は，
次の工程を示しており，この工程において，（チップ・
サポート・）フレーム４が，その少し下がった中央部分
が熱分散素子５と接触するような状態で，その凹部の縁
に載置させられている。最後に，この成型物の上部半分
は，図１２に示すように，下側半分の上方に配置され，
樹脂の射出およびチップ・パッケージの製造を可能にし
ている。
５は熱硬化性樹脂射出成型物の下側半分につくられてい
る凹部の底部に落とし込まれ，収容される。図１１は，
次の工程を示しており，この工程において，（チップ・
サポート・）フレーム４が，その少し下がった中央部分
が熱分散素子５と接触するような状態で，その凹部の縁
に載置させられている。最後に，この成型物の上部半分
は，図１２に示すように，下側半分の上方に配置され，
樹脂の射出およびチップ・パッケージの製造を可能にし
ている。
【０００９】こうしたプロセスの１つのバリエーション
にあっては，熱分散素子５は，回路チップ３およびピン
の間に伝導（金属）ワイヤ９を接着する前に，また，樹
脂射出前に接続される。
にあっては，熱分散素子５は，回路チップ３およびピン
の間に伝導（金属）ワイヤ９を接着する前に，また，樹
脂射出前に接続される。
【００１０】
【発明が解決しようとする課題】しかしながら，すべて
の場合に，成型チップ・パッケージは，図１３にその断
面で示されているような形状となり，製造プロセスに関
与する異なった素材に影響を及ぼす異なった引っ張り応
力は，矢印Ｃにより示されている方向への曲がりを引き
起こす。基本的に，チップ・サポート・フレーム４によ
り占有され，軸Ａ−Ａ’を通過している理想面は曲がり
を受ける。その結果，信頼性と回路チップの有効寿命に
非常に重大な影響を及ぼす場合があった。
の場合に，成型チップ・パッケージは，図１３にその断
面で示されているような形状となり，製造プロセスに関
与する異なった素材に影響を及ぼす異なった引っ張り応
力は，矢印Ｃにより示されている方向への曲がりを引き
起こす。基本的に，チップ・サポート・フレーム４によ
り占有され，軸Ａ−Ａ’を通過している理想面は曲がり
を受ける。その結果，信頼性と回路チップの有効寿命に
非常に重大な影響を及ぼす場合があった。
【００１１】実際，こうした引っ張り応力のために，回
路チップ３は破壊され，役に立たなくなってしまう場合
がある。あるいは，チップ・サポート・フレーム４と熱
分散素子５との間の接触が破壊され，熱分散の効率を低
下させてしまい，その結果，回路チップの寿命を短くし
てしまう場合があった。
路チップ３は破壊され，役に立たなくなってしまう場合
がある。あるいは，チップ・サポート・フレーム４と熱
分散素子５との間の接触が破壊され，熱分散の効率を低
下させてしまい，その結果，回路チップの寿命を短くし
てしまう場合があった。
【００１２】本発明は，その信頼性と有効寿命を向上さ
せ，延長させることができ，公知の技術によってこれま
でに提案されていたものよりさらに優れた構造的，およ
び，機能的特性を有する改良されたチップ・パッケージ
を得ることを目的とする。
せ，延長させることができ，公知の技術によってこれま
でに提案されていたものよりさらに優れた構造的，およ
び，機能的特性を有する改良されたチップ・パッケージ
を得ることを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に，請求項１に係る回路用チップ・パッケージは，合成
プラスチック材料による本体シェルと，半導体チップ，
回路チップ上に作られ，チップ・サポート・フレーム上
に搭載された少なくとも１つの電子回路と，前記回路チ
ップと接触している熱分散装置とを備え，前記熱分散装
置が，相互に接触する少なくとも２つの構造的に独立し
た熱分散素子を有するものである。
に，請求項１に係る回路用チップ・パッケージは，合成
プラスチック材料による本体シェルと，半導体チップ，
回路チップ上に作られ，チップ・サポート・フレーム上
に搭載された少なくとも１つの電子回路と，前記回路チ
ップと接触している熱分散装置とを備え，前記熱分散装
置が，相互に接触する少なくとも２つの構造的に独立し
た熱分散素子を有するものである。
【００１４】また，請求項２に係る回路用チップ・パッ
ケージは，前記熱分散素子が，前記チップ・サポート・
フレームの向き合った両側に配置されているものであ
る。
ケージは，前記熱分散素子が，前記チップ・サポート・
フレームの向き合った両側に配置されているものであ
る。
【００１５】また，請求項３に係る回路用チップ・パッ
ケージは，前記熱分散素子が，前記チップ・サポート・
フレームに対して左右対称に配置されているものであ
る。
ケージは，前記熱分散素子が，前記チップ・サポート・
フレームに対して左右対称に配置されているものであ
る。
【００１６】また，請求項４に係る回路用チップ・パッ
ケージは，前記熱分散素子が，スペーシング・ポストに
よって分離可能に接続されているものである。
ケージは，前記熱分散素子が，スペーシング・ポストに
よって分離可能に接続されているものである。
【００１７】また，請求項５に係る回路用チップ・パッ
ケージは，前記スペーシング・ポストが，成型され，前
記熱分散素子からそれぞれ突き出た接合端を有する向き
合ったハーフ・ポストを有するものである。
ケージは，前記スペーシング・ポストが，成型され，前
記熱分散素子からそれぞれ突き出た接合端を有する向き
合ったハーフ・ポストを有するものである。
【００１８】また，請求項６に係る回路用チップ・パッ
ケージは，前記ハーフ・ポストが，それぞれ対応する前
記熱分散素子内で一体的に形成されているものである。
ケージは，前記ハーフ・ポストが，それぞれ対応する前
記熱分散素子内で一体的に形成されているものである。
【００１９】また，請求項７に係る回路用チップ・パッ
ケージは，前記スペーシング・ポストが，前記チップ・
サポート・フレームを介してつくられた穴を横断してい
るものである。
ケージは，前記スペーシング・ポストが，前記チップ・
サポート・フレームを介してつくられた穴を横断してい
るものである。
【００２０】また，請求項８に係る回路用チップ・パッ
ケージは，前記スペーシング・ポストが，前記２つの熱
分散素子のうちの少なくとも１つにより一体的に形成さ
れているものである。
ケージは，前記スペーシング・ポストが，前記２つの熱
分散素子のうちの少なくとも１つにより一体的に形成さ
れているものである。
【００２１】また，請求項９に係る回路用チップ・パッ
ケージは，前記ハーフ・ポストが，補足的な形で成型さ
れたセルフ・センタリング端部をそれぞれ有しているも
のである。
ケージは，前記ハーフ・ポストが，補足的な形で成型さ
れたセルフ・センタリング端部をそれぞれ有しているも
のである。
【００２２】また，請求項１０に係る回路用チップ・パ
ッケージは，本体シェルと，半導体材料によるチップ上
につくられた集積電子回路と，前記集積電子回路のチッ
プ用のチップ・サポート・フレームと，前記回路チップ
と電子的に接触し，前記チップ・サポート・フレームの
両側に配置されるように置かれている熱分散装置とを具
備するものである。
ッケージは，本体シェルと，半導体材料によるチップ上
につくられた集積電子回路と，前記集積電子回路のチッ
プ用のチップ・サポート・フレームと，前記回路チップ
と電子的に接触し，前記チップ・サポート・フレームの
両側に配置されるように置かれている熱分散装置とを具
備するものである。
【００２３】また，請求項１１に係る回路用チップ・パ
ッケージは，前記熱分散装置が，前記チップ・サポート
・フレームに対して左右対称に配置されているものであ
る。
ッケージは，前記熱分散装置が，前記チップ・サポート
・フレームに対して左右対称に配置されているものであ
る。
【００２４】また，請求項１２に係る回路用チップ・パ
ッケージは，前記熱分散装置が，前記チップ・サポート
・フレームの向き合った両側に配置された第１および第
２の熱分散素子を含んでいるものである。
ッケージは，前記熱分散装置が，前記チップ・サポート
・フレームの向き合った両側に配置された第１および第
２の熱分散素子を含んでいるものである。
【００２５】また，請求項１３に係る回路用チップ・パ
ッケージは，前記第１および第２の熱分散素子が，前記
チップ・サポート・フレームに対して左右対称に配置さ
れているものである。
ッケージは，前記第１および第２の熱分散素子が，前記
チップ・サポート・フレームに対して左右対称に配置さ
れているものである。
【００２６】また，請求項１４に係る回路用チップ・パ
ッケージは，前記第１および第２の熱分散素子が，スペ
ーシング・ポストによって分離可能に接続されているも
のである。
ッケージは，前記第１および第２の熱分散素子が，スペ
ーシング・ポストによって分離可能に接続されているも
のである。
【００２７】また，請求項１５に係る回路用チップ・パ
ッケージは，前記スペーシング・ポストが，それぞれ前
記第１と第２の熱分散素子から突き出ている第１および
第２の対応するハーフ・ポストにより構成されているも
のである。
ッケージは，前記スペーシング・ポストが，それぞれ前
記第１と第２の熱分散素子から突き出ている第１および
第２の対応するハーフ・ポストにより構成されているも
のである。
【００２８】また，請求項１６に係る回路用チップ・パ
ッケージは，前記第１の熱分散素子のハーフ・ポストと
前記第２の熱分散素子の前記ハーフ・ポストに対応する
ハーフ・ポストがセルフ・センタリングされるものであ
る。
ッケージは，前記第１の熱分散素子のハーフ・ポストと
前記第２の熱分散素子の前記ハーフ・ポストに対応する
ハーフ・ポストがセルフ・センタリングされるものであ
る。
【００２９】また，請求項１７に係る回路用チップ・パ
ッケージは，前記第１および第２のハーフ・ポストが，
それぞれ前記第１および第２の熱分散素子と一体的に形
成されているものである。
ッケージは，前記第１および第２のハーフ・ポストが，
それぞれ前記第１および第２の熱分散素子と一体的に形
成されているものである。
【００３０】また，請求項１８に係る回路用チップ・パ
ッケージは，前記スペーシング・ポストが，前記第１の
熱分散素子から突き出ているものである。
ッケージは，前記スペーシング・ポストが，前記第１の
熱分散素子から突き出ているものである。
【００３１】また，請求項１９に係る回路用チップ・パ
ッケージは，前記スペーシング・ポストが，前記チップ
・サポート・フレームを介してつくられた穴を横断して
いるものである。
ッケージは，前記スペーシング・ポストが，前記チップ
・サポート・フレームを介してつくられた穴を横断して
いるものである。
【００３２】また，請求項２０に係る回路用チップ・パ
ッケージは，本体シェルと，半導体材料のチップ上につ
くられた集積電子回路と，前記回路チップのためのチッ
プ・サポート・フレームと，前記回路チップと電子的に
接触し，前記チップ・サポート・フレームに関して向き
合った両側に配置され，該第１および第２の熱分散素子
からそれぞれ突き出た第１および第２の対応するスペー
シング・ポストによって接続された前記第１および第２
の熱分散素子とを具備するものである。
ッケージは，本体シェルと，半導体材料のチップ上につ
くられた集積電子回路と，前記回路チップのためのチッ
プ・サポート・フレームと，前記回路チップと電子的に
接触し，前記チップ・サポート・フレームに関して向き
合った両側に配置され，該第１および第２の熱分散素子
からそれぞれ突き出た第１および第２の対応するスペー
シング・ポストによって接続された前記第１および第２
の熱分散素子とを具備するものである。
【００３３】また，請求項２１に係る回路用チップ・パ
ッケージは，前記第１および第２の熱分散素子が，前記
チップ・サポート・フレームに対して左右対称に配置さ
れているものである。
ッケージは，前記第１および第２の熱分散素子が，前記
チップ・サポート・フレームに対して左右対称に配置さ
れているものである。
【００３４】また，請求項２２に係る回路用チップ・パ
ッケージは，前記第１の熱分散素子のスペーシング・ポ
ストと，前記第２の熱分散素子の対応するスペーシング
・ポストがセルフ・センタリングされるものである。
ッケージは，前記第１の熱分散素子のスペーシング・ポ
ストと，前記第２の熱分散素子の対応するスペーシング
・ポストがセルフ・センタリングされるものである。
【００３５】また，請求項２３に係る回路用チップ・パ
ッケージは，前記第１と第２の対応するスペーシング・
ポストが，成型された接合端部を有しているものであ
る。
ッケージは，前記第１と第２の対応するスペーシング・
ポストが，成型された接合端部を有しているものであ
る。
【００３６】また，請求項２４に係る回路用チップ・パ
ッケージは，前記成型された接合端部が，前記第１と第
２のスペーシング・ポストにそれぞれ形成された歯およ
びシートによって構成されているものである。
ッケージは，前記成型された接合端部が，前記第１と第
２のスペーシング・ポストにそれぞれ形成された歯およ
びシートによって構成されているものである。
【００３７】また，請求項２５に係る回路用チップ・パ
ッケージは，前記スペーシング・ポストの第１と第２の
ポストが，第１および第２の熱分散素子にそれぞれ形成
されているものである。
ッケージは，前記スペーシング・ポストの第１と第２の
ポストが，第１および第２の熱分散素子にそれぞれ形成
されているものである。
【００３８】また，請求項２６に係る回路用チップ．パ
ッケージは，前記第１と第２のスペーシング・ポスト
が，前記チップ・サポート・フレームを介してつくられ
ている穴を横断しているものである。
ッケージは，前記第１と第２のスペーシング・ポスト
が，前記チップ・サポート・フレームを介してつくられ
ている穴を横断しているものである。
【００３９】また，請求項２７に係る回路用チップ・パ
ッケージの製造方法は，合成プラスチック材料のための
射出型の下側の半分につくられた凹部の底部に第１の熱
分散素子を載置する工程と，該チップ・サポート・フレ
ームの少し下がった部分が，前記第１の熱分散素子と接
触するように，前記チップ・サポート・フレームを前記
凹部の縁に載置する工程と，第２の熱分散素子を前記第
１の熱分散素子の上に載置し，前記第２の熱分散素子を
スペーシング・ポストによって前記第１の熱分散素子と
結合させる工程と，射出型の上側の半分を前記第２の熱
分散素子の上に載置し，前記射出型を閉じる工程とから
成るものである。
ッケージの製造方法は，合成プラスチック材料のための
射出型の下側の半分につくられた凹部の底部に第１の熱
分散素子を載置する工程と，該チップ・サポート・フレ
ームの少し下がった部分が，前記第１の熱分散素子と接
触するように，前記チップ・サポート・フレームを前記
凹部の縁に載置する工程と，第２の熱分散素子を前記第
１の熱分散素子の上に載置し，前記第２の熱分散素子を
スペーシング・ポストによって前記第１の熱分散素子と
結合させる工程と，射出型の上側の半分を前記第２の熱
分散素子の上に載置し，前記射出型を閉じる工程とから
成るものである。
【００４０】また，請求項２８に係る回路用チップ・パ
ッケージの製造方法は，合成プラスチック材料のための
射出型の下半分につくられた凹部の底に，内部に回路チ
ップを内蔵するための形状を有する熱分散装置を配置す
る工程と，該チップ・サポート・フレームの一部が前記
熱分散装置と接触するように，前記回路チップに接続さ
れた前記チップ・サポート・フレームを配置する工程
と，前記射出型の上半分を前記熱分散装置上に載置し
て，前記射出型を閉じる工程とから成るものである。
ッケージの製造方法は，合成プラスチック材料のための
射出型の下半分につくられた凹部の底に，内部に回路チ
ップを内蔵するための形状を有する熱分散装置を配置す
る工程と，該チップ・サポート・フレームの一部が前記
熱分散装置と接触するように，前記回路チップに接続さ
れた前記チップ・サポート・フレームを配置する工程
と，前記射出型の上半分を前記熱分散装置上に載置し
て，前記射出型を閉じる工程とから成るものである。
【００４１】
【作用】本発明の重要な技術的思想は，熱分散素子の存
在が，熱硬化性樹脂の硬化中に，回路チップの曲がりを
もたらす引っ張り応力の形成に決定的に関与するという
認識に基づいている。したがって，熱分散素子はチップ
・パッケージ内に別の方法で配置される必要がある。
在が，熱硬化性樹脂の硬化中に，回路チップの曲がりを
もたらす引っ張り応力の形成に決定的に関与するという
認識に基づいている。したがって，熱分散素子はチップ
・パッケージ内に別の方法で配置される必要がある。
【００４２】こうした理由から，本発明によれば，チッ
プ・パッケージは合成プラスチック材料の本体シェル内
に少なくとも，チップ・サポート・フレーム上に搭載さ
れた１つの集積電子回路半導体チップと，該チップに接
触している熱分散装置を内蔵している。このパッケージ
においては，熱分散装置が上記回路チップおよびサポー
ト・フレームに対して，その両側に分散されるような形
状をなしている。好ましい実施例においては，熱分散装
置は，少なくとも２つの，かつ，相互に接触した構造的
に独立している熱分散素子を有している。これら２つの
熱分散素子は上記サポート・フレームの反対側に配置さ
れており，該フレームを中心として左右対称に配置され
ている。さらに，上記熱分散素子はセルフ・センタリン
グ・スペーシング・ポストによって分離できる形態に
て，相互に接続されている。
プ・パッケージは合成プラスチック材料の本体シェル内
に少なくとも，チップ・サポート・フレーム上に搭載さ
れた１つの集積電子回路半導体チップと，該チップに接
触している熱分散装置を内蔵している。このパッケージ
においては，熱分散装置が上記回路チップおよびサポー
ト・フレームに対して，その両側に分散されるような形
状をなしている。好ましい実施例においては，熱分散装
置は，少なくとも２つの，かつ，相互に接触した構造的
に独立している熱分散素子を有している。これら２つの
熱分散素子は上記サポート・フレームの反対側に配置さ
れており，該フレームを中心として左右対称に配置され
ている。さらに，上記熱分散素子はセルフ・センタリン
グ・スペーシング・ポストによって分離できる形態に
て，相互に接続されている。
【００４３】本発明に係る回路用チップ・フレームおよ
びその製造方法の特徴と利点は，非限定的な例として，
以下の実施例および添付図面に示されている。
びその製造方法の特徴と利点は，非限定的な例として，
以下の実施例および添付図面に示されている。
【００４４】
【実施例】以下，この発明に係る回路用チップ・パッケ
ージおよびその製造方法の実施例について詳細に説明す
る。図１および図２は，この発明に係るチップパケージ
の構成を示す断面図および分解斜視図であり，図１にお
いて，１はチップ・パッケージ全体を示している。ま
た，チップ・パッケージ１はそのプラスチック合成材料
による本体シェル２内に，チップ・サポート・フレーム
４上に搭載された回路チップ３上に，少なくとも１つの
電子回路およびこの回路チップ３と接触した熱分散装置
５を内蔵している。回路チップ３は薄い金属層により構
成されたチップ・サポート・フレーム４の中心部分６上
に収納され，固定されている。この回路チップ３とチッ
プ・サポート・フレーム４は半導体基板の表面に沿って
接触しており，回路は，回路チップ３のオープン表面上
に露出している。
ージおよびその製造方法の実施例について詳細に説明す
る。図１および図２は，この発明に係るチップパケージ
の構成を示す断面図および分解斜視図であり，図１にお
いて，１はチップ・パッケージ全体を示している。ま
た，チップ・パッケージ１はそのプラスチック合成材料
による本体シェル２内に，チップ・サポート・フレーム
４上に搭載された回路チップ３上に，少なくとも１つの
電子回路およびこの回路チップ３と接触した熱分散装置
５を内蔵している。回路チップ３は薄い金属層により構
成されたチップ・サポート・フレーム４の中心部分６上
に収納され，固定されている。この回路チップ３とチッ
プ・サポート・フレーム４は半導体基板の表面に沿って
接触しており，回路は，回路チップ３のオープン表面上
に露出している。
【００４５】図２において，チップ・サポート・フレー
ム４内に，基本的には，製造プロセスの最後に，プリン
トされた回路基板上に回路チップ３の搭載，接続を可能
にする接触ピン７により構成された複数のコネクタが一
体的に形成されている。回路チップ３の周囲には，回路
構造の末端が接続される予め決められた接触パッド８が
設けられている。上記接触パッド８と対応する接触ピン
７の内部末端間には細い金属ワイヤ９が接続されてい
る。
ム４内に，基本的には，製造プロセスの最後に，プリン
トされた回路基板上に回路チップ３の搭載，接続を可能
にする接触ピン７により構成された複数のコネクタが一
体的に形成されている。回路チップ３の周囲には，回路
構造の末端が接続される予め決められた接触パッド８が
設けられている。上記接触パッド８と対応する接触ピン
７の内部末端間には細い金属ワイヤ９が接続されてい
る。
【００４６】また，図１および図２の両方に示した熱分
散装置５は，少なくとも２つの構造的に独立し，相互に
接触し，図２に個別に示されている熱分散素子１５およ
び１６により構成されている。該熱分散素子１５および
１６は同じチップ・サポート・フレーム４の反対側に配
置され，特に，同じフレームに対して左右対称に配置さ
れている。
散装置５は，少なくとも２つの構造的に独立し，相互に
接触し，図２に個別に示されている熱分散素子１５およ
び１６により構成されている。該熱分散素子１５および
１６は同じチップ・サポート・フレーム４の反対側に配
置され，特に，同じフレームに対して左右対称に配置さ
れている。
【００４７】さらに，図３および図８は，２つの熱分散
素子１５，１６を接続する好ましい方法の詳細を示して
いる。図８は断面図であり，図３は同じ断面の切り離し
た部分を示す説明図である。図３，図８において，熱分
散装置５を構成する熱分散素子１５および１６は，チッ
プ・サポート・フレーム４を介して形成された穴１０
（図２参照）を横断するスペーシング・ポスト１１によ
って分離可能に，相互に接続されている。このポスト１
１はそれぞれ組み合ったハーフ・ポスト，すなわち，成
型された接合端を有するハーフ・ポスト１２および１３
を備えている。これらハーフ・ポスト１２および１３
は，それぞれ熱分散素子１５，１６から突き出ており，
対応する熱分散素子と共に一体的に形成される。
素子１５，１６を接続する好ましい方法の詳細を示して
いる。図８は断面図であり，図３は同じ断面の切り離し
た部分を示す説明図である。図３，図８において，熱分
散装置５を構成する熱分散素子１５および１６は，チッ
プ・サポート・フレーム４を介して形成された穴１０
（図２参照）を横断するスペーシング・ポスト１１によ
って分離可能に，相互に接続されている。このポスト１
１はそれぞれ組み合ったハーフ・ポスト，すなわち，成
型された接合端を有するハーフ・ポスト１２および１３
を備えている。これらハーフ・ポスト１２および１３
は，それぞれ熱分散素子１５，１６から突き出ており，
対応する熱分散素子と共に一体的に形成される。
【００４８】好ましくは，図３に示されているように，
ハーフ・ポスト１２は尖っており，嵌合用の歯を備えた
端部１４を有している。上記端部１４は，それを受け入
れるためのシート１７を有し，対応する，かつ，向き合
ったハーフ・ポスト１３と結合されている。こうした構
造上の特徴が，ハーフ・ポスト１２および１３がセンル
フ・センタリングされ，その後，その端部が嵌合される
と，自動アラインメント線の方向に傾斜するになってい
る。
ハーフ・ポスト１２は尖っており，嵌合用の歯を備えた
端部１４を有している。上記端部１４は，それを受け入
れるためのシート１７を有し，対応する，かつ，向き合
ったハーフ・ポスト１３と結合されている。こうした構
造上の特徴が，ハーフ・ポスト１２および１３がセンル
フ・センタリングされ，その後，その端部が嵌合される
と，自動アラインメント線の方向に傾斜するになってい
る。
【００４９】上記のとおり，実施例において，ハーフ・
ポスト１２は熱分散素子１５上で十分な数だけ一体形成
され，対応するハーフ・ポスト１３は熱分散素子１６内
に形成されている。もちろん，一方または他方の熱分散
素子１５，１６上につくられるハーフ・ポストのタイプ
を修正してはならない理由はまったくない。
ポスト１２は熱分散素子１５上で十分な数だけ一体形成
され，対応するハーフ・ポスト１３は熱分散素子１６内
に形成されている。もちろん，一方または他方の熱分散
素子１５，１６上につくられるハーフ・ポストのタイプ
を修正してはならない理由はまったくない。
【００５０】次に，本発明に係るチップ・パッケージの
製造方法（工程）について図４，図５，図６，図７およ
び図８を用いて説明する。第１の熱分散素子１５は，図
４に示されている熱硬化樹脂成型加工物の下側の半型２
０内に作られる凹部１９の底部１８に収容されている。
この回路チップ３を支えるためのチップ・サポート・フ
レーム４は，回路チップ３の少し下がった中央部分６
が，図５に示されているように熱分散素子１５と接触す
るように，凹部１９の縁に配置されている。
製造方法（工程）について図４，図５，図６，図７およ
び図８を用いて説明する。第１の熱分散素子１５は，図
４に示されている熱硬化樹脂成型加工物の下側の半型２
０内に作られる凹部１９の底部１８に収容されている。
この回路チップ３を支えるためのチップ・サポート・フ
レーム４は，回路チップ３の少し下がった中央部分６
が，図５に示されているように熱分散素子１５と接触す
るように，凹部１９の縁に配置されている。
【００５１】また，図６に示されているように，第２の
熱分散素子１６は，第１の熱分散素子の上方に置かれ
る。この位置合わせは，それぞれハーフ・ポスト１２お
よび１３が係合して（図８参照）スペーシング・ポスト
１１を形成するように行われる。最後に，上側の半型２
１は下側の半型２０上に置かれ，熱分散素子１６の上部
表面２２上に配置される。このようにして閉じられた型
は，図７に示されているように図１に示したチップ・パ
ッケージ１の熱硬化性の射出および製造に使うことがで
きる。
熱分散素子１６は，第１の熱分散素子の上方に置かれ
る。この位置合わせは，それぞれハーフ・ポスト１２お
よび１３が係合して（図８参照）スペーシング・ポスト
１１を形成するように行われる。最後に，上側の半型２
１は下側の半型２０上に置かれ，熱分散素子１６の上部
表面２２上に配置される。このようにして閉じられた型
は，図７に示されているように図１に示したチップ・パ
ッケージ１の熱硬化性の射出および製造に使うことがで
きる。
【００５２】
【発明の効果】以上，説明したように，本発明に係る回
路用チップ・パッケージおよびその製造方法にあって
は，上記目的を達成し，その熱分散素子がチップ・サポ
ート・フレームを中心として基本的に左右対称な構造を
有していることをはじめとする種々の利点を得ることが
できる。これにより，熱硬化樹脂の硬化の過程で回路チ
ップを破損してしまう可能性のある引っ張り応力を回避
することができる。
路用チップ・パッケージおよびその製造方法にあって
は，上記目的を達成し，その熱分散素子がチップ・サポ
ート・フレームを中心として基本的に左右対称な構造を
有していることをはじめとする種々の利点を得ることが
できる。これにより，熱硬化樹脂の硬化の過程で回路チ
ップを破損してしまう可能性のある引っ張り応力を回避
することができる。
【００５３】本発明に係るチップ・パッケージの構造
は，また，先行技術によって作られた装置より，さらに
熱分散に貢献する。
は，また，先行技術によって作られた装置より，さらに
熱分散に貢献する。
【００５４】さらに別の重要な利点は，結合素子，すな
わち，上記に説明した，２つの向き合った熱分散素子の
間に図示したスペーシング・ポストが，樹脂射出型を形
成する２つの半型の閉じ合わせを改良し，熱分散素子の
外部表面にときどき見られる樹脂の張り出しを防止する
ことである。
わち，上記に説明した，２つの向き合った熱分散素子の
間に図示したスペーシング・ポストが，樹脂射出型を形
成する２つの半型の閉じ合わせを改良し，熱分散素子の
外部表面にときどき見られる樹脂の張り出しを防止する
ことである。
【００５５】本発明に係るチップ・パッケージおよびそ
の製造方法に対しては，本発明の範囲内において修正や
バリエーションが可能であることは勿論である。
の製造方法に対しては，本発明の範囲内において修正や
バリエーションが可能であることは勿論である。
【図１】本発明に係るチップ・パッケージの構成を示す
拡大縦方向断面図である。
拡大縦方向断面図である。
【図２】本発明に係るチップ・パッケージの構成を示す
分解斜視図である。
分解斜視図である。
【図３】ハーフ・ポストの構成を示す部分断面図であ
る。
る。
【図４】本発明に係るチップ・パッケージの生産プロセ
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
【図５】本発明に係るチップ・パッケージの生産プロセ
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
【図６】本発明に係るチップ・パッケージの生産プロセ
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
【図７】本発明に係るチップ・パッケージの生産プロセ
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
スにおける個別フェーズでのチップ・パッケージの構成
を示す断面図である。
【図８】図７に示した一部分の詳細を示す拡大図であ
る。
る。
【図９】従来におけるチップ・パッケージの構成を示す
拡大縦方向断面図である。
拡大縦方向断面図である。
【図１０】図９に示したチップ・パッケージの製造に導
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
【図１１】図９に示したチップ・パッケージの製造に導
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
【図１２】図９に示したチップ・パッケージの製造に導
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
く，公知のタイプの製造プロセスのいくつかのフェーズ
を示す断面図である。
【図１３】図９に示したチップ・パッケージの構造的な
問題を示す説明図である。
問題を示す説明図である。
１ チップ・パッケージ ２ 本体シェル ３ 回路チップ ４ チップ・サポート・フレーム ５ 熱分散装置 ６ 中央部分 ７ 接触ピン ８ 接触パッド ９ 金属ワイヤ １０ 穴 １１ スペーシング・ポスト １２ ハーフ・ポスト １３ ハーフ・ポスト １４ 端部 １５ 熱分散素子 １６ 熱分散素子 １７ シート １８ 底部 １９ 凹部 ２０ 下側の半型 ２１ 上側の半型 ２２ 上部表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピエランジェロ マグニ イタリア国，イ−20058 ミラノ，ビッラ サンタ，ビア ベンティクワルテジモ マ ッジオ，９
Claims (28)
- 【請求項１】 合成プラスチック材料による本体シェル
と，半導体チップ，回路チップ上に作られ，チップ・サ
ポート・フレーム上に搭載された少なくとも１つの電子
回路と，前記回路チップと接触している熱分散装置とを
備え，前記熱分散装置が，相互に接触する少なくとも２
つの構造的に独立した熱分散素子を有することを特徴と
する回路用チップ・パッケージ。 - 【請求項２】 前記熱分散素子が，前記チップ・サポー
ト・フレームの向き合った両側に配置されていることを
特徴とする請求項１記載の回路用チップ・パッケージ。 - 【請求項３】 前記熱分散素子が，前記チップ・サポー
ト・フレームに対して左右対称に配置されていることを
特徴とする請求項１記載の回路用チップ・パッケージ。 - 【請求項４】 前記熱分散素子が，スペーシング・ポス
トによって分離可能に接続されていることを特徴とする
請求項１記載の回路用チップ・パッケージ。 - 【請求項５】 前記スペーシング・ポストが，成型さ
れ，前記熱分散素子からそれぞれ突き出た接合端を有す
る向き合ったハーフ・ポストを有することを特徴とする
請求項４記載の回路用チップ・パッケージ。 - 【請求項６】 前記ハーフ・ポストが，それぞれ対応す
る前記熱分散素子内で一体的に形成されていることを特
徴とする請求項５記載の回路用チップ・パッケージ。 - 【請求項７】 前記スペーシング・ポストが，前記チッ
プ・サポート・フレームを介してつくられた穴を横断し
ていることを特徴とする請求項４記載の回路用チップ・
パッケージ。 - 【請求項８】 前記スペーシング・ポストが，前記２つ
の熱分散素子のうちの少なくとも１つにより一体的に形
成されていることを特徴とする請求項４記載の回路用チ
ップ・パッケージ。 - 【請求項９】 前記ハーフ・ポストが，補足的な形で成
型されたセルフ・センタリング端部をそれぞれ有してい
ることを特徴とする請求項５記載の回路用チップ・パッ
ケージ。 - 【請求項１０】 本体シェルと，半導体材料によるチッ
プ上につくられた集積電子回路と，前記集積電子回路の
チップ用のチップ・サポート・フレームと，前記回路チ
ップと電子的に接触し，前記チップ・サポート・フレー
ムの両側に配置されるように置かれている熱分散装置と
を具備することを特徴とする回路用チップ・パッケー
ジ。 - 【請求項１１】 前記熱分散装置が，前記チップ・サポ
ート・フレームに対して左右対称に配置されていること
を特徴とする請求項１０記載の回路用チップ・パッケー
ジ。 - 【請求項１２】 前記熱分散装置が，前記チップ・サポ
ート・フレームの向き合った両側に配置された第１およ
び第２の熱分散素子を含んでいることを特徴とする請求
項１０記載の回路用チップ・パッケージ。 - 【請求項１３】 前記第１および第２の熱分散素子が，
前記チップ・サポート・フレームに対して左右対称に配
置されていることを特徴とする請求項１１記載の回路用
チップ・パッケージ。 - 【請求項１４】 前記第１および第２の熱分散素子が，
スペーシング・ポストによって分離可能に接続されてい
ることを特徴とする請求項１１記載の回路用チップ・パ
ッケージ。 - 【請求項１５】 前記スペーシング・ポストが，それぞ
れ前記第１と第２の熱分散素子から突き出ている第１お
よび第２の対応するハーフ・ポストにより構成されてい
ることを特徴とする請求項１４記載の回路用チップ・パ
ッケージ。 - 【請求項１６】 前記第１の熱分散素子のハーフ・ポス
トと前記第２の熱分散素子の前記ハーフ・ポストに対応
するハーフ・ポストがセルフ・センタリングされること
を特徴とする請求項１５記載の回路用チップ・パッケー
ジ。 - 【請求項１７】 前記第１および第２のハーフ・ポスト
が，それぞれ前記第１および第２の熱分散素子と一体的
に形成されていることを特徴とする請求項１５記載の回
路用チップ・パッケージ。 - 【請求項１８】 前記スペーシング・ポストが，前記第
１の熱分散素子から突き出ていることを特徴とする請求
項１４記載の回路用チップ・パッケージ。 - 【請求項１９】 前記スペーシング・ポストが，前記チ
ップ・サポート・フレームを介してつくられた穴を横断
していることを特徴とする請求項１４記載の回路用チッ
プ・パッケージ。 - 【請求項２０】 本体シェルと，半導体材料のチップ上
につくられた集積電子回路と，前記回路チップのための
チップ・サポート・フレームと，前記回路チップと電子
的に接触し，前記チップ・サポート・フレームに関して
向き合った両側に配置され，該第１および第２の熱分散
素子からそれぞれ突き出た第１および第２の対応するス
ペーシング・ポストによって接続された前記第１および
第２の熱分散素子とを具備することを特徴とする回路用
チップ・パッケージ。 - 【請求項２１】 前記第１および第２の熱分散素子が，
前記チップ・サポート・フレームに対して左右対称に配
置されていることを特徴とする請求項２０記載の回路用
のチップ・パッケージ。 - 【請求項２２】 前記第１の熱分散素子のスペーシング
・ポストと，前記第２の熱分散素子の対応するスペーシ
ング・ポストがセルフ・センタリングされることを特徴
とする請求項２０記載の回路用チップ・パッケージ。 - 【請求項２３】 前記第１と第２の対応するスペーシン
グ・ポストが，成型された接合端部を有していることを
特徴とする請求項２０記載の回路用チップ・パッケー
ジ。 - 【請求項２４】 前記成型された接合端部が，前記第１
と第２のスペーシング・ポストにそれぞれ形成された歯
およびシートによって構成されていることを特徴とする
請求項２３記載の回路用チップ・パッケージ。 - 【請求項２５】 前記スペーシング・ポストの第１と第
２のポストが，第１および第２の熱分散素子にそれぞれ
形成されていることを特徴とする請求項２０記載の回路
用チップ・パッケージ。 - 【請求項２６】 前記第１と第２のスペーシング・ポス
トが，前記チップ・サポート・フレームを介してつくら
れている穴を横断していることを特徴とする請求項２０
記載の回路用チップ・パッケージ。 - 【請求項２７】 合成プラスチック材料のための射出型
の下側の半分につくられた凹部の底部に第１の熱分散素
子を載置する工程と，該チップ・サポート・フレームの
少し下がった部分が，前記第１の熱分散素子と接触する
ように，前記チップ・サポート・フレームを前記凹部の
縁に載置する工程と，第２の熱分散素子を前記第１の熱
分散素子の上に載置し，前記第２の熱分散素子をスペー
シング・ポストによって前記第１の熱分散素子と結合さ
せる工程と，射出型の上側の半分を前記第２の熱分散素
子の上に載置し，前記射出型を閉じる工程とから成るこ
とを特徴とする回路用チップ・パッケージの製造方法。 - 【請求項２８】 合成プラスチック材料のための射出型
の下半分につくられた凹部の底に，内部に回路チップを
内蔵するための形状を有する熱分散装置を配置する工程
と，該チップ・サポート・フレームの一部が前記熱分散
装置と接触するように，前記回路チップに接続された前
記チップ・サポート・フレームを配置する工程と，前記
射出型の上半分を前記熱分散装置上に載置して，前記射
出型を閉じる工程とから成ることを特徴とする回路用チ
ップパケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93830435A EP0651440B1 (en) | 1993-10-29 | 1993-10-29 | High reliable power package for an electronic semiconductor circuit |
| IT938304359 | 1993-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169885A true JPH07169885A (ja) | 1995-07-04 |
Family
ID=8215240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6267302A Pending JPH07169885A (ja) | 1993-10-29 | 1994-10-31 | 回路用チップ・パッケージおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0651440B1 (ja) |
| JP (1) | JPH07169885A (ja) |
| DE (1) | DE69330249T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100214549B1 (ko) * | 1996-12-30 | 1999-08-02 | 구본준 | 버텀리드 반도체 패키지 |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6876181B1 (en) | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6226190B1 (en) | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| US6525514B1 (en) | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US7084494B2 (en) | 2004-06-18 | 2006-08-01 | Texas Instruments Incorporated | Semiconductor package having integrated metal parts for thermal enhancement |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| DE102012209034A1 (de) * | 2012-05-30 | 2013-12-05 | Robert Bosch Gmbh | Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul |
| CN105932003B (zh) * | 2016-06-20 | 2018-04-24 | 东莞市轩华电子有限公司 | 一种方便封装的集成电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4066839A (en) * | 1972-11-16 | 1978-01-03 | Sgs-Ates Componenti Elettronici S.P.A. | Molded body incorporating heat dissipator |
| JPH0427145A (ja) * | 1990-05-22 | 1992-01-30 | Seiko Epson Corp | 半導体装置 |
-
1993
- 1993-10-29 EP EP93830435A patent/EP0651440B1/en not_active Expired - Lifetime
- 1993-10-29 DE DE69330249T patent/DE69330249T2/de not_active Expired - Fee Related
-
1994
- 1994-10-31 JP JP6267302A patent/JPH07169885A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0651440B1 (en) | 2001-05-23 |
| EP0651440A1 (en) | 1995-05-03 |
| DE69330249D1 (de) | 2001-06-28 |
| DE69330249T2 (de) | 2001-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319753B1 (en) | Semiconductor device having lead terminals bent in J-shape | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| CA1229933A (en) | Plastic pin grid array chip carrier | |
| US3627901A (en) | Composite electronic device package-connector unit | |
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US5557150A (en) | Overmolded semiconductor package | |
| JPH07169885A (ja) | 回路用チップ・パッケージおよびその製造方法 | |
| EP0232837B1 (en) | Plastic molded chip carrier package and method of fabricating the same | |
| US6117710A (en) | Plastic package with exposed die and method of making same | |
| US7050303B2 (en) | Semiconductor module with vertically mounted semiconductor chip packages | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| US5923954A (en) | Ball grid array package and fabrication method therefor | |
| US6965159B1 (en) | Reinforced lead-frame assembly for interconnecting circuits within a circuit module | |
| US5598321A (en) | Ball grid array with heat sink | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| US6577000B2 (en) | Premold type semiconductor package | |
| EP1665379B1 (en) | Electronic package having a folded flexible substrate and method of manufacturing the same | |
| US6657298B1 (en) | Integrated circuit chip package having an internal lead | |
| US4012768A (en) | Semiconductor package | |
| CN109427698A (zh) | 组装qfp型半导体器件的方法 | |
| JP2983105B2 (ja) | 半導体装置およびその製法 | |
| US7365422B2 (en) | Package of leadframe with heatsinks | |
| US7084003B2 (en) | Method for manufacturing semiconductor device packages | |
| WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
| JPS63174344A (ja) | ピングリツドアレイ |