JPH07169920A - Ｌｃ素子及び半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 製造が簡単であり、後工程における部品の組
み付け作業を省略することができ、ＩＣやＬＳＩの一部
として形成することが可能であり、特性を変更すること
ができるＬＣ素子及び半導体装置を提供すること。 【構成】 ＬＣ素子１００は、ｐ−Ｓｉ基板３０の表面
に直接形成された渦巻き形状の第２の電極２６と絶縁層
２８を挟んで形成された渦巻き形状の第１の電極１０と
を含んでおり、これら第１及び第２の電極１０，２６の
それぞれがインダクタとして機能し、これらの間には分
布定数的にキャパシタが形成される。したがって、第１
の電極１０を信号の入出力路として用いることにより良
好な減衰特性が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子及び半導体装置に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインを直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタンスは、インダクタ
用導電体とキャパシタ用導電体のそれぞれの形状や配置
により決定されるため、部品として完成した後はキャパ
シタンスが一定となり、全体としての特性も固定化され
てしまい汎用性がないという問題があった。例えば、キ
ャパシタンスを変更したい場合にはインダクタ用導電体
あるいはキャパシタ用導電体の形状を変更する必要があ
り、組み込んだ回路中で必要に応じてキャパシタンスを
任意に変更して使用することは困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子及び半導体装置を提供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを変更することができるＬＣ素
子及び半導体装置を提供することにある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、ｎ領域あるいはｐ領域
のいずれか一方の単一層が表面側に形成された半導体基
板と、前記半導体基板上に形成された渦巻き形状の第１
の電極と、渦巻き形状の前記第１の電極に対して、ほぼ
同一平面内であってほぼ同心状で隣接して形成された渦
巻き形状の第２の電極と、渦巻き形状の前記第１および
第２の電極の少なくとも一方と、前記半導体基板との間
に形成された絶縁層と、を備え、渦巻き形状の前記第１
の電極と前記第２の電極のそれぞれによって形成される
インダクタと、これらの間に形成されるキャパシタとが
分布定数的に存在し、渦巻き形状の前記第１の電極およ
び前記第２の電極の少なくとも一方を信号入出力路とし
て用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、半導体基板の一方
の面側に形成された渦巻き形状の第１の電極と、前記半
導体基板の他方の面側に形成され、渦巻き形状の前記第
１の電極とほぼ対向する位置に形成された渦巻き形状の
第２の電極と、渦巻き形状の前記第１および第２の電極
の少なくとも一方と前記半導体基板との間に形成された
絶縁層と、を備え、渦巻き形状の前記第１の電極と前記
第２の電極のそれぞれによって形成されるインダクタ
と、これらの間に形成されるキャパシタとが分布定数的
に存在し、渦巻き形状の前記第１の電極および前記第２
の電極の少なくとも一方を信号入出力路として用いるこ
とを特徴とする。

【００１５】請求項３のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記半導体基板表面であって渦巻き
形状の前記第１の電極に対応する位置に、予めキャリア
を注入することを特徴とする。

【００１６】請求項４のＬＣ素子は、請求項１〜３のい
ずれかのＬＣ素子において、渦巻き形状の前記第１の電
極に対して、前記第２の電極の長さを長くあるいは短く
設定することにより、これら第１および第２の電極を部
分的に対応させることを特徴とする。

【００１７】請求項５のＬＣ素子は、請求項１，３，４
のいずれかのＬＣ素子において、前記半導体基板に代え
て、渦巻き形状の前記第１および第２の電極に沿って渦
巻き形状のｎ領域あるいはｐ領域からなる反転層が形成
された半導体基板を用いることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項２〜４のい
ずれかのＬＣ素子において、前記半導体基板に代えて、
渦巻き形状の前記第１および第２の電極の各周回部分の
間に渦巻き形状のｎ領域あるいはｐ領域からなる反転層
が形成された半導体基板を用いることを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、渦巻き形状の前記第１およ
び第２の電極のいずれか一方を複数に分割し、分割され
た複数の電極片のそれぞれの一部を電気的に接続するこ
とを特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、渦巻き形状の前記第１およ
び第２の電極の一方の両端付近のそれぞれに電気的に接
続された第１および第２の入出力電極と、渦巻き形状の
前記第１および第２の電極の他方の一方端付近に電気的
に接続されたアース電極と、を有し、前記第１および第
２の入出力電極のいずれか一方から信号を入力し、他方
から信号を出力するとともに、前記アース電極を固定電
位の電源に接続あるいは接地することを特徴とする。

【００２１】請求項９のＬＣ素子は、請求項１〜６のい
ずれかにおいて、渦巻き形状の前記第１および第２の電
極の一方の両端付近のそれぞれに電気的に接続された第
１および第２の入出力電極と、渦巻き形状の前記第１お
よび第２の電極の他方の両端付近のそれぞれに電気的に
接続された第３および第４の入出力電極と、を有し、渦
巻き形状の前記第１の電極と前記第２の電極の両方を信
号入出力路とするコモンモード型の素子として用いられ
ることを特徴とする。

【００２２】請求項１０のＬＣ素子は、請求項１〜９の
いずれかのＬＣ素子において、渦巻き形状の前記第１の
電極および前記第２の電極のそれぞれに印加する電圧を
可変に設定することにより、渦巻き形状の前記第１の電
極あるいは前記第２の電極の少なくとも一方に対応した
前記半導体基板表面の位置に渦巻き形状の反転領域を発
生させ、あるいは発生したこの反転領域を消滅させるこ
とを特徴とする。

【００２３】請求項１１の半導体装置は、請求項１〜１
０のいずれかのＬＣ素子を基板の一部として形成し、渦
巻き形状の前記第１の電極および前記第２の電極の少な
くとも一方を信号ラインあるいは電源ラインに挿入して
一体成形したことを特徴とする。

【００２４】請求項１２のＬＣ素子は、請求項１〜７の
いずれかのＬＣ素子において、全表面に化学液相法によ
り絶縁膜を形成し、この絶縁膜の一部をエッチングある
いはレーザ光照射によって除去して孔をあけ、その孔を
半田で表面に盛り上がる程度に封じることにより端子付
けを行うことを特徴とする。

【００２５】請求項１３のＬＣ素子は、請求項１〜７の
いずれかのＬＣ素子において、渦巻き形状の前記第１お
よび第２の電極の少なくとも一方に過電圧を動作電源ラ
イン側あるいはアース側にバイパスさせる保護回路を設
けたことを特徴とする。

【００２６】

【作用】請求項１のＬＣ素子では、半導体基板の表面側
に渦巻き形状の第１および第２の電極がほぼ同心状に、
すなわちほぼ平行に周回するように形成されている。ま
た、これら２つの電極の少なくとも一方と半導体基板と
の間には絶縁層が形成されており、これら第１あるいは
第２の電極と絶縁層と半導体基板とからなるＭＯＳ構造
となっている。

【００２７】このような構造を有する請求項１のＬＣ素
子は、渦巻き形状の第１および第２の電極のそれぞれが
インダクタとして機能することになり、しかも、これら
第１および第２の電極のそれぞれは半導体基板と直接、
あるいは絶縁層を介して間接的に接続されているため、
結果として第１および第２の電極間には渦巻き方向に分
布定数的にキャパシタが形成されることになる。

【００２８】従って、渦巻き形状の第１あるいは第２の
電極の一方端に入力された信号は、分布定数的に存在す
るインダクタおよびキャパシタを介して伝搬される際
に、広い帯域にわたり良好な減衰特性が得られる。

【００２９】特に、請求項１のＬＣ素子は、半導体基板
表面に絶縁層と渦巻き形状の第１および第２の電極を形
成することにより製造することができ、製造が非常に容
易となる。また、このＬＣ素子は、半導体基板上に形成
されるため、ＩＣやＬＳＩの一部として形成することも
可能であり、このような部品の一部として形成した場合
には、後工程における部品の組み付け作業を省略するこ
とができる。

【００３０】また、請求項２のＬＣ素子は、上述した渦
巻き形状の第１および第２の電極のそれぞれを半導体基
板を挟んでほぼ対向配置したものであり、これらの各電
極がインダクタ導体として機能するとともにこれら各電
極間に分布定数的にキャパシタが形成される点は請求項
１のＬＣ素子と全く同様に考えることができる。従っ
て、請求項２のＬＣ素子によれば、広い帯域にわたって
良好な減衰特性を有するとともに、製造容易および基板
の一部として形成することが可能となる。

【００３１】また、請求項３のＬＣ素子では、第１の電
極に対応する位置に予めキャリアが注入されている。一
般に、上述した請求項１および２のＬＣ素子はＭＯＳ構
造を有しているため、ゲートとして機能する第１あるい
は第２の電極に所定の電圧を印加しているときに半導体
基板表面に反転領域が発生し、さらにこの反転領域の回
りには空乏層が形成される。従って、この反転領域およ
び空乏層の有無により第１および第２の電極間に形成さ
れるキャパシタンスの値が変化することになるが、半導
体表面に予めキャリアを注入しておくことにより、この
反転領域および空乏層が形成されるタイミングをずらし
てＬＣ素子の特性を変更することができる。

【００３２】また、請求項４のＬＣ素子では、第１およ
び第２の電極のいずれか一方を短く形成しており、この
場合であっても同様に、長さが異なる第１および第２の
電極のそれぞれはインダクタとして機能し、これらの電
極間には半導体基板と絶縁層を挟んで形成されるキャパ
シタが分布定数的に存在する。したがって、このＬＣ素
子は広い帯域にわたって良好な減衰特性を有するととも
に、製造が容易であり基板の一部として形成することが
可能であるという効果がある。

【００３３】また、請求項５のＬＣ素子では、上述した
各ＬＣ素子（請求項２のＬＣ素子を除く）がｎ領域ある
いはｐ領域からなる単一層を利用して形成されていたの
に対し、第１および第２の電極に沿って渦巻き形状の反
転層であるｎ領域あるいはｐ領域が形成された半導体基
板を用いている点が異なっている。すなわち、この場合
には周回数が異なる第１および第２の電極同士は、半導
体基板内のｎｐｎ構造あるいはｐｎｐ構造を介して接続
されることになり、良好なアイソレーションを行うこと
ができる。従って、平行して形成された１組の第１およ
び第２の電極の間にのみ分布定数的にキャパシタが形成
される状態を容易につくることができ、このＬＣ素子は
広い帯域にわたって良好な減衰特性を有することができ
る。

【００３４】また、請求項６のＬＣ素子では、上述した
各ＬＣ素子（請求項１のＬＣ素子を除く）に比べると、
半導体基板内であって第１及び第２の電極の各周回部分
の合間に反転層が形成されている点が異なっている。す
なわち、この反転層を形成することにより、渦巻き形状
の第１及び第２の電極の半径方向にｎｐｎ構造あるいは
ｐｎｐ構造となるため、第１及び第２の電極に対応する
半導体基板内の周回部分同士について良好なアイソレー
ションを行うことができる。従って、対向して配置され
た１組の第１および第２の電極の間にのみ分布定数的に
キャパシタが形成される状態を容易につくることがで
き、このＬＣ素子は広い帯域にわたって良好な減衰特性
を有することができる。

【００３５】また、請求項７のＬＣ素子では、第１ある
いは第２の電極を複数の電極片に分割するとともにこれ
ら各電極片の一部を電気的に接続して使用する。この場
合には、各電極片の自己インダクタンスが小さくなり、
この各電極片の自己インダクタンスの影響が少ない分布
定数型のＬＣ素子となる。

【００３６】また、請求項８のＬＣ素子では、第１およ
び第２の電極のいずれか一方の両端付近のそれぞれに接
続される第１および第２の入出力電極を設けるととも
に、第１および第２の電極のいずれか他方の一方端近傍
にアース電極を設けることにより、渦巻き形状の一方の
電極が信号入出力路として使用される３端子型のＬＣ素
子を容易に形成することができる。

【００３７】また、請求項９のＬＣ素子では、上述した
第１および第２の電極のいずれか他方の両端近傍にも第
３および第４の入出力電極を設けており、渦巻き形状の
２つの電極の両方が信号入出力路として使用される４端
子コモンモード型のＬＣ素子を容易に形成することがで
きる。

【００３８】また、請求項１０のＬＣ素子では、第１お
よび第２の電極に印加する電圧を可変に設定することに
より、すなわちこれら２つの電極間の電位差を変更する
ことにより、半導体表面に反転層を発生、あるいは発生
した反転層を消滅させている。上述したように、反転層
の外周には空乏層が形成されるため、反転層を発生させ
るか否かによって渦巻き形状の２つの電極間のキャパシ
タンスも変化することになり、必要に応じて減衰特性を
切り替えることができる。

【００３９】また、請求項１１の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００４０】また、請求項１２のＬＣ素子は、上述した
請求項１〜７のいずれかのＬＣ素子を、半導体基板上に
形成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のＬＣ素子
を簡単に製造することができ、表面実装型とすることに
よりこのＬＣ素子の組み付け作業も容易となる。

【００４１】また、請求項１３のＬＣ素子では、第１お
よび第２の電極の少なくとも一方に保護回路が接続され
ており、これらの電極に対して過電圧が印加されると、
動作電源ライン側あるいは筐体アース側にバイパス電流
が流れ、第１および第２の電極と半導体基板との間の絶
縁破壊を防止することができる。

【００４２】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について図面を参照しながら具体的に説明する。

【００４３】第１実施例 図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ線拡大断面図、図
３は図１のＢ−Ｂ線拡大断面図、図４は図１のＣ−Ｃ線
拡大断面図、図５は図１のＤ−Ｄ線拡大断面図である。

【００４４】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）３０の一方の面側に形成された第１の電極
１０および第２の電極２６と、ｐ−Ｓｉ基板３０の一方
の面側に形成された絶縁層２８を含んでいる。

【００４５】第１および第２の電極１０，２６のそれぞ
れは、例えばアルミニウムや銅あるいは金の薄膜を蒸着
することにより、あるいは拡散またはイオン注入でＰを
多量にドープすることにより形成する。

【００４６】絶縁層２８は、ｐ−Ｓｉ基板３０の表面に
おいて、このｐ−Ｓｉ基板３０とゲート１０とを絶縁す
るためのものである。図２（Ａ）に示すように、第２の
電極２６を除くｐ−Ｓｉ基板３０の全表面がこの絶縁層
２８によって覆われており（あるいは第１の電極１０に
対応する部分にのみ絶縁層２８を形成するようにしても
よい）、さらにこの絶縁層２８の表面に上述した第１の
電極１０が形成される。この絶縁層２８は、例えばＰを
添加したＳｉＯ₂ （Ｐ−ガラス）によって形成されてい
る。

【００４７】また、上述した第１の電極１０とほぼ平行
であって、ほぼ同心状に第２の電極２６が形成されてい
る。この第２の電極２６と第１の電極１０との間に所定
の電圧を印加することにより、第１の電極１０に対向す
るｐ−Ｓｉ基板３０の表面にｎ型の反転領域２２が形成
されるようになっている。

【００４８】また、上述した第１の電極１０および第２
の電極２６のそれぞれには、図１，３，４に示すよう
に、アース電極１６および入出力電極１８，２０が接続
されている。

【００４９】上述したように、本実施例のＬＣ素子１０
０は、第１の電極１０と絶縁層２８とｐ−Ｓｉ基板３０
とからなるＭＯＳ構造あるいはＭＩＳ構造を有してお
り、ｐ−Ｓｉ基板３０の表面に予めキャリアが注入され
ていないエンハンスメント型の構造を有しているものと
すれば、第１の電極１０に正の電圧が印加されたときに
初めて反転領域２２が形成されることになる。

【００５０】図２（Ａ）および（Ｂ）は、反転領域が形
成される状態を示す図である。第１の電極１０に対し
て、すなわち第１の電極１０に接続された入出力電極１
８，２０に所定の正電圧（アース電極１６に印加する電
圧に対して正電圧）が印加されていない状態では、同図
（Ａ）に示すようにｐ−Ｓｉ基板３０の表面には反転領
域２２が現われない。

【００５１】ところが、第１の電極１０に対して所定の
正電圧を印加すると、図２（Ｂ）に示すように、第１の
電極１０に対応するｐ−Ｓｉ基板３０の表面付近にｎ領
域からなる反転領域２２が出現する。また、ｐ−Ｓｉ基
板３０の内部であってこの反転領域２２の外側には、第
１の電極１０に印加された正電圧によって正孔が排除さ
れた空乏層３２が形成される。したがって、反転領域２
２が現れた場合には、この空乏層３２を挟んで反転領域
２２内の電子とｐ−Ｓｉ基板３０内の正孔とが対向して
配置され、キャパシタが形成される。しかも、このキャ
パシタは第１の電極１０のほぼ全長にわたって形成され
るため、ｐ−Ｓｉ基板３０に接続された第２の電極２６
と第１の電極１０との間には分布定数的にキャパシタが
形成され、絶縁層２８を挟んで形成されるキャパシタと
この空乏層３２を挟んで形成されるキャパシタとが直列
に接続されることになる。

【００５２】図６は、第１実施例のＬＣ素子１００の等
価回路を示す図である。同図（Ａ）に示す等価回路は、
図２（Ａ）に対応する回路であり、絶縁層２８を挟んで
配置された第１の電極１０とｐ−Ｓｉ基板３０との間
に、すなわちｐ−Ｓｉ基板３０に直接接続された第２電
極２６と第１の電極１０との間にキャパシタが形成され
た様子が示されている。

【００５３】一般にｐ−Ｓｉ基板３０は比抵抗が大きい
ため、最も接近して配置された第１の電極１０と第２の
電極２６との間に形成されたキャパシタのキャパシタン
スに比べて、周回数が異なる第１の電極１０と第２の電
極２６との間に形成されたキャパシタのキャパシタンス
は極端に小さくなる。したがって、隣接して配置された
１組の電極１０，２６のみの間に分布定数的にキャパシ
タが形成されることになる。

【００５４】また、同図（Ａ）に示す回路は、第１の電
極１０を信号の入出力路に用いるとともに、アース電極
１６を接地した場合が示されており、３端子型の素子と
して機能するものである。

【００５５】この場合には、第１の電極１０がインダク
タンスＬ１を有するインダクタ導体として機能するとと
もに、第２の電極２６がインダクタンスＬ２を有するイ
ンダクタ導体として機能する。また、上述したように、
これら２つのインダクタ導体間（第１および第２の電極
間）には所定のキャパシタンスＣを有するキャパシタが
分布定数的に形成される。したがって、このＬＣ素子１
００は従来の集中定数型の素子にはない優れた減衰特性
を発揮することができ、入出力電極１８，２０のいずれ
か一方から入力された信号からは所定の周波数成分のみ
が除去され他方から出力されるようになる。

【００５６】なお、同図（Ａ）にはアース電極１６を接
地する場合を示したが、このアース電極１６を所定の電
位を有する電源に接続するようにしてもよい。

【００５７】また、図６（Ｂ）は、入出力電極１８とア
ース電極１６との間に可変のバイアス電圧を印加するた
めの可変バイアス回路１２を接続した場合の等価回路を
示すものである。上述したように、第１の電極１０側に
所定の正電圧を印加した場合にｐ−Ｓｉ基板３０表面に
反転領域２２および空乏層３２が現れる。このため、同
図（Ｂ）に示すように、絶縁層２８を挟んで形成される
キャパシタとこの空乏層３２を挟んで形成されるキャパ
シタとが直列に接続される状態となり、同図（Ａ）に示
す場合に比べると分布定数的に形成されるキャパシタの
キャパシタンスＣが小さくなる。

【００５８】したがって、可変バイアス回路１２によっ
て印加するバイアス電圧を切り替えることにより、第１
の電極１０と第２の電極２６との間に分布定数的に形成
されるキャパシタンスＣも切り替わることになり、全体
としてＬＣ素子１００の減衰特性が変化することにな
る。

【００５９】なお、同図（Ｂ）では可変バイアス回路１
２を追加することにより第２の電極２６よりも第１の電
極１０に印加される電圧レベルの方を高く設定する場合
を説明したが、可変バイアス回路１２を追加せずに、入
出力電極１８に入力される信号の平均電圧レベル自体を
アース電極１６に印加する電圧よりも高く保つようにし
てもよい。

【００６０】次に、本実施例のＬＣ素子１００の製造工
程について説明する。

【００６１】（1)酸化膜の形成：まず最初に、ｐ−Ｓｉ
基板３０の表面を熱酸化することにより、酸化膜（Ｓｉ
Ｏ₂ ）を形成する。

【００６２】（2)第１の領域に対応する部分の除去：次
に、第１の電極１０を形成したい部分の酸化膜を除去す
ることにより開口部を形成する。本実施例のＬＣ素子１
００の場合は、第１の電極１０を渦巻き形状に形成する
必要があるため、このゲート領域開口部の形成も渦巻き
形状になるように行われる。このようにして第１の電極
１０に対応する部分のｐ−Ｓｉ基板３０が露出すること
になる。

【００６３】（3)第１の電極の形成：次に、このように
して部分的に露出したｐ−Ｓｉ基板３０に対して新しい
酸化膜、すなわち絶縁層２８の形成を行なう。

【００６４】（4)第１の電極およびその他の電極の形
成：次に、例えばアルミニウムを蒸着することにより第
１の電極１０を形成するとともに、この第１の電極に接
続される入出力電極１８，２０を形成する。

【００６５】なお、上述した（2)〜（4)の工程に前後し
て、あるいは（2)〜（4)の工程と並行して第２の電極２
６に対応する部分の窓あけを行ない、この第２の電極２
６およびそれに接続されるアース電極１６の形成を行な
う。

【００６６】（5)絶縁層の形成：最後に、全面にＰ−ガ
ラスを付着させた後、加熱して平滑な表面を形成する。

【００６７】このようにしてＬＣ素子１００を製造する
工程は、基本的には通常のＭＯＳ・ＦＥＴを製造する工
程と類似しており、あるいは通常のＭＯＳ・ＦＥＴを製
造する工程を簡略化したものである。したがって、製造
そのものは、フォトマスクの形状を変更したり、一般の
ＭＯＳ・ＦＥＴを製造する工程の順序を一部変更するこ
とにより対応することができ、そのため一般のＭＯＳ・
ＦＥＴやバイポーラトランジスタと同一基板上に形成す
ることも可能となる。したがって、ＩＣやＬＳＩの一部
として形成することができ、これらの部品の一部として
形成した場合には、後工程における部品の組み付け作業
を省略することができる。

【００６８】このように、本実施例のＬＣ素子１００
は、第１の電極１０および第２の電極２６のそれぞれが
インダクタを形成するとともに、これら第１の電極１０
と第２の電極２６との間には分布定数的にキャパシタが
形成される。したがって、第２の電極２６の一方端に設
けられたアース電極１６を接地あるいは固定電位に接続
するとともに、第１の電極１０を信号の入出力路として
用いた場合には、入力された信号に対して広い帯域で良
好な減衰特性を有するＬＣ素子となる。

【００６９】また、上述したようにこのＬＣ素子１００
は、一般のＭＯＳ・ＦＥＴ等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてＬＣ素子を
製造した場合には、他の部品との配線も同時に行なうこ
とができ、後工程における組み付け作業等が不要とな
る。

【００７０】また、本実施例のＬＣ素子１００は、第１
の電極１０に印加するバイアス電圧を変えて、第１の電
極１０に対向する位置に反転領域２２を発生させ、ある
いはこの発生させた反転領域２２を消滅させることによ
り、第１の電極１０と第２の電極２６との間に分布定数
的に形成されるキャパシタのキャパシタンスを切り替え
ることができ、ＬＣ素子１００の全体の周波数特性を調
整あるいは変更することができる。

【００７１】なお、上述した第１実施例は、第１の電極
１０を信号の入出力路として用いたが、第２の電極２６
を信号の入出力路として用いるようにしてもよい。すな
わち、図７に示すように、第２の電極２６の両端に入出
力電極１８，２０を接続することによりこの第２の電極
２６を信号の入出力路として用いるとともに、第１の電
極１０の一方端にアース電極１６を接続し、このアース
電極１６を接地あるいは固定電位に接続する。このよう
にした場合には、接地あるいは固定電位に接続される第
１の電極１０に対向する位置に反転領域２２が形成され
ることになるが、図６（Ｂ）に示したように２つのキャ
パシタが直列に接続される状態に変わりはなく、入出力
電極１８とアース電極１６との相対的電位を変えること
によりＬＣ素子１００全体としての周波数特性を変える
ことができる点も同じである。

【００７２】図８は、第２の電極２６をｐ−Ｓｉ基板３
０の反対の面（裏面）側に第１の電極１０にほぼ対向す
るように配置した場合の変形例を示す図である。また、
図９は図８のＡ−Ａ線拡大断面を示す図であり、図２に
対応するものである。図１０は、第２の電極２６の両端
に入出力電極１８，２０を接続することによりこの第２
の電極２６を信号の入出力路として用いるとともに、第
１の電極１０の一方端にアース電極１６を接続し、この
アース電極１６を接地あるいは固定電位に接続する場合
の変形例を示す図であり、図７に対応するものである。

【００７３】このように、渦巻き形状の２つの電極１
０，２６をほぼ対向させて配置した場合であっても、図
１あるいは図７に示したＬＣ素子１００と同様に、第１
および第２の電極１０，２６のそれぞれがインダクタと
して機能するとともに、これらの間に分布定数的にキャ
パシタが形成されることに変わりはなく、良好な周波数
特性を有するとともに製造容易等の利点を有することに
なる。

【００７４】第２実施例 次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００７５】上述した第１実施例のＬＣ素子１００は、
第１の電極１０と第２の電極２６とがほぼ全長にわたっ
て平行に、すなわちほぼ同一の長さに形成されたもので
あるが、本実施例のＬＣ素子２００は、図１等に示した
第２の電極２６を約１ターン分短くした点に特徴があ
る。

【００７６】図１１は、第２の実施例のＬＣ素子２００
の平面図である。図１１に示すように、第２の電極２６
の一部を省略した場合であっても、短くなった第２の電
極２６とそれよりも長い第１の電極１０とにより形成さ
れる各インダクタと、これら第１の電極１０と第２の電
極２６とにより形成されるキャパシタとが分布定数的に
形成されるため、図１に示した第１実施例のＬＣ素子１
００と同様に良好な減衰特性を有することになる。

【００７７】図１２は、本実施例のＬＣ素子２００の等
価回路を示す図である。同図に示すように、第２の電極
２６のターン数が少くなった分だけインダクタンスＬ３
も小さくなり、これに対応して分布定数的に存在するキ
ャパシタンスＣ１も小さくなる。

【００７８】また、第１の電極１０に印加する電圧（入
出力電極１８に印加するバイアス電圧）を変えることに
より、第１の電極１０とターン数を短くした第２の電極
２６との間に形成されるキャパシタンスも変化し、ＬＣ
素子２００の減衰特性を可変に制御できる点は上述した
第１実施例のＬＣ素子１００と同様である。

【００７９】このように、本実施例のＬＣ素子２００
は、第１の電極１０とこの第１の電極１０より短い第２
の電極２６とによりインダクタとキャパシタが分布定数
的に形成され、良好な減衰特性をもった素子として機能
することができる。

【００８０】また、ＬＣ素子２００を半導体製造技術を
利用して製造できる点や、ＬＳＩ等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、第１の電極１０に印加する相
対的な電圧を変えることにより周波数特性を変更できる
点等については上述した第１実施例のＬＣ素子１００と
同じである。

【００８１】なお、本実施例のＬＣ素子２００は、第１
の電極１０を信号の入出力路として用いたが、第２の電
極２６を信号の入出力路として用い、第１の電極１０側
を接地あるいは固定電位に接続するようにしてもよい。

【００８２】図１３は、第２の電極２６を信号の入出力
路として使用する場合の変形例を示す図であり、第１実
施例の図７に対応するものである。この場合は、第２の
電極２６の両端に入出力電極１８，２０を接続するとと
もに、第１の電極１０の一方端にアース用電極１６を接
続する。

【００８３】このような場合であっても、短い第１の電
極１０と長い第２の電極２６とがそれぞれインダクタと
して機能するとともに、これらの間に分布定数的にキャ
パシタが形成されるため、図１１に示すＬＣ素子２００
と同様に良好な減衰特性が得られる。

【００８４】図１４は、第２の電極２６をｐ−Ｓｉ基板
３０の反対の面側に第１の電極１０にほぼ対向するよう
に配置した場合の変形例を示す図である。また、図１５
は第２の電極２６の両端に入出力電極１８，２０を接続
することによりこの第２の電極２６を信号の入出力路と
して用いるとともに、第１の電極１０の一方端にアース
電極１６を接続し、このアース電極１６を接地あるいは
固定電位に接続する場合の変形例を示す図である。

【００８５】このように、渦巻き形状で長さが異なる２
つの電極１０，２６をほぼ対向させて配置した場合であ
っても、図１１あるいは図１３に示したＬＣ素子２００
と同様に、第１および第２の電極１０，２６のそれぞれ
がインダクタとして機能するとともに、これらの間に分
布定数的にキャパシタが形成されることに変わりはな
く、良好な周波数特性を有するとともに製造容易等の利
点を有することになる。

【００８６】第３実施例 次に、本発明の第３実施例のＬＣ素子３００について、
図面を参照しながら具体的に説明する。

【００８７】上述した第１実施例のＬＣ素子１００およ
び第２実施例のＬＣ素子２００は、３端子のノーマルモ
ード型素子として機能するものであるが、本実施例のＬ
Ｃ素子３００は、４端子型のコモンモード型素子として
機能するように形成されている点に特徴がある。

【００８８】図１６は、第３実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、第２の電極２６の両端に入出力電極３６，３８が
設けられており、この点が図１に示したＬＣ素子１００
と異なっている。

【００８９】図１７は、第３実施例のＬＣ素子の等価回
路を示す図である。同図に示すように、２つの入出力電
極１８，２０の間に形成された第１の電極１０がインダ
クタンスＬ１を有するインダクタとして機能するととも
に、２つの入出力電極３６，３８間に形成された第２の
電極２６がインダクタンスＬ２を有するインダクタとし
て機能する。しかも、これら第１および第２の電極１
０，２６がそれぞれ信号の入出力路として使用されると
ともに、これらの間には第１実施例のＬＣ素子１００と
同様にキャパシンタンスＣを有するキャパシタが分布定
数的に形成される。

【００９０】このように、本実施例のＬＣ素子３００
は、第１の電極１０のみならず第２の電極２６の両端に
も２つの入出力電極３６，３８を設けることにより、良
好な減衰特性をもった４端子コモンモード型素子として
機能することができる。また、入出力電極１８，３６間
に印加するバイアス電圧、あるいはこれらに入力する信
号の平均電圧差を変えることにより、第１の電極１０と
第２の電極２６との間に分布定数的に形成されるキャパ
シタのキャパシタンスＣとを変えることでき、ＬＣ素子
３００全体の減衰特性を可変に制御することができる。

【００９１】図１８は、第２の電極２６をｐ−Ｓｉ基板
３０の反対の面側に第１の電極１０にほぼ対向するよう
に配置した場合の変形例を示す図である。

【００９２】このように、渦巻き形状の２つの電極１
０，２６をほぼ対向させて配置した場合であっても、図
１６に示したＬＣ素子３００と同様に、第１および第２
の電極１０，２６のそれぞれがインダクタとして機能
し、これらの間に分布定数的にキャパシタが形成される
４端子コモンモード型素子とすることができ、良好な周
波数特性を有するとともに製造容易等の利点を有するこ
とになる。

【００９３】第４実施例 次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００９４】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、第２の電極２６を１本の導体
で形成していたが、本実施例ＬＣ素子４００はこの第２
の電極２６を複数の（例えば３本の）分割電極片２６−
１，２６−２，２６−３に分割した点に特徴がある。

【００９５】図１９は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている第
２の電極２６を３本の分割電極片２６−１，２６−２，
２６−３に置き換えた構造を有している。全体として渦
巻き形状を有するこれらの分割電極片２６−１〜２６−
３のそれぞれにはアース電極１６が接続されており、３
つのアース電極１６を接地することにより、各分割電極
片２６−１〜２６−３のそれぞれによって形成されるイ
ンダクタの一部が接地される。あるいは３つのアース電
極１６を固定電位の電源に接続することにより、各分割
電極片２６−１〜２６−３のそれぞれによって形成され
るインダクタの一部がこの固定電位となる。

【００９６】図２０は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図に示すように、第１の電
極１０の全体がインダクタンスＬ１を有するインダクタ
として機能するとともに、各分割電極片２６−１，２６
−２，２６−３のそれぞれがインダクタンスＬ３，Ｌ
４，Ｌ５を有するインダクタとして機能する。そして、
第１の電極１０と各分割電極片２６−１〜２６−３とが
キャパシンタスＣ２，Ｃ３，Ｃ４を有するキャパシタと
して機能し、しかもこれらのキャパシタが分布定数的に
形成される。

【００９７】本実施例のＬＣ素子４００は、各分割電極
片２６−１，２６−２，２６−３の自己インダクタンス
Ｌ３，Ｌ４，Ｌ５が小さくなる。したがって、これらの
自己インダクタンスによるＬＣ素子４００全体の特性へ
の影響は小さくなり、第１の電極１０に対応して形成さ
れるチャネル２２が有するインダクタンスＬ１と分布定
数的に形成されるキャパシンタスＣ２，Ｃ３，Ｃ４とに
よってＬＣ素子４００全体の特性がほぼ決定されること
になる。

【００９８】また、入出力電極１８とアース電極１６と
の間に印加するバイアス電圧、あるいは入出力電極１８
に入力する信号の平均電圧レベルを変えることにより、
第１の電極１０と第２の電極２６との間に分布定数的に
形成されるキャパシタのキャパシタンスＣとを変えるこ
とでき、ＬＣ素子３００全体の減衰特性を可変に制御す
ることができる。

【００９９】なお、図１９に平面構造を示した本実施例
のＬＣ素子４００は、第１の電極１０を信号の入出力路
として用いるとともに第２の電極２６を３分割したが、
これとは反対に第２の電極２６を信号の入出力路として
用いるとともに第１の電極１０側を複数に分割するよう
にしてもよい。この場合には、複数に分割された第１の
電極１０のそれぞれにアース電極１６を接続するととも
に、第２の電極２６の両端付近に入出力電極１８，２０
を接続すればよい。

【０１００】図２１は、３本の分割電極片２６−１，２
６−２，２６−３をｐ−Ｓｉ基板３０の反対の面側に第
１の電極１０にほぼ対向するように配置した場合の変形
例を示す図である。

【０１０１】このように、渦巻き形状の第１の電極１０
と３本の分割電極片２６−１，２６−２，２６−３とを
ほぼ対向させて配置した場合であっても、図１９に示し
たＬＣ素子４００と同様に、第１の電極１０および各分
割電極片２６−１，２６−２，２６−３のそれぞれがイ
ンダクタとして機能するとともに、これらの間に分布定
数的にキャパシタが形成されることに変わりはなく、良
好な周波数特性を有するとともに製造容易等の利点を有
することになる。

【０１０２】その他の実施例 次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【０１０３】図２２および図２３は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図２２
は図１等に対応する本実施例のＬＣ素子５００の平面図
であり、同図に示すように、ＬＣ素子５００の第１の電
極１０および第２の電極２６両端あるいは一方端にはア
ース電極１６や入出力電極１８，２０が設けられていな
い。

【０１０４】このような形状を有する第１および第２の
電極１０，２６を含む半導体基板を１個のＬＣ素子５０
０ごとに切り離した後に、図２３に図２２のＥ−Ｅ線断
面を示すように、個別に切り離されたチップ（素子）の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
４０を形成する。その後、エッチングにより第１および
第２の電極１０，２６の一方端上のシリコン酸化膜４０
を除去して孔をあけ、その孔を半田４２で表面に盛り上
がる程度に封じることにより、突出した半田４２をプリ
ント配線基板のランド等と直接接触させることができ
る。したがって、表面実装する場合には好都合となる。

【０１０５】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図２３に示すように第１の
電極１０と第２の電極２６の高さが同じになるように各
電極の膜厚を調整することにより突出した半田４２の高
さもほぼ同一となるため、表面実装に際してさらに好都
合となる。

【０１０６】図２４は、上述した各実施例のＬＣ素子１
００等をＬＳＩ等の一部として形成する場合の説明図で
ある。同図に示したように、半導体チップ４６上の各種
信号あるいは電源のライン４８に上述した各ＬＣ素子１
００等を挿入する形で組み込む。特に、上述した各実施
例のＬＣ素子１００等は、半導体チップ４６上に各種回
路を形成する工程において同時に製造することができる
ため、後工程における配線処理等が不要になるといった
利点がある。

【０１０７】次に、上述したＬＣ素子を実際の回路の一
部として使用する場合の一例について説明する。

【０１０８】例えば、上述した第１および第２の電極１
０，２６のそれぞれは、小型化等を考慮して線幅を細く
すると高抵抗となり、入出力電極１８，２０間で信号レ
ベルの減衰が生じる。そのため、実際にＬＣ素子１００
等を回路の一部として使用する場合には、出力側に高入
力インピーダンスのバッファを接続することにより実用
的な構成となる。

【０１０９】図２５は、出力側にバッファを接続した例
を示す図である。同図（Ａ）は、バッファとしてＭＯＳ
・ＦＥＴと抵抗とからなるソースホロワ回路５０を用い
た場合を示している。このソースホロワ回路５０を構成
するＭＯＳ・ＦＥＴは上述した各実施例のＬＣ素子１０
０等と同じＭＯＳ構造を有しているため、このソースホ
ロワ回路５０を含めた全体をＬＣ素子として一体的に形
成することができる。

【０１１０】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。バイポーラトラ
ンジスタは、ＬＣ素子１００等を構成するｐ−Ｓｉ基板
３０を利用して形成することが可能であるため、このエ
ミッタホロワ回路５２を含めた全体をＬＣ素子として一
体的に形成することができる。

【０１１１】このように出力側にバッファを設けること
により、ＬＣ素子１００等のインダクタ部分（第１の電
極１０あるいは第２の電極２６）によって減衰した信号
レベルが増幅によって復元されて、ＳＮ比が良好な出力
信号を得ることが可能になる。

【０１１２】図２６は、出力側にレベル変換回路を接続
した例を示す図である。同図（Ａ）は、レベル変換回路
として２つのエミッタホロワ回路５４，５６を直列に接
続した場合を示している。同図（Ｂ）は、レベル変換回
路として２つのソースホロワ回路５８，６０を直列に接
続した場合を示している。

【０１１３】このように、出力側にレベル変換回路を接
続することにより、ＬＣ素子１００等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行なうこと
ができる。

【０１１４】なお、これらのレベル変換回路をＬＣ素子
１００等と同一の基板に一体的に形成することができる
点は、上述したバッファの場合と同じである。

【０１１５】図２７は、上述した各実施例のＬＣ素子１
００等に入力保護回路を追加した場合の構成の一例を示
す図である。ＭＯＳ構造を有する各実施例のＬＣ素子１
００等は、第１の電極１０に静電気によって発生する高
電圧が印加されると、第１の電極１０とｐ−Ｓｉ基板３
０との間に介在する絶縁層２８が破壊される。したがっ
て、この静電気による絶縁層２８の破壊を防止するため
に保護回路が必要となる。

【０１１６】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、電極１０に高電
圧が印加されると、動作電源ライン側あるいは筐体アー
ス側に電流がバイパスされるようになっている。特に同
図（Ａ）の回路では数１００Ｖ、同図（Ｂ）の回路では
１０００〜２０００Ｖの静電耐量があり、使用環境等に
応じて使用する保護回路を適宜選択することができる。

【０１１７】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１１８】例えば、上述した各実施例は、第１の電極
１０に所定の正電圧（バイアス電圧）が印加されたとき
に初めて反転領域２２が形成されるようにしたが、図１
等に示した反転領域２２の位置に予めキャリア（ｎ型不
純物あるいはｐ型不純物）を注入するようにしてもよ
い。これにより、第１の電極１０に所定の正電圧を印加
すると反転領域２２が消滅し、あるいは反転領域２２が
発生あるいは消滅する第１の電極１０に対する電圧レベ
ルを変更することができる。

【０１１９】また、上述した各実施例においては、ｐ−
Ｓｉ基板３０の表面に第２の電極２６を直接接触させて
形成するとともに、第１の電極１０を絶縁層２８を介在
させて形成するようにしたが、第１および第２の電極１
０，２６の両方を絶縁層２８の表面に形成するようにし
てもよい。

【０１２０】また、第１および第２の電極１０，２６を
ほぼ同一面に配置した各実施例のＬＣ素子１００等は、
ｐ領域の単一層からなる基板上に第１および第２の電極
１０，２６等を形成するようにしたが、これらの電極に
沿ってほぼ渦巻き形状の反転層を形成することにより隣
接する電極１０，２６同士のアイソレーションを確実に
行なうようにしてもよい。

【０１２１】図２８は、第１および第２の電極１０，２
６にほぼ沿って渦巻き形状の反転層６６を形成した場合
の断面構造を示す図であり、上述した図２に対応するも
のである。すなわち、ｎ^- 領域からなる基板６４の一部
に、第１および第２の電極１０，２６に対応した渦巻き
形状のｐ領域からなる反転層６６を形成する。第１の電
極１０に印加される電圧と第２の電極２６に印加される
電圧との差が大きい場合には、同図（Ｂ）に示すように
反転層６６内に反転領域２２（およびその外周部に空乏
層）が形成され、差が小さい場合には同図（Ａ）に示す
ようにこの反転領域２２が形成されない。したがって、
この反転領域２２の有無により、分布定数的に形成され
るキャパシタのキャパシタンスを切り替えることができ
る点は上述した各実施例のＬＣ素子と同じである。

【０１２２】また、同図（Ａ）にその一部を示すよう
に、周回数が異なる第１および第２の電極１０，２６同
士についてみると、基板６４の内部にｐｎｐ構造が形成
されるため、周回数が異なる第１および第２の電極１
０，２６間が相互に電気的に分離され、最も接近した第
１の電極１０と第２の電極２６との間に確実に分布定数
的なキャパシタが形成されるようになる。

【０１２３】また、第１および第２の電極１０，２６を
ｐ−Ｓｉ基板３０の両面に対向して配置した各実施例の
ＬＣ素子１００等は、ｐ領域の単一層からなる基板を挟
んで第１および第２の電極１０，２６等を形成したもの
であるが、これらの電極１０，２６の各周回部分の合間
に渦巻き形状の反転層を形成することにより、電極１
０，２６の各周回部分同士のアイソレーションを確実に
行なうようにしてもよい。

【０１２４】図２９は、第１および第２の電極１０，２
６の各周回部分の合間に渦巻き形状の反転層を形成した
場合の断面構造を示す図であり、上述した図７に対応す
るものである。すなわち、同図に示すように、ｐ−Ｓｉ
基板３０の一部にｎ領域７４からなる渦巻き形状の反転
層を形成する。このような構造を有するＬＣ素子におい
て、周回部分が異なる第２の電極２６に接続されたｐ−
Ｓｉ基板３０同士に着目すると、間にｎ領域７４が形成
されているためｐｎｐ構造となって電気的に分離されて
おり、確実にアイソレーションを行うことができる。

【０１２５】また、実際にウエハの状態にあるｐ−Ｓｉ
基板３０を利用して各実施例のＬＣ素子１００等を製造
する場合には、ｐ−Ｓｉ基板３０の比抵抗が一般の金属
に比べて高いことを考慮して、ｐ−Ｓｉ基板３０の厚み
をウエハの状態よりも薄くする必要がある。また、一般
にはｎ型ウエハの方が入手し易いことを考慮して、図３
０に示すような構造としてもよい。

【０１２６】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板７６の一方の面に渦巻き形状のエッチングを行
い、このエッチングを行った部分に第１あるいは第２の
電極１０，２６を形成する。また、同図（Ｂ）に示すよ
うに、ｎ−Ｓｉ基板７６の一部に第１及び第２の電極１
０，２６のそれぞれにほぼ沿うようにｐ⁺ 領域７８を形
成し、その後ｎ−Ｓｉ基板７６の裏面側であって第２の
電極２６に対応する部分のエッチングを行い、最後に第
１及び第２の電極１０，２６を形成する。

【０１２７】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有する第１および第２の電極１０，
２６を考えたが、全体として渦巻き形状を有していれ
ば、四角形やその他の渦巻き形状であってもよい。

【０１２８】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１８，２０，アース電極１６のそ
れぞれに端子付けを行なって、あるいは図２３に示した
ような化学液相法を利用して端子付けを行なって、単体
の素子として形成するようにしてもよい。この場合に
は、同一の半導体基板上に複数個のＬＣ素子１００等を
同時に形成し、その後半導体基板を切り離して各ＬＣ素
子等に端子付けを行なうようにすれば、容易に大量生産
が可能となる。

【０１２９】また、上述した各実施例においては、第２
の電極２６の外周側の一方端にアース電極１６を接続す
るようにしたが、このアース電極１６は内周側の一方端
に設けるようにしてもよい。また、必ずしも入出力電極
１８，２０およびアース電極１６は最端部に設ける必要
なく、周波数特性を検討した後に必要に応じてその取り
付け位置をずらすようにしてもよい。

【０１３０】また、上述した各実施例のＬＣ素子１００
等はｐ−Ｓｉ基板３０を利用して形成する場合を例にと
り説明したが、ゲルマニウム等の他の種類の半導体を用
いる場合や、アモルファスシリコン等の非晶質材料を用
いるようにしてもよい。

【０１３１】

【発明の効果】上述したように、請求項１および２の発
明によれば、渦巻き形状の第１あるいは第２の電極の一
方端に入力された信号は、分布定数的に存在するインダ
クタおよびキャパシタを介して伝搬される際に、広い帯
域にわたり良好な減衰特性が得られる。また、このＬＣ
素子は、半導体基板表面に絶縁層と渦巻き形状の第１お
よび第２の電極を形成することにより製造することがで
き、製造が非常に容易となる。また、このＬＣ素子は、
半導体基板に形成されるため、ＩＣやＬＳＩの一部とし
て形成することも可能であり、このような部品の一部と
して形成した場合には、後工程における部品の組み付け
作業を省略することができる。

【０１３２】また、請求項３の発明によれば、半導体表
面に予めキャリアを注入しておくことにより半導体表面
に反転領域および空乏層が形成されるタイミングをずら
してＬＣ素子の特性を変更することができる。

【０１３３】また、請求項４の発明によれば、第１およ
び第２の電極のいずれか一方が短く形成されており、こ
の場合であっても同様に広い帯域にわたって良好な減衰
特性が得られ、かつ、製造が容易であり基板の一部とし
て形成することが可能である。

【０１３４】また、請求項５の発明によれば、第１およ
び第２の電極に沿って渦巻き形状の反転層が形成されて
いるため、平行して形成された１組の第１および第２の
電極の間にのみ分布定数的にキャパシタが形成される状
態を容易につくることができ、広い帯域にわたって良好
な減衰特性を有することができる。

【０１３５】また、請求項６の発明によれば、半導体基
板内であって第１及び第２の電極の各周回部分の合間に
反転層が形成されているため、第１及び第２の電極に対
応する半導体基板内の周回部分同士について良好なアイ
ソレーションを行うことができ、広い帯域にわたって良
好な減衰特性を有することができる。

【０１３６】また、請求項７の発明によれば、第１ある
いは第２の電極を複数の電極片に分割されており、各電
極片の自己インダクタンスの影響を少なくすることがで
きる。

【０１３７】また、請求項８の発明によれば、第１およ
び第２の電極のいずれか一方の両端近傍に第１および第
２の入出力電極を設けるとともに、他方の一方端近傍に
アース電極を設けており、渦巻き形状の一方の電極が信
号入出力路として使用される３端子型のＬＣ素子を容易
に形成することができる。

【０１３８】また、請求項９の発明によれば、第１およ
び第２の電極の両方の両端近傍に第１〜第４の入出力電
極を設けており、渦巻き形状の２つの電極の両方が信号
入出力路として使用される４端子コモンモード型のＬＣ
素子を容易に形成することができる。

【０１３９】また、請求項１０の発明によれば、第１お
よび第２の電極に印加する電圧を可変に設定することに
より、半導体表面に反転層を発生、あるいは発生した反
転層を消滅させており、必要に応じて減衰特性を切り替
えることができる。

【０１４０】また、請求項１１の発明によれば、ＬＣ素
子を基板の一部に、信号ラインあるいは電源ラインに挿
入するように形成しており、半導体基板上の他の部品と
一体的に製造することができ、製造が容易になるととも
に後工程における部品の組み付け作業が不要となる。

【０１４１】また、請求項１２の発明によれば、上述し
たＬＣ素子を半導体基板上に形成した後に化学液相法に
より全表面に絶縁膜を形成し、孔開けした後にこの孔に
半田を盛ることにより端子付けが行われており、表面実
装型のＬＣ素子を簡単に製造することができ、表面実装
型とすることによりこのＬＣ素子の組み付け作業も容易
となる。

【０１４２】また、請求項１３の発明によれば、第１お
よび第２の電極の少なくとも一方に保護回路が接続され
ており、これらの電極に対して過電圧が印加された場合
の各電極と半導体基板との間の絶縁破壊を防止すること
ができる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】図１のＣ−Ｃ線拡大断面図である。

【図５】図１のＤ−Ｄ線拡大断面図である。

【図６】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図７】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図８】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図９】図８のＡ−Ａ線拡大断面図である。

【図１０】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図１１】第２実施例のＬＣ素子の平面図である。

【図１２】第２実施例のＬＣ素子の等価回路を示す図で
ある。

【図１３】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１４】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１５】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１６】第３実施例のＬＣ素子の平面図である。

【図１７】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１８】第３実施例のＬＣ素子の変形例を示す図であ
る。

【図１９】第４実施例のＬＣ素子の平面図である。

【図２０】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図２１】第４実施例のＬＣ素子の変形例を示す図であ
る。

【図２２】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２３】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２４】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図２５】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図２６】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図２７】各実施例のＬＣ素子の入力側に保護回路を接
続した例を示す図である。

【図２８】半導体基板表面に渦巻き形状の反転層を形成
した場合の断面構造を示す図である。

【図２９】半導体基板内部の電極の合間に渦巻き形状の
反転層を形成した場合の断面構造を示す図である。

【図３０】基板の一部をエッチングする場合の部分的断
面を示す図である。

【符号の説明】

１０ 第１の電極 １２ 可変バイアス回路 １６ アース電極 １８，２０ 入出力電極 ２２ 反転領域 ２６ 第２の電極 ２８ 絶縁層 ３０ ｐ−Ｓｉ基板 ３２ 空乏層

Claims (13)

【特許請求の範囲】
1. 【請求項１】 ｎ領域あるいはｐ領域のいずれか一方の
   単一層が表面側に形成された半導体基板と、 前記半導体基板上に形成された渦巻き形状の第１の電極
   と、 渦巻き形状の前記第１の電極に対して、ほぼ同一平面内
   であってほぼ同心状で隣接して形成された渦巻き形状の
   第２の電極と、 渦巻き形状の前記第１および第２の電極の少なくとも一
   方と、前記半導体基板との間に形成された絶縁層と、 を備え、渦巻き形状の前記第１の電極と前記第２の電極
   のそれぞれによって形成されるインダクタと、これらの
   間に形成されるキャパシタとが分布定数的に存在し、渦
   巻き形状の前記第１の電極および前記第２の電極の少な
   くとも一方を信号入出力路として用いることを特徴とす
   るＬＣ素子。
2. 【請求項２】 半導体基板の一方の面側に形成された渦
   巻き形状の第１の電極と、 前記半導体基板の他方の面側に形成され、渦巻き形状の
   前記第１の電極とほぼ対向する位置に形成された渦巻き
   形状の第２の電極と、 渦巻き形状の前記第１および第２の電極の少なくとも一
   方と前記半導体基板との間に形成された絶縁層と、 を備え、渦巻き形状の前記第１の電極と前記第２の電極
   のそれぞれによって形成されるインダクタと、これらの
   間に形成されるキャパシタとが分布定数的に存在し、渦
   巻き形状の前記第１の電極および前記第２の電極の少な
   くとも一方を信号入出力路として用いることを特徴とす
   るＬＣ素子。
3. 【請求項３】 請求項１又は２において、 前記半導体基板表面であって渦巻き形状の前記第１の電
   極に対応する位置に、予めキャリアを注入することを特
   徴とするＬＣ素子。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 渦巻き形状の前記第１の電極に対して、前記第２の電極
   の長さを長くあるいは短く設定することにより、これら
   第１および第２の電極を部分的に対応させることを特徴
   とするＬＣ素子。
5. 【請求項５】 請求項１，３，４のいずれかにおいて、 前記半導体基板に代えて、渦巻き形状の前記第１および
   第２の電極に沿って渦巻き形状のｎ領域あるいはｐ領域
   からなる反転層が形成された半導体基板を用いることを
   特徴とするＬＣ素子。
6. 【請求項６】 請求項２〜４のいずれかにおいて、 前記半導体基板に代えて、渦巻き形状の前記第１および
   第２の電極の各周回部分の間に渦巻き形状のｎ領域ある
   いはｐ領域からなる反転層が形成された半導体基板を用
   いることを特徴とするＬＣ素子。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 渦巻き形状の前記第１および第２の電極のいずれか一方
   を複数に分割し、分割された複数の電極片のそれぞれの
   一部を電気的に接続することを特徴とするＬＣ素子。
8. 【請求項８】 請求項１〜６のいずれかにおいて、 渦巻き形状の前記第１および第２の電極の一方の両端付
   近のそれぞれに電気的に接続された第１および第２の入
   出力電極と、 渦巻き形状の前記第１および第２の電極の他方の一方端
   付近に電気的に接続されたアース電極と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
9. 【請求項９】 請求項１〜６のいずれかにおいて、 渦巻き形状の前記第１および第２の電極の一方の両端付
   近のそれぞれに電気的に接続された第１および第２の入
   出力電極と、 渦巻き形状の前記第１および第２の電極の他方の両端付
   近のそれぞれに電気的に接続された第３および第４の入
   出力電極と、 を有し、渦巻き形状の前記第１の電極と前記第２の電極
   の両方を信号入出力路とするコモンモード型の素子とし
   て用いられることを特徴とするＬＣ素子。
10. 【請求項１０】 請求項１〜９のいずれかにおいて、 渦巻き形状の前記第１の電極および前記第２の電極のそ
    れぞれに印加する電圧を可変に設定することにより、渦
    巻き形状の前記第１の電極あるいは前記第２の電極の少
    なくとも一方に対応した前記半導体基板表面の位置に渦
    巻き形状の反転領域を発生させ、あるいは発生したこの
    反転領域を消滅させることを特徴とするＬＣ素子。
11. 【請求項１１】 請求項１〜１０のいずれかのＬＣ素子
    を基板の一部として形成し、渦巻き形状の前記第１の電
    極および前記第２の電極の少なくとも一方を信号ライン
    あるいは電源ラインに挿入して一体成形したことを特徴
    とする半導体装置。
12. 【請求項１２】 請求項１〜７のいずれかにおいて、 全表面に化学液相法により絶縁膜を形成し、この絶縁膜
    の一部をエッチングあるいはレーザ光照射によって除去
    して孔をあけ、その孔を半田で表面に盛り上がる程度に
    封じることにより端子付けを行うことを特徴とするＬＣ
    素子。
13. 【請求項１３】 請求項１〜７のいずれかにおいて、 渦巻き形状の前記第１および第２の電極の少なくとも一
    方に過電圧を動作電源ライン側あるいはアース側にバイ
    パスさせる保護回路を設けたことを特徴とするＬＣ素
    子。