JPH07170655A - 静電過電圧保護集積回路 - Google Patents
静電過電圧保護集積回路Info
- Publication number
- JPH07170655A JPH07170655A JP6201559A JP20155994A JPH07170655A JP H07170655 A JPH07170655 A JP H07170655A JP 6201559 A JP6201559 A JP 6201559A JP 20155994 A JP20155994 A JP 20155994A JP H07170655 A JPH07170655 A JP H07170655A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- integrated circuit
- bus
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は静電過電圧に対して複数の電力供給
源に接続された集積回路のパッドを保護し、各電源が高
電圧パッドと低電圧パッドとの間に接続される保護回路
を提供することを目的とする。 【構成】 この目的を達成するために、低電源パッドと
同様に回路の各パッドは第１の導電性バスに接続されて
カソードを有する第１のダイオードのアノードに接続さ
れ、かつ第２の導電性バスに接続されたアノードを有す
る第２のダイオードのカソードに接続される。また、単
方向性のクリッパ装置のカソードが第１のバスに、かつ
アノードが第２のバスに接続される。
源に接続された集積回路のパッドを保護し、各電源が高
電圧パッドと低電圧パッドとの間に接続される保護回路
を提供することを目的とする。 【構成】 この目的を達成するために、低電源パッドと
同様に回路の各パッドは第１の導電性バスに接続されて
カソードを有する第１のダイオードのアノードに接続さ
れ、かつ第２の導電性バスに接続されたアノードを有す
る第２のダイオードのカソードに接続される。また、単
方向性のクリッパ装置のカソードが第１のバスに、かつ
アノードが第２のバスに接続される。
Description
【０００１】
【産業上の利用分野】本発明は静電過電圧保護集積回路
に関し、特に集積回路は過電圧の発生によって破壊され
るいくつかの構成を含み、最後の製造工程中、あるいは
構成前の手作業中集積回路の端子における静電過電圧に
対して保護を対象としている。
に関し、特に集積回路は過電圧の発生によって破壊され
るいくつかの構成を含み、最後の製造工程中、あるいは
構成前の手作業中集積回路の端子における静電過電圧に
対して保護を対象としている。
【０００２】
【従来の技術】集積回路が特に接地端子が内部接続すら
されていないときに、静電過電圧に対する保護回路は動
作する。さらに、静電過電圧に対するこれらの保護回路
は接続されている集積回路の動作を損なうものではな
い。
されていないときに、静電過電圧に対する保護回路は動
作する。さらに、静電過電圧に対するこれらの保護回路
は接続されている集積回路の動作を損なうものではな
い。
【０００３】図１Ａは高電圧パッドＶＤＤ1 と低電圧パ
ッドＶＳＳ1 との間に接続された単一の電力供給源を含
む静電パルスに対する集積回路の通常の保護回路を示す
回路図である。回路の各入力／出力パッドＰ１〜Ｐｎは
パッドに接続されたアノードを、供給バスＲ１に接続さ
れたカソードを有する絶縁用ダイオードＤ１を介して高
電圧パッドＶＤＤ1 に接続された供給バスＲ１に接続さ
れている。また、各パッドＰ１〜Ｐｎはパッドに接続さ
れたカソードを、供給バスＲ２に接続されたアノードを
有する絶縁用ダイオードＤ２を介して高電圧パッドＶＳ
Ｓ1 に接続された供給バスＲ２に接続されている。供給
バスＲ１はバスＲ１に接続されたカソードを、バスＲ２
に接続されたアノードを有するアバランシュダイオード
Ｚ１という形式でのクリッパ回路を介してバスＲ２に接
続されている。任意の通常の一方向性のクリッパシステ
ムはクリッパ装置Ｚ１として使用され得る。クリッパ装
置Ｚ１はＶＤＤ1 −ＶＳＳ1 により高い、もちろん保護
される集積回路の構成に対する過電圧の値より低いアバ
ランシュ閾値電圧を有する。
ッドＶＳＳ1 との間に接続された単一の電力供給源を含
む静電パルスに対する集積回路の通常の保護回路を示す
回路図である。回路の各入力／出力パッドＰ１〜Ｐｎは
パッドに接続されたアノードを、供給バスＲ１に接続さ
れたカソードを有する絶縁用ダイオードＤ１を介して高
電圧パッドＶＤＤ1 に接続された供給バスＲ１に接続さ
れている。また、各パッドＰ１〜Ｐｎはパッドに接続さ
れたカソードを、供給バスＲ２に接続されたアノードを
有する絶縁用ダイオードＤ２を介して高電圧パッドＶＳ
Ｓ1 に接続された供給バスＲ２に接続されている。供給
バスＲ１はバスＲ１に接続されたカソードを、バスＲ２
に接続されたアノードを有するアバランシュダイオード
Ｚ１という形式でのクリッパ回路を介してバスＲ２に接
続されている。任意の通常の一方向性のクリッパシステ
ムはクリッパ装置Ｚ１として使用され得る。クリッパ装
置Ｚ１はＶＤＤ1 −ＶＳＳ1 により高い、もちろん保護
される集積回路の構成に対する過電圧の値より低いアバ
ランシュ閾値電圧を有する。
【０００４】実際問題として、集積回路において、ダイ
オードＤ１，Ｄ２及びクリッパ装置Ｚ１は集積回路の内
部に配置され、バスＲ１，Ｒ２はこの集積回路上に金属
被覆して形成される。ダイオードＤ１，Ｄ２に関して構
成の占有面積は比較的に小さい、これに対してクリッパ
装置Ｚ１は集積回路の比較的に大きい面積を占有する。
オードＤ１，Ｄ２及びクリッパ装置Ｚ１は集積回路の内
部に配置され、バスＲ１，Ｒ２はこの集積回路上に金属
被覆して形成される。ダイオードＤ１，Ｄ２に関して構
成の占有面積は比較的に小さい、これに対してクリッパ
装置Ｚ１は集積回路の比較的に大きい面積を占有する。
【０００５】図１Ａの回路は集積回路が単一の外部電力
供給源を有するとき静電パルスに対する保護に対して要
求に応じる。
供給源を有するとき静電パルスに対する保護に対して要
求に応じる。
【０００６】しかしながら、図１Ａの回路の欠点は、各
パッドは順方向バイアスダイオードを介して高電圧供給
源に、逆方向バイアスダイオードを介して低電圧供給源
に接続されているので、各パッドは高電圧ＶＤＤより上
に０．６ボルトを越えられないし、あるいは低電圧ＶＳ
Ｓ（通常は接地）より低い−０．６ボルトより低くでき
ない。実際問題において、いくつかの場合で、パッドの
電圧は高い供給電圧を越えることができることが望まし
い。例えば、集積回路が動作しているとき、高い供給電
圧が遮断され、アースされた場合に、かつパッドの１つ
が蓄積コンデンサに接続される場合には、このコンデン
サは電力供給パッドＶＤＤ1 に向かってダイオードＤ１
の１つを介して放電される。また、出力増幅器は負荷を
誘電するために接続され得る。過電圧が生じたとき、出
力増幅器は好ましくない高電力供給端子に向かっての接
続によってクリッパされる。
パッドは順方向バイアスダイオードを介して高電圧供給
源に、逆方向バイアスダイオードを介して低電圧供給源
に接続されているので、各パッドは高電圧ＶＤＤより上
に０．６ボルトを越えられないし、あるいは低電圧ＶＳ
Ｓ（通常は接地）より低い−０．６ボルトより低くでき
ない。実際問題において、いくつかの場合で、パッドの
電圧は高い供給電圧を越えることができることが望まし
い。例えば、集積回路が動作しているとき、高い供給電
圧が遮断され、アースされた場合に、かつパッドの１つ
が蓄積コンデンサに接続される場合には、このコンデン
サは電力供給パッドＶＤＤ1 に向かってダイオードＤ１
の１つを介して放電される。また、出力増幅器は負荷を
誘電するために接続され得る。過電圧が生じたとき、出
力増幅器は好ましくない高電力供給端子に向かっての接
続によってクリッパされる。
【０００７】しばしば今ある集積回路が複数の電力供給
源（いくつかの回路で７つまで）を含む場合がある。こ
れらの電力供給源の各々は高電力供給端子ＶＤＤi と低
電力供給端子ＶＳＳi を含む。
源（いくつかの回路で７つまで）を含む場合がある。こ
れらの電力供給源の各々は高電力供給端子ＶＤＤi と低
電力供給端子ＶＳＳi を含む。
【０００８】通常、複数の電力供給源を有する回路を保
護するために、図１Ａの回路は図１Ｂの回路のような回
路によって対をなすことによって簡単に大きくなる。第
１の電力供給源ＶＤＤ1 −ＶＳＳ1 に接続された保護回
路の一部であるパッドＰ１〜Ｐｎは図１Ａの回路によっ
て接続される。第２の電力供給源ＶＤＤ2 −ＶＳＳ2に
接続された保護回路の一部であるパッドＰｎ＋１〜Ｐｎ
＋ｋは図１Ｂに示す図１Ａの回路に対する類似の回路よ
って接続される。このタイプの回路は各電力供給源に対
して対になる。
護するために、図１Ａの回路は図１Ｂの回路のような回
路によって対をなすことによって簡単に大きくなる。第
１の電力供給源ＶＤＤ1 −ＶＳＳ1 に接続された保護回
路の一部であるパッドＰ１〜Ｐｎは図１Ａの回路によっ
て接続される。第２の電力供給源ＶＤＤ2 −ＶＳＳ2に
接続された保護回路の一部であるパッドＰｎ＋１〜Ｐｎ
＋ｋは図１Ｂに示す図１Ａの回路に対する類似の回路よ
って接続される。このタイプの回路は各電力供給源に対
して対になる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ような複数の電力供給源を含む集積回路の保護における
このタイプの使用は以下のようないくつかの主な欠点を
有する。
ような複数の電力供給源を含む集積回路の保護における
このタイプの使用は以下のようないくつかの主な欠点を
有する。
【００１０】第１の欠点は構成が電力供給源としての多
数のクリッパ装置Ｚｉとして要求されることである。し
かし、前述したように、これらのクリッパ装置は比較的
に大きい集積回路の専有面積を専有し、面積を全集積回
路の設計者によって減少するように設計されることは両
立され得ない。
数のクリッパ装置Ｚｉとして要求されることである。し
かし、前述したように、これらのクリッパ装置は比較的
に大きい集積回路の専有面積を専有し、面積を全集積回
路の設計者によって減少するように設計されることは両
立され得ない。
【００１１】更に重要である、同じ集積回路で図１Ａ及
び図１Ｂのような回路を同時に使用する第２の欠点は、
静電パルスが第１の電力供給源に接続されるパッドＰ１
〜Ｐｎと第２の電力供給源に接続されるパッドＰｎ＋１
〜Ｐｎ＋ｋとの間に生じるときこのタイプの保護回路で
は効果がないことである。そして、電流は過負荷を短く
するためにクリッパ装置を介してもはや流れず、そして
集積回路の内側を伝搬し、かつ破壊され得る。
び図１Ｂのような回路を同時に使用する第２の欠点は、
静電パルスが第１の電力供給源に接続されるパッドＰ１
〜Ｐｎと第２の電力供給源に接続されるパッドＰｎ＋１
〜Ｐｎ＋ｋとの間に生じるときこのタイプの保護回路で
は効果がないことである。そして、電流は過負荷を短く
するためにクリッパ装置を介してもはや流れず、そして
集積回路の内側を伝搬し、かつ破壊され得る。
【００１２】本発明の目的は、複数の電力供給源を有す
る集積回路において、集積回路はパッド又はピンの間に
生じる静電パルスに対して接続されないときに十分に効
果を得る保護回路を提供することである。
る集積回路において、集積回路はパッド又はピンの間に
生じる静電パルスに対して接続されないときに十分に効
果を得る保護回路を提供することである。
【００１３】本発明の他の目的はパッドの電圧が高供給
電圧より高い電圧に増加でき、又は低供給電圧より低く
減らすことができる保護回路を提供することである。
電圧より高い電圧に増加でき、又は低供給電圧より低く
減らすことができる保護回路を提供することである。
【００１４】
【課題を解決するための手段及び作用】これらの目的
は、静電過電圧に対して複数の電力供給源に接続される
集積回路のパッドを保護する回路を有する本発明を実現
することである。各電力供給源は高電圧パッドに、かつ
低電力パッドに接続される。この回路において、電力供
給パッドと同様に回路の各パッドは、第１の導電性バス
に接続されるカソードを有する第１のダイオードのアノ
ードに接続され、かつ第２の導電性バスに接続されるア
ノードを有する第２のダイオードのカソードに接続さ
れ、また単一方向性クリッパ回路は第１のバスにカソー
ドによって、かつ第２のバスにアノードによって接続さ
れる。
は、静電過電圧に対して複数の電力供給源に接続される
集積回路のパッドを保護する回路を有する本発明を実現
することである。各電力供給源は高電圧パッドに、かつ
低電力パッドに接続される。この回路において、電力供
給パッドと同様に回路の各パッドは、第１の導電性バス
に接続されるカソードを有する第１のダイオードのアノ
ードに接続され、かつ第２の導電性バスに接続されるア
ノードを有する第２のダイオードのカソードに接続さ
れ、また単一方向性クリッパ回路は第１のバスにカソー
ドによって、かつ第２のバスにアノードによって接続さ
れる。
【００１５】本発明の実施例に関して、すべての供給パ
ッドは前述の方法で接続される。
ッドは前述の方法で接続される。
【００１６】本発明の実施例に関して、高電圧供給源の
高電圧パッドは第１のバスに接続され、かつ低電圧供給
源の低電圧パッドは第２のバスに接続されている。
高電圧パッドは第１のバスに接続され、かつ低電圧供給
源の低電圧パッドは第２のバスに接続されている。
【００１７】本発明の実施例に関して、バスは各々接続
用パッドの内側と外側に、集積回路の周囲に形成される
導電性パスによって構成される。
用パッドの内側と外側に、集積回路の周囲に形成される
導電性パスによって構成される。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２は本発明に係る、複数の低電源に結合される
集積回路を保護するための静電過電圧保護集積回路を示
す回路図である。各電源は高供給端子ＶＤＤ1 ，ＶＤＤ
2 ・・・と低供給端子ＶＳＳ1 ，ＶＳＳ2 ・・・との間
に供給される。また集積回路は通常入力／出力パッドＰ
１，Ｐ２・・・を含む。本発明に係る保護回路はクリッ
パ回路Ｚのカーソド、アノードの各々に接続されるバス
Ｒ１，Ｒ２を含む。更に、本発明において、各高供給パ
ッド、低供給パッドの、ＶＤＤ1 ，ＶＤＤ2 ・・・、Ｖ
ＳＳ1 ，ＶＳＳ2 ・・・は各々順方向、逆方向のバイア
スダイオードＤ１，Ｄ２を介してバスＲ１，Ｒ２に接続
される。図２に示す実施例において、バスＲ１とＲ２は
浮動的に離れて保持される。
する。図２は本発明に係る、複数の低電源に結合される
集積回路を保護するための静電過電圧保護集積回路を示
す回路図である。各電源は高供給端子ＶＤＤ1 ，ＶＤＤ
2 ・・・と低供給端子ＶＳＳ1 ，ＶＳＳ2 ・・・との間
に供給される。また集積回路は通常入力／出力パッドＰ
１，Ｐ２・・・を含む。本発明に係る保護回路はクリッ
パ回路Ｚのカーソド、アノードの各々に接続されるバス
Ｒ１，Ｒ２を含む。更に、本発明において、各高供給パ
ッド、低供給パッドの、ＶＤＤ1 ，ＶＤＤ2 ・・・、Ｖ
ＳＳ1 ，ＶＳＳ2 ・・・は各々順方向、逆方向のバイア
スダイオードＤ１，Ｄ２を介してバスＲ１，Ｒ２に接続
される。図２に示す実施例において、バスＲ１とＲ２は
浮動的に離れて保持される。
【００１９】そして、本発明において、パッドＰ１，Ｐ
２のいずれか１つとこれらのパッドの他のいずれかとの
間の静電パルス、あるいは高電源供給パッドのいずれか
１つ又は低電源供給パッドのいずれか１つの静電パルス
はダイオードＤ１、クリッパ回路Ｚ、ダイオードＤ２を
介して流れる。
２のいずれか１つとこれらのパッドの他のいずれかとの
間の静電パルス、あるいは高電源供給パッドのいずれか
１つ又は低電源供給パッドのいずれか１つの静電パルス
はダイオードＤ１、クリッパ回路Ｚ、ダイオードＤ２を
介して流れる。
【００２０】よって、このタイプの保護は集積回路のパ
ッドのいずれか１組の間の静電パルスに対して十分なる
保護を確実にする。
ッドのいずれか１組の間の静電パルスに対して十分なる
保護を確実にする。
【００２１】本発明に係る保護回路の効果は回路の電源
の数を減らす単一のクリッパ回路Ｚを含むことである。
これは表面積の減少を提供できる。
の数を減らす単一のクリッパ回路Ｚを含むことである。
これは表面積の減少を提供できる。
【００２２】そのような回路における更なる効果はパッ
ドＰ１，Ｐ２のいずれか１つの電圧が集積回路動作中に
高電源供給端子の電圧より高い電圧に増加でき、又は低
電源供給端子の電圧より低い電圧に減少できることであ
る。２つの間の電圧差はクリッパ回路Ｚのクリッパ電圧
（ダイオードのプラスの２つの順方向電圧降下）によっ
ていつも制限される。
ドＰ１，Ｐ２のいずれか１つの電圧が集積回路動作中に
高電源供給端子の電圧より高い電圧に増加でき、又は低
電源供給端子の電圧より低い電圧に減少できることであ
る。２つの間の電圧差はクリッパ回路Ｚのクリッパ電圧
（ダイオードのプラスの２つの順方向電圧降下）によっ
ていつも制限される。
【００２３】図３は図２の回路と実質的に同じ回路を示
す本発明の他の実施例を示し、高供給電圧ＶＤＤi に接
続されているパッドはバスＲ１に接続され、かつ低供給
電圧ＶＳＳj に接続されているパッドはバスＲ２に接続
されている。また、他の実施例は全てのタイプの過電圧
に対する保護を確実にし、前述の実施例に関して、パッ
ドＶＤＤi とＶＤＤj を有する図２の実施例に示すよう
な４つの絶縁用ダイオードを抑制することができる。し
かしながら、この他の実施例の欠点は高電圧実施的に超
過することから、又は低電圧より実施的に減少すること
からパッドＰ１，Ｐ２・・・の１つを妨げることであ
る。
す本発明の他の実施例を示し、高供給電圧ＶＤＤi に接
続されているパッドはバスＲ１に接続され、かつ低供給
電圧ＶＳＳj に接続されているパッドはバスＲ２に接続
されている。また、他の実施例は全てのタイプの過電圧
に対する保護を確実にし、前述の実施例に関して、パッ
ドＶＤＤi とＶＤＤj を有する図２の実施例に示すよう
な４つの絶縁用ダイオードを抑制することができる。し
かしながら、この他の実施例の欠点は高電圧実施的に超
過することから、又は低電圧より実施的に減少すること
からパッドＰ１，Ｐ２・・・の１つを妨げることであ
る。
【００２４】図４は入力／出力パッド又は電力供給パッ
ドであるパッドＰ１〜Ｐ８を表す集積回路の構成を示す
平面図である。これらのパッドは集積回路の周囲に配置
されている。好ましくは、バスＲ１，Ｒ２はパッドの近
傍で集積回路のチップの周囲に配置され、チップの中央
に関してそれぞれパッドの内側、そして外側に配置され
ている。パッドは回路に組み込まれたダイオードを介し
てバスＲ１，Ｒ２に接続される。
ドであるパッドＰ１〜Ｐ８を表す集積回路の構成を示す
平面図である。これらのパッドは集積回路の周囲に配置
されている。好ましくは、バスＲ１，Ｒ２はパッドの近
傍で集積回路のチップの周囲に配置され、チップの中央
に関してそれぞれパッドの内側、そして外側に配置され
ている。パッドは回路に組み込まれたダイオードを介し
てバスＲ１，Ｒ２に接続される。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
パッドの電圧が高供給電圧より高い電圧に増加でき、又
は低供給電圧より低く減らすことができる保護回路を提
供できる。
パッドの電圧が高供給電圧より高い電圧に増加でき、又
は低供給電圧より低く減らすことができる保護回路を提
供できる。
【図１Ａ】１つの供給源に接続される集積回路のパッド
を保護するための従来の静電過電圧保護回路の構成を示
す回路図である。
を保護するための従来の静電過電圧保護回路の構成を示
す回路図である。
【図１Ｂ】２つの供給源に接続される集積回路のパッド
を保護するための従来の静電過電圧保護回路の構成を示
す回路図である。
を保護するための従来の静電過電圧保護回路の構成を示
す回路図である。
【図２】本発明に係る集積回路のパッドを保護するため
の静電過電圧保護回路の構成を示す回路図である。
の静電過電圧保護回路の構成を示す回路図である。
【図３】本発明に係る集積回路のパッドを保護するため
の他の実施例の静電過電圧保護回路の構成を示す回路図
である。
の他の実施例の静電過電圧保護回路の構成を示す回路図
である。
【図４】本発明に係る静電過電圧保護回路を組み込んだ
集積回路のチップの一部分を示す回路図である。
集積回路のチップの一部分を示す回路図である。
Ｄ１，Ｄ２ ダイオード Ｒ１，Ｒ２ バス Ｚ クリッパ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャン ジメネ フランス国， 38500 ヴワロン， リュ ヴィクトル ユーゴ ４番地
Claims (4)
- 【請求項１】 静電過電圧に対して複数の電力供給源に
接続された集積回路のパッドを保護し、各電源が高電圧
パッドと低電圧パッドとの間に接続される保護回路にお
いて、 低電源パッド（ＶＤＤ1 ，ＶＤＤ2 ，・・・，ＶＳＳ
1 ，ＶＳＳ2 ，・・・）と同様に回路の各パッド（Ｐ
１，Ｐ２，・・・）は第１の導電性バス（Ｒ１）に接続
されてカソードを有する第１のダイオード（Ｄ１）のア
ノードに接続され、かつ第２の導電性バス（Ｒ２）に接
続されたアノードを有する第２のダイオード（Ｄ２）の
カソードに接続され、 単方向性のクリッパ装置（Ｚ）のカソードが第１のバス
に、かつアノードが第２のバスに接続されることを特徴
とする静電過電圧保護集積回路。 - 【請求項２】 全ての電源が請求項１に示す構成で接続
される請求項１に記載の静電過電圧保護集積回路。 - 【請求項３】 高電圧供給源の高電圧パッド（ＶＤＤ
i ）は第１のバスに接続され、かつ低電圧供給源の低電
圧パッド（ＶＤＤj ）は第２のバスに接続されている請
求項１に記載の静電過電圧保護集積回路。 - 【請求項４】 バス（Ｒ１，Ｒ２）は各々接続用パッド
の内側と外側に、集積回路の周囲に形成される導電性パ
スによって構成される請求項１に記載の静電過電圧保護
集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9309928 | 1993-08-06 | ||
| FR9309928A FR2708788B1 (fr) | 1993-08-06 | 1993-08-06 | Protection d'un circuit intégré à l'encontre de surcharges électrostatiques. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170655A true JPH07170655A (ja) | 1995-07-04 |
Family
ID=9450167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6201559A Pending JPH07170655A (ja) | 1993-08-06 | 1994-08-04 | 静電過電圧保護集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5515225A (ja) |
| EP (1) | EP0637843B1 (ja) |
| JP (1) | JPH07170655A (ja) |
| DE (1) | DE69421134T2 (ja) |
| FR (1) | FR2708788B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004301A (ja) * | 2010-06-16 | 2012-01-05 | Renesas Electronics Corp | 内部回路と静電保護回路を具備する半導体集積回路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2685817B1 (fr) | 1991-12-31 | 1994-03-11 | Sgs Thomson Microelectronics Sa | Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques. |
| US5675809A (en) * | 1995-02-10 | 1997-10-07 | Ncr Corporation | Voltage control circuit for a dual voltage bus computer system |
| US5708550A (en) * | 1995-10-25 | 1998-01-13 | David Sarnoff Research Center, Inc. | ESD protection for overvoltage friendly input/output circuits |
| US5715127A (en) * | 1996-05-06 | 1998-02-03 | Winbond Electronics Corp. | Method for preventing electrostatic discharge failure in an integrated circuit package |
| US5712753A (en) * | 1996-05-06 | 1998-01-27 | Winbond Electronics Corp. | Method for preventing electrostatic discharge failure in an integrated circuit package |
| JP3144308B2 (ja) | 1996-08-01 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
| US5740000A (en) * | 1996-09-30 | 1998-04-14 | Hewlett-Packard Co. | ESD protection system for an integrated circuit with multiple power supply networks |
| US5708549A (en) * | 1996-10-04 | 1998-01-13 | Harris Corporation | Integrated circuit having enhanced transient voltage protection and associated methods |
| DE19709716A1 (de) * | 1997-03-10 | 1998-05-14 | Siemens Ag | Ansteuerschaltung für wenigstens ein kapazitives Stellglied |
| GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| US6977420B2 (en) | 1998-09-30 | 2005-12-20 | National Semiconductor Corporation | ESD protection circuit utilizing floating lateral clamp diodes |
| US6118640A (en) * | 1999-02-17 | 2000-09-12 | Pericom Semiconductor Corp. | Actively-driven thin-oxide MOS transistor shunt for ESD protection of multiple independent supply busses in a mixed-signal chip |
| US6421215B1 (en) * | 1999-10-08 | 2002-07-16 | Sun Microsystems, Inc. | Power overload protection for a system unit |
| US6456472B1 (en) * | 2000-04-07 | 2002-09-24 | Philsar Semiconductor Inc. | ESD protection in mixed signal ICs |
| US6580591B2 (en) * | 2000-12-21 | 2003-06-17 | Intersil Americas, Inc. | Switched electrostatic discharge ring for integrated circuits with multiple power inputs |
| US6801416B2 (en) | 2001-08-23 | 2004-10-05 | Institute Of Microelectronics | ESD protection system for high frequency applications |
| US7362555B2 (en) * | 2006-08-26 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit for a mixed-voltage semiconductor device |
| US8018002B2 (en) | 2009-06-24 | 2011-09-13 | Globalfoundries Inc. | Field effect resistor for ESD protection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191371A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 相補型ｍｏｓ電界効果装置 |
| EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
| US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
| US4996626A (en) * | 1988-10-14 | 1991-02-26 | National Semiconductor Corp. | Resistorless electrostatic discharge protection device for high speed integrated circuits |
| JPH02113623A (ja) * | 1988-10-21 | 1990-04-25 | Sharp Corp | 集積回路の静電気保護回路 |
| EP0435047A3 (en) * | 1989-12-19 | 1992-07-15 | National Semiconductor Corporation | Electrostatic discharge protection for integrated circuits |
-
1993
- 1993-08-06 FR FR9309928A patent/FR2708788B1/fr not_active Expired - Fee Related
-
1994
- 1994-08-03 EP EP94410062A patent/EP0637843B1/fr not_active Expired - Lifetime
- 1994-08-03 DE DE69421134T patent/DE69421134T2/de not_active Expired - Fee Related
- 1994-08-04 JP JP6201559A patent/JPH07170655A/ja active Pending
- 1994-08-04 US US08/286,490 patent/US5515225A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004301A (ja) * | 2010-06-16 | 2012-01-05 | Renesas Electronics Corp | 内部回路と静電保護回路を具備する半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2708788A1 (fr) | 1995-02-10 |
| US5515225A (en) | 1996-05-07 |
| DE69421134D1 (de) | 1999-11-18 |
| DE69421134T2 (de) | 2000-02-03 |
| EP0637843B1 (fr) | 1999-10-13 |
| FR2708788B1 (fr) | 1995-10-27 |
| EP0637843A1 (fr) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110876B2 (en) | System for ESD protection with extra headroom in relatively low supply voltage integrated circuits | |
| US6011681A (en) | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs | |
| US5515225A (en) | Integrated circuit protected against electrostatic overvoltages | |
| US4994874A (en) | Input protection circuit for semiconductor integrated circuit device | |
| US6674129B1 (en) | ESD diode structure | |
| US5124877A (en) | Structure for providing electrostatic discharge protection | |
| US5875086A (en) | Semiconductor integrated circuit device equipped with protective system for directly discharging surge voltage from pad to discharge line | |
| US6801417B2 (en) | Semiconductor integrated circuit device | |
| JP2830783B2 (ja) | 半導体装置 | |
| US6456472B1 (en) | ESD protection in mixed signal ICs | |
| JP2870514B2 (ja) | 半導体装置 | |
| KR100855265B1 (ko) | 정전기 방전 보호 회로 | |
| JP2892754B2 (ja) | サージ保護装置 | |
| EP0196391A2 (en) | Gallium arsenide gate array integrated circuit including DCFL NAND gate | |
| US20050146819A1 (en) | Circuit output stage protection system | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| JPH0494161A (ja) | 集積回路用入出力保護装置 | |
| JP2008091808A (ja) | 半導体集積回路 | |
| US20050127444A1 (en) | Semiconductor integrated circuit | |
| US6043968A (en) | ESD protection circuit | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP5719126B2 (ja) | 内部回路と静電保護回路を具備する半導体集積回路 | |
| KR100631961B1 (ko) | 정전기 방전 보호 회로 | |
| US5513064A (en) | Method and device for improving I/O ESD tolerance | |
| KR100212146B1 (ko) | 전원단이 분리된 회로의 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |