JPH07175597A

JPH07175597A - 記憶媒体の二重化装置

Info

Publication number: JPH07175597A
Application number: JP5318359A
Authority: JP
Inventors: Takumi Maruyama; 巧丸山; Noriyuki Yogoshi; 紀之余越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-12-17
Filing date: 1993-12-17
Publication date: 1995-07-14
Also published as: US5548716A

Abstract

(57)【要約】【目的】ハードディスクや光磁気ディスク等の外部記
憶媒体の二重化装置に関し、初期立ち上げではない電源
再投入開時の運用系選択を、確実にスムーズに実施す
る。【構成】電源投入時には主制御部が各媒体ボードの記
憶媒体のステータス情報である該記憶媒体が使用可能か
否かを示すＵＳＥ情報と、該記憶媒体のいずれを運用系
とするか及び運用系としていたのかを示すＡＣＴ情報
と、該記憶媒体に対する電源投入が行われたか否かを示
すＰＷＯＮ情報とを読み出す事により、マスタ系を運用
系として各情報を設定し該スレーブ系のＵＳＥ及びＰＷ
ＯＮ情報を該マスタ系に一致させるミラー化をしてお
き、ＵＳＥ及びＡＣＴ情報により該マスタ系の記憶媒体
が抜かれたことを検出したときに該スレーブ系を運用系
に切り替えて各情報を設定し、更にはＰＷＯＮ情報によ
り該マスタ系の記憶媒体が挿入されたことを検出したと
き該スレーブ系のＵＳＥびＰＷＯＮ情報を該マスタ系に
ミラー化しておく。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は記憶媒体の二重化装置に
関し、特にハードディスクや光磁気ディスク等の外部記
憶媒体の二重化装置に関するものである。

【０００２】今日のシステム・装置等においては、サー
ビス情報や運用プログラム等が大規模であり、これに伴
って記憶媒体を外部に持ち、そこから情報を吸い上げて
運用する手法が一般的である。

【０００３】このような外部補助記憶媒体としては、ハ
ードディスク、光磁気ディスク等があるが、システムの
信頼性を向上させるために、運用形態として記憶媒体を
二重化した方式が多く採用されている。

【０００４】

【従来の技術及び課題】二重化した場合に運用系の記憶
媒体をどちらにするか決定する方法は、独自に決定され
るものであるが、誤って運用しないための管理が必要で
ある。

【０００５】運用系の記憶媒体決定方法としては、(1)
保守者が責任を持って決める方法と、(2) 運用系情報を
内部に保持して自立的に決める方法とがある。

【０００６】上記方法(1) としては、システム動作と保
守者の作業をリンクさせるために、例えばスイッチを設
けて運用系を選択させる手段が考えられるが、人為的な
ミスで運用状態が変わってしまい、例えば古い、または
別の運用プログラムによる運転や運用停止（媒体不良）
になる危険性がある。

【０００７】上記方法(2) としては、媒体に予め決めら
れたフォーマットで運用系の情報を書き込んでおき、そ
れを読み出して自立的に運用系を決定する方法がある
が、一旦記憶媒体内部の情報を読み出すための待ち時間
（手順）が必要であり、媒体不良で運用系情報が読み出
せない場合は、運用停止につながる。

【０００８】また、運用系・非運用系情報を更新してい
る間は、サービス情報の読み書きができないため、処理
能力が低下する要因になる。

【０００９】更に、例えば、システムを停止して、新た
な外部記憶媒体と交換した場合の再開時や電源断からの
再開時には、主記憶に保存されている情報の更新は行わ
れないか、或いは何も保存されていないため、保守者が
運用系だった外部記憶装置を何らかの方法で決定して立
ち上げなければいけないという問題があった。

【００１０】従って本発明は、初期立ち上げではない電
源再投入開時の運用系選択を、確実にスムーズに実施で
きる記憶媒体の二重化装置を実現することを目的とす
る。

【００１１】

【課題を解決するための手段】（１）本発明の手段（その１）：図１上記の目的を達成するため、本発明では、図１に原理的
に示すように、それぞれが記憶媒体０Ｍ，１Ｍ及び通信
制御部０Ｃ，１Ｃを有するマスタ系及びスレーブ系の媒
体ボード０Ｂ，１Ｂと、両通信制御部０Ｃ，１Ｃと接続
された通信制御部２Ｃを有する主制御部２と、両記憶媒
体０Ｍ，１Ｍと該主制御部２との間の運用情報を転送す
る媒体制御部３と、を備え、各媒体ボート０Ｂ，１Ｂと
各制御部２，３のシステム電源が１系統であり、電源投
入時には該主制御部２の通信制御部２Ｃが、両媒体ボー
ド０Ｂ，１Ｂの通信制御部０Ｃ，１Ｃより各記憶媒体０
Ｍ，１Ｍのステータス情報である該記憶媒体０Ｍ，１Ｍ
が使用可能か否かを示す第１の情報と、該記憶媒体０
Ｍ，１Ｍのいずれを運用系とするか及び運用系としてい
たのかを示す第２の情報と、該記憶媒体０Ｍ，１Ｍに対
する電源投入が行われたか否かを示す第３の情報とを読
み出す事により、該主制御部２がマスタ系を運用系とし
て該第１乃至第３の情報を設定し該スレーブ系の該第１
及び第３の情報を該マスタ系に一致させるミラー化をし
ておき、該第１及び第２の情報により該マスタ系の記憶
媒体０Ｍが抜かれたことを検出したときに該スレーブ系
を運用系に切り替えて該第１乃至第３の情報を設定し、
更には該第３の情報により該マスタ系の記憶媒体０Ｍが
挿入されたことを検出したとき該スレーブ系の第１及び
第３の情報を該マスタ系にミラー化しておくものであ
る。

【００１２】（２）本発明の手段（その２）：図１図１に示す本発明において、主制御部２は、該スレーブ
系が運用系であることを各情報から分かっているときに
該スレーブ系に障害が発生したことを知ったとき、該ス
レーブ系の該第１及び第２の情報を非運用系に設定し、
該マスタ系の各情報を判定して運用系に切り替えること
ができる。

【００１３】（３）本発明の手段（その３）：図１また図１に示す本発明において、主制御部２は、該スレ
ーブ系が運用系であることを各情報から分かっていると
きに該スレーブ系に障害が発生したことを知ったとき、
該スレーブ系の該第１及び第２の情報を非運用系に設定
し、該マスタ系の各情報を判定して該マスタ系の記憶媒
体０Ｍが使用不能状態にあるとき、システム停止させる
ことができる。

【００１４】（４）本発明の手段（その４）：図１更に図１に本発明において、主制御部２の通信制御部２
Ｃは、該媒体ボードの通信制御部０Ｃ，１Ｃとシリアル
・バスＳＢで接続されていてもよい。

【００１５】（５）本発明の手段（その５）：図２また、主制御部２は図２に示すように、該媒体ボードの
通信制御部０Ｃ，１Ｃとパラレル・バスＰＢ１，ＰＢ２
で別々に接続された２つの通信制御部２Ｃ１，２Ｃ２を
有することができる。

【００１６】（６）本発明の手段（その６）：図３更に各媒体ボード０Ｂ，１Ｂは、図３に示すように、該
第３の情報のみを有し、シングル・ラインＳＬで該主制
御部２の各通信制御部２Ｃ１，２Ｃ２に与えられ、該第
１及び第２の情報が該主制御部２に保持されていると共
に、該主制御部２が、該第３の情報を受けたとき、これ
に同期して該第１及び第２の情報をクリアすることがで
きる。

【００１７】（７）本発明の手段（その７）：図４更に図４に示すように、上記の媒体ボード０Ｂ，１Ｂが
別のシステムに設置されており、各システムには１の主
制御部２−１，２−２が設けられ、両主制御部間がシス
テム・バスＢ１，Ｂ２及びバス交差部ＢＣによって接続
されている記憶媒体の二重化装置であって、障害発生や
上位システムからの切り替え制御が起こったときバス交
差部を介してこれを知った非運用システムの主制御部が
両システムの媒体ボード０Ｂ，１Ｂのステータス情報の
読み出し及び判定を行ってから運用系の選択を行うよう
に構成してもよい。

【００１８】（８）本発明の手段（その８）：図５更に図５に示すように、各主制御部に別々の電源が供給
され、両媒体ボードが該電源とは更に別の電源が共通し
て供給されていることも可能である。

【００１９】

【作用】（１）本発明に用いる第１〜第３の情報（記憶媒体ステ
ータス）の説明：図６本発明では、図６に示すように、第１の情報を「ＵＳ
Ｅ」とし、第２の情報を「ＡＣＴ」とし、第３の情報を
「ＰＷＯＮ」として以下にその意味をまず説明する。

【００２０】ＵＳＥは、図１に示した記憶媒体０Ｍ，
１Ｍが使用可能か否かを示す情報ビットで、デフォルト
（初期状態）は“０”（使用不可) であるが、システム
の運用プログラム走行中の任意の時期にフォーマット／
インストール等の処理を行う事により、立ち上げ媒体と
して使用できる状態になり、その時にＯＮ＝“１”（使
用可能) を設定する事で、再立ち上げ用の媒体になり得
る。また、故障と判断された場合には、ＯＦＦ＝“０”
を設定すれば、再度立ち上げ時にこの情報をチェックす
ることにより、媒体に対しての不要なアクセスを防止で
きる。

【００２１】ＡＣＴは、記憶媒体０Ｍ，１Ｍのいずれ
を運用系とするか及び運用系としていたのかを示す情報
ビットであり、記憶媒体が二重化されていても情報の不
一致となる期間は長短はあっても必ず存在する。運用中
に短いサイクルで情報の二重化を行っていれば不一致と
なる危険性は減少するものの、逆にその制御が処理能力
の低下を引き起こすため、ある程度の長いサイクルで二
重化の制御を行うのが普通である。

【００２２】従って最新の情報更新された媒体は、常に
ある時には固定されているはずで、それを示すための制
御ビットである。ＡＣＴになっている方が最新情報を格
納している訳であるから、再立ち上げ時等に、この情報
ビットをチェックすれば最新の管理情報で運用する事が
できる。

【００２３】ＰＷＯＮは、記憶媒体０Ｍ，１Ｍに対す
る電源投入が行われたか否かを示す情報ビットであり、
装置・システムの電源投入や、媒体の挿入等によってＯ
Ｎとなるものであり、このとき、上記のＵＳＥ、ＡＣＴ
は無効であるため、独自の立ち上げ系を決定させるため
の情報となる。

【００２４】この情報ビットがＯＮの時のデフォルトを
決定しておけば、不要な媒体選択を保守者があえて決定
する必要がなく、運用プログラム走行時にＯＦＦにする
とともに、上記のＵＳＥ，ＡＣＴを合わせて設定すれ
ば、再開時等に運用するのに必要な正しい媒体を自動的
に決定できる様になる。

【００２５】（２）本発明の手段（その１）の作用：図
１及び図７まず本発明においてはシステム電源が１系統とする。そ
して、電源投入時には主制御部２はその通信制御部２Ｃ
により、両系の媒体ボード０Ｂ及び１Ｂにおける記憶媒
体０Ｍ及び１Ｍのステータスを通信制御部０Ｃ及び１Ｃ
を介して読み出す事によりデフォルト（初期状態）とし
てマスタ系（以下、０系と言うことがある）の媒体ボー
ド０Ｂの記憶媒体０Ｍが選択され、ＰＷＯＮクリアする
と共にＡＣＴ及びＵＳＥをＯＮにする。

【００２６】そして、システム運用中の任意のタイミン
グで、スレーブ系（以下、１系と言うことがある）のＰ
ＷＯＮクリア（システムへの組み込み）とミラー化処理
によるマスタ情報との一致処理（ＵＳＥの設定）が行わ
れる。

【００２７】このとき、媒体制御部３は記憶媒体０Ｍ及
び１Ｍと主制御部２との間で例えば実行プログラムや運
用情報等の記憶情報を吸い上げて運用を行う。

【００２８】その後、運用中の最新情報収集が必要とな
り、システム動作に影響させない様に一旦停止させ、０
系（マスタ系）の記憶媒体０Ｍを抜いた時、上述の如く
１系媒体ボード１Ｂにはミラー化処理によるＵＳＥの設
定がされているため、システム再開によるステータス読
み出しにより、即１系をマスタ系として運用開始でき
る。

【００２９】更にその後、再度０系媒体ボード０Ｂに記
憶媒体０Ｍが挿入された時には、最新情報は１系に存在
しており、一致性保証のため、組み込み・ミラー化処理
を行っておく。

【００３０】（３）本発明の手段（その２）の作用：図
１及び図８図８においては、スレーブ系媒体ボード１Ｂに故障が発
生した時、故障媒体に対してのアクセス正常性は保証さ
れないから、１系のステータスを使用不可としてステー
タスを更新（ＡＣＴ，ＵＳＥクリア）し、例えば別途保
守者に異常を通知するとともに、０系のステータスを読
み出してチェックし、スレーブ（メンバー）として使用
可能状態であれば、即座にマスタ系でシステムの運用を
開始できる。

【００３１】（４）本発明の手段（その３）の作用：図
１及び図９図９においては、図８と同様にマスタ系が媒体故障にな
った時、１系のステータスを使用不可としてステータス
を更新（ＡＣＴ，ＵＳＥクリア）するが、０系について
ミラー化処理未実施や未完了で、０系の運用媒体が不在
であるため、運用プログラム・サービス情報等の内容が
保証されない。従って、別途保守者に異常を通知すると
ともに、誤った運用をしない様にシステム停止に移行す
る事ができる。

【００３２】（５）本発明の手段（その４）の作用：図
１上記の手段（その１〜その３）においては、主制御部２
に一つの通信制御部２Ｃのみが設けられており、この通
信制御部２Ｃと媒体ボード０Ｂ，１Ｂの通信制御部０
Ｃ，１Ｃとの通信を図１に示したようにシリアル・バス
ＳＢで例えば交互に実行するものである。

【００３３】（６）本発明の手段（その５）の作用：図
２及び図７〜図９この手段での動作は図７〜図９による動作と同じである
が、図２に示す如く、主制御部２に２つの通信制御部２
Ｃ１，２Ｃ２を設け、これらと媒体ボード０Ｂ，１Ｂの
通信制御部０Ｃ，１Ｃとの間にそれぞれ接続されたパラ
レル・バスＰＢ１，ＰＢ２により制御情報の読み書きを
行う。

【００３４】これにより、媒体ボード間のピン配置は多
少増えるものの、即座にアクセスできるため、判断の時
間が短縮できる。

【００３５】（７）本発明の手段（その６）の作用：図
３及び図１０この手段では図２の手段（その５）と同様に主制御部２
に２つの通信制御部２Ｃ１，２Ｃ２を設けているが、主
制御部２にはＵＳＥ，ＡＣＴ情報を配置しておくため、
主制御部２と媒体ボード０Ｂ，１Ｂとの間は、図３に示
す如く、各媒体ボードのＰＷＯＮ情報のみを送るためシ
ングル・ラインＳＬ１，ＳＬ２で接続されている。

【００３６】従って、ピン配置は各１本ずつで済み、か
つ記憶媒体の挿抜に対しても運用系情報を同期させる事
が可能である。

【００３７】即ち、図１０に示す如く、最初は、マスタ
系で運用中に、記憶媒体０Ｍの抜去によりＰＷＯＮ要因
として、これに同期してマスタ系のステータス情報がク
リアされるためシステム再開時には、即スレーブ系で運
用開始が可能となる。

【００３８】（８）本発明の手段（その７）の作用：図
４及び図１１図４に示す様な二重化システムにおいて、図１１に示す
ように最初、システムＳＹＳ０が自系記憶媒体で運用中
にシステムＳＹＳ１が切り離され、その後、システムＳ
ＹＳ１の組込みが実施されると最新の運用情報を、切り
離されていたシステムＳＹＳ１の記憶媒体に対してミラ
ー化して情報一致保証させる。

【００３９】但し、運用中のシステムＳＹＳ０に対して
障害発生や上位システムからの切り替え制御が起こった
場合、システムＳＹＳ１側のステータス更新がなされな
いままシステムＳＹＳ１が運用になってしまう。

【００４０】そこで、システムＳＹＳ１は、障害発生や
上位システムからの切り替え制御が起こった場合、両シ
ステムのステータスの読み出し及び判定を行う事により
運用中のマスタ記憶媒体０Ｂを正しく認識でき、また、
ミラー化されていない記憶媒体が存在する事も分かるた
め、情報一致保証の動作を継続しつつ、正確にシステム
再開が可能となる。

【００４１】従って、信頼性向上のために、システムの
二重化を行った場合でも運用系となるべき記憶媒体は常
に１つであるため、それぞれの系が他系に対してシステ
ム・バスＢ１，Ｂ２及びバス交差部ＢＣを介してアクセ
スし、運用系情報の読み書きを行い、運用系となった主
制御部は、どちらの記憶媒体を選択すれば良いかを運用
系情報によって決定できる。

【００４２】従って、例えば運用系の主制御部２−１が
自系の記憶媒体０Ｂを使用中に切換え要求が起こった時
でも、非運用系の主制御部２−２は情報を元に自系の記
憶媒体１Ｂではなく、最新情報更新が行われている他系
の記憶媒体０Ｂを選択して、バス交差部ＢＣを生かして
立ち上げ・運用が可能となる。

【００４３】（９）本発明の手段（その８）の作用：図
５(2) 図１１に示した二重化システムにおいては、主制御部２
−１，２−２が別々の電源ＰＵ１，ＰＵ２を有してお
り、且つ媒体ボード０Ｂ及び１Ｂが共通の電源ＰＵ３を
有している。

【００４４】この場合、媒体ボード側に管理情報ステー
タスを保持する事により、電源ＰＵ３がＯＦＦにならな
ければ各システムのステータスは保持されているため、
たとえ両システムのＰＵ１，２がＯＦＦとなっており、
再度ＰＵ１，２をＯＮしたとしても、依然マスタ系ある
いはスレーブ系（組み込み＆ミラー化完了）を自動的に
正しく選択する事ができ、この結果、誤った（古い）プ
ログラム・運用情報での立ち上げが無くなり、システム
再開が実施可能となる。

【００４５】

【実施例】図１２は、図１及び図２に示した媒体ボード
０Ｂ，１Ｂの通信制御部０Ｃ，１Ｃの実施例を示したも
ので、この実施例では論理回路により構成し、媒体ボー
ド間のピン配置が少なくて済むように図１３に示すよう
なシリアル通信をＬＳＩによって制御することで情報の
読み書きを行う構成としている。

【００４６】この論理回路においては、主制御部２から
の読み出し・書き換え要求のフレームＣＭＤ・ＩＮを受
けてステータスを報告するフレームＳＴＳ・ＯＵＴを主
制御部２に返送するＬＳＩ１０と、このＬＳＩ１０のラ
イトイネーブル信号ＷＥと制御信号ＣＮＴ１との論理積
を取るＡＮＤゲート１１と、ライトイネーブル信号ＷＥ
と制御信号ＣＮＴ２との論理積を取るＡＮＤゲート１２
と、第３の情報としてのＰＷＯＮビットを入力データと
しＡＮＤゲート１１の出力信号をクロックとしてステー
タスＰＷＯＮビットをＱ出力端子からＬＳＩ１０に与え
るフリップフロップ１３と、第１の情報としてのＵＳＥ
ビット及び第２の情報としてのＡＣＴビットをそれぞれ
入力データＤ１，Ｄ２としＡＮＤゲート１２の出力信号
をクロックとしてステータスＵＳＥ及びＡＣＴビットを
Ｑ１及びＱ２出力端子からＬＳＩ１０に与えるラッチ回
路１４とで構成されている。

【００４７】また、フリップフロップ１３及びラッチ回
路１４並びにＬＳＩ１０は電源投入時のパワーオンリセ
ット信号ＰＷＯＮによりリセットされるようになってい
る。

【００４８】次にこの図１２の通信制御部の動作を図１
４のタイムチャート図により説明する。

【００４９】まず、ＬＳＩ１０は、シリアル・データの
フレームＣＭＤ・ＩＮを受信するとＳ／Ｐ変換して、対
応するライトイネーブル信号ＷＥ及び制御信号ＣＮＴ
１，ＣＮＴ２と、ＯＮしているビットに対して“１”を
出力する。

【００５０】電源投入（ＯＮ）時は、パワーオンリセッ
ト信号ＰＷＯＮがフリップフロップ１３及びラッチ回路
１４に与えられ、フリップフロップ１３はＯＮとなり、
ラッチ回路１４はＯＦＦの初期状態となる。

【００５１】その後、例１ではＣＮＴ１、ＰＷＯＮビッ
トがＯＮであるフレームＣＭＤ・ＩＮを受信した事によ
りＡＮＤゲート１１によりフリップフロップ１３の出力
Ｑはクリアされて“０”となる。例２ではＣＮＴ１，Ａ
ＣＴ，ＵＳＥのビットがＯＮであるフレームＣＭＤ・Ｉ
Ｎを受信した事により、ラッチ回路１４の出力Ｑ１，Ｑ
２はＡＮＤゲート１２によりそれぞれ“１”がセットさ
れる。また、例３ではＣＮＴ１がＯＮでも、ＡＣＴ，Ｕ
ＳＥはＯＦＦ、即ちステータスのクリアを行うフレーム
ＣＭＤ・ＩＮを受信した事により、ラッチ回路１４の出
力Ｑ１，Ｑ２はそれぞれ“０”にリセットされる。

【００５２】このようにして、フリップフロップ１３及
びラッチ回路１４のＱ出力がＰＷＯＮビット、ＡＣＴビ
ット及びＵＳＥビットとしてＬＳＩ１０に与えられる
と、ＬＳＩ１０ではＰ／Ｓ変換してシリアル・データに
割り付けられフレームＳＴＳ・ＯＵＴとして主制御部２
にステータス報告される。

【００５３】従って、主制御部２において、このフレー
ムＳＴＳ・ＯＵＴを再度Ｓ／Ｐ変換すれば媒体ボード０
Ｂ，１Ｂの各ステータスが読み出せる事になる。このよ
うにして、ＬＩＳ通信により、ステータスの更新・読出
しが行える。

【００５４】図１５は上記のフレームＳＴＳ・ＯＵＴを
受けた主制御部２が図７に示したマスタ管理を行うとき
の「判定」処理のフローチャートを示したものであり、
図１６は主制御部２における主メモリ（図示せず）上の
管理フォーマットを示している。尚、図１５においてス
テップをカッコで括ったのはハードウェアで実行される
ことを示している。

【００５５】まず、電源投入時には記憶媒体が実装さ
れ、且つ図１２の論理回路からわかる様にＰＷＯＮ＝
１、ＡＣＴ＝０、ＵＳＥ＝０であり、通信により報告さ
れたステータスを、図１６に示すメモリ管理上のＭＥＤ
ＳＴにそれぞれビットＸ１〜Ｘ３としてセットする。
この結果、ステップＳ２ではＰＷＯＮ＝０が無く両系と
もに電源投入としていることになれば、ステップＳ１及
びＳ２を経てポイントに進み、自動的に０系が選択さ
れる。

【００５６】これとともに、図１６のフォーマットＳＥ
ＬＯＮのビットＸには“０”が設定され、０系（自
系）の実装記憶媒体が優先的に選択される（ステップＳ
３）。尚、電源が単一系であれば、電源投入時に必ずＰ
ＷＯＮ＝１となるため、ステップＳ３に進むこととな
る。

【００５７】そして、図７に示したように、運用プログ
ラム走行中に図１に示した媒体制御部３の動作により運
用情報を吸い上げ・更新して記憶媒体の二重化（ミラー
化）が実施されると、ステップＳ２からステップＳ４を
経てポイントに移行するが、その後、何らかの理由に
よりシステム再開要求（電源が複数系統の場合には電源
再投入による再開要求）が発生した場合には、両系正常
であればステップＳ８へ、マスタ系が不在の場合であれ
ばスレーブ系のＵＳＥビットだけ“１”（記憶媒体使用
可能状態）となっているので、ステップＳ５及びＳ６を
経てポイントでＵＳＥ＝１となっているスレーブ系
（１系）を選択する（ステップＳ７）。

【００５８】ここで、もし記憶媒体の不良／プログラム
・エラー等で障害となった場合には、ＳＥＬＯＮを見
て反対系を選択できるためポイントに移行し、マスタ
系にエラーがあったと推定してスレーブ系（ＡＣＴ＝
０）を選択して（ステップＳ８，Ｓ９）不良媒体からの
再立ち上げを防止できる。障害による起動でないときに
は、マスタ系にはエラーがなかったと推定してマスタ系
（ＡＣＴ＝１）を選択する（ステップＳ１０）。

【００５９】また、電源再投入時において、０系（デフ
ォルト）不在だった場合には、１系からの立ち上げを実
施し上記のようにステップＳ３に進んで１系の記憶媒体
１Ｍを選択する。その後、０系が途中で挿入されても、
再立ち上げ要求時は必ずステップＳ４及びステップＳ１
１を通りポイントからポイントに移行できるため、
常に最新情報が格納されているマスタ系の記憶媒体を選
択できる（ステップＳ７）。

【００６０】更に、１系が不在であり０系が運用してい
る間に１系媒体が途中で挿入されたときには０系に特に
障害がなければＵＳＥ＝１であり、０系が運用を続け
る。

【００６１】図１７は、図１５に示した運用系マスタの
選択フローを論理回路により構成したものであり、図
中、２１は両系のＰＷＯＮビット（２ビット）を４ビッ
トに変換デコーダ、２２は１系ＡＣＴビットと１系ＵＳ
ＥビットとのＮＡＮＤゲート、２３は０系ＡＣＴビット
と０系ＵＳＥビットとのＮＡＮＤゲート、２４は０系Ｕ
ＳＥビットと０系ＡＣＴビットの反転値とのＡＮＤゲー
ト、２５はＮＡＮＤゲート２２とＡＮＤゲート２４の各
出力信号のＮＡＮＤゲート、２６はＮＡＮＤゲート２３
とＮＡＮＤゲート２５の各出力信号のＡＮＤゲートであ
る。

【００６２】また、２７はデコーダ２１の出力が（１，
１）となったときにプルアップ出力を接地電位に落とし
て０系を優先的に指定するためのゲート回路、２８はデ
コーダ２１の出力が（１，０）となったときに１系のＵ
ＳＥビットにより０／１系の指定出力とするためのゲー
ト回路、２９はデコーダ２１の出力が（０，１）となっ
たときに０系のＵＳＥビットにより０／１系の指定出力
とするためのゲート回路、そして、３０はデコーダ２１
の出力が（０，０）となったときにＡＮＤゲート２６の
出力信号により０／１系の指定出力とするためのゲート
回路である。また、３１は図示のポイント〜を入力
とし、運用系として指定可能な記憶媒体があるか否かを
出力するためのＯＲゲートである。

【００６３】この様な論理回路を作る事により、ゲート
回路２７の出力信号は図１５のステップＳ３に相当し、
ゲート回路２８の出力信号は図１５のポイント，を
通ったステップ７に相当し、ゲート回路２９の出力信号
は図１５のステップＳ１１，Ｓ１２を通ったステップ７
に相当し、そして、ゲート回路３０の出力信号は図１５
のポイントを通るステップに相当している。

【００６４】但し、この論理回路の０／１系指定出力は
無効となる場合もあるので、図示のポイント〜をＯ
Ｒゲート３１で指定の有効性が確認できた場合のみ採用
する（図１８参照）。

【００６５】図１９は、図２に示した本発明の実施例を
示したもので、この実施例では、図１２に示したＬＳＩ
１０は使用せずに、点線で囲んだ論理部ＬＰをパラレル
・バスＰＢを介して対向する主制御部２に設けた双方向
のバス・トランシーバＢＴに接続したものである。

【００６６】そして、このときのバス・トランシーバＢ
Ｔの転送方向を主制御部からのリード／ライト信号Ｔ及
びチップ・セレクト信号＊ＯＥにより決定している。ま
た、論理部ＬＰに対する書き込みは主制御部２からのス
テータス書き込み信号Ｗが与えられることにより行わ
れ、媒体ボード側では、論理部ＬＰからの読み出しを制
御するため、バッファＢＦに対して主制御部２の側から
ステータス読出信号Ｒを端子＊ＯＥに受けている。

【００６７】尚、この図１９の構成における動作タイム
チャートは、基本的に図７〜図９に示した制御と同じで
あるが、主制御部２から直接読出し・書き込みができる
ため、図１２の様に、コマンド送信し、ステータス受信
し、受信ステータスの解析を待つというタイム・ラグが
発生せず、通信中のエラー発生等も考慮する必要がない
ため、制御が簡単となる利点がある。

【００６８】図２０は、図３に示した本発明における主
制御部２の通信制御部２Ｃ１又は２Ｃ２の実施例を示し
たもので、４１は媒体ボード０Ｂ又は１Ｂからの第３の
情報としてのＰＷＯＮビットをシングル・ラインＳＬ１
又はＳＬ２を介し且つ反転した形で受け、主制御部２に
おけるパワーオンリセット信号との論理積を取るＡＮＤ
ゲートである。

【００６９】また、４２及び４３はそれぞれ図１２に示
したフリップフロップ１３及びラッチ回路１４に対応す
るものであり、但し主制御部２に設けられている点が異
なっている。そして、４４は主制御部２の内部からデー
タ・バスＤＢを経て送られてくるステータスビットＰＷ
ＯＮをフリップフロップ４２へ送り、ステータスビット
ＡＣＴ，ＵＳＥをラッチ回路４３に送るためのゲート回
路であり、４５は、逆にフリップフロップ４２からのＰ
ＷＯＮビットとラッチ回路４３からのＡＣＴビット及び
ＵＳＥビットをデータ・バスＤＢを介して主制御部２の
内部に送るためのゲートである。尚、フリップフロップ
４２及びラッチ回路４３には主制御部２からの書き換え
ステータス信号Ｗをクロック信号とし、ゲート回路４５
はやはり主制御部２からのステータス信号Ｒをイネーブ
ル信号としている。

【００７０】

【発明の効果】以上説明したように、本発明に係る記憶
媒体の二重化装置によれば、電源投入時には主制御部が
各媒体ボードの記憶媒体のステータス情報である該記憶
媒体が使用可能か否かを示すＵＳＥ情報と、該記憶媒体
のいずれを運用系とするか及び運用系としていたのかを
示すＡＣＴ情報と、該記憶媒体に対する電源投入が行わ
れたか否かを示すＰＷＯＮ情報とを読み出す事により、
マスタ系を運用系として各情報を設定し該スレーブ系の
ＵＳＥ及びＰＷＯＮ情報を該マスタ系に一致させるミラ
ー化をしておき、ＵＳＥ及びＡＣＴ情報により該マスタ
系の記憶媒体が抜かれたことを検出したときに該スレー
ブ系を運用系に切り替えて各情報を設定し、更にはＰＷ
ＯＮ情報により該マスタ系の記憶媒体が挿入されたこと
を検出したとき該スレーブ系のＵＳＥびＰＷＯＮ情報を
該マスタ系にミラー化しておくように構成したので、装
置・システムの立ち上げ・運用時、即ち外部記憶媒体を
交換した事が判断でき、最新の情報を備えたマスタ系と
なる記憶媒体を誤りなく決定できるため信頼性が向上す
る。

【００７１】更に、システムが二重化されている場合で
も、現用系と予備系の情報を一致させておかなくても、
系切り替えによる再開により切り替わった系が、保持さ
れている情報を読み出せば、運用中だった記憶媒体が選
択できる事になり、系間の情報更新手続きは不要となる
利点がある。

【図面の簡単な説明】

【図１】本発明に係る記憶媒体の二重化装置の手段（そ
の１〜その４）を示したブロック図である。

【図２】本発明に係る記憶媒体の二重化装置の手段（そ
の５）を示したブロック図である。

【図３】本発明に係る記憶媒体の二重化装置の手段（そ
の６）を示したブロック図である。

【図４】本発明に係る記憶媒体の二重化装置の手段（そ
の７）を示したブロック図である。

【図５】本発明に係る記憶媒体の二重化装置の手段（そ
の８）を示したブロック図である。

【図６】本発明に係る記憶媒体の二重化装置に用いる第
１〜第３の情報（ＵＳＥ，ＡＣＴ，ＰＷＯＮ）を説明す
るための図である。

【図７】本発明に係る記憶媒体の二重化装置の手段（そ
の１）の動作タイムチャート図である。

【図８】本発明に係る記憶媒体の二重化装置の手段（そ
の２）の動作タイムチャート図である。

【図９】本発明に係る記憶媒体の二重化装置の手段（そ
の３）の動作タイムチャート図である。

【図１０】本発明に係る記憶媒体の二重化装置の手段
（その６）の動作タイムチャート図である。

【図１１】本発明に係る記憶媒体の二重化装置の手段
（その７）の動作タイムチャート図である。

【図１２】本発明に係る記憶媒体の二重化装置に用いる
通信制御部の実施例を示したブロック図である。

【図１３】図１２に示した通信制御部に用いられる制御
フレームを示したブロック図である。

【図１４】図１２に示した通信制御部の動作タイムチャ
ート図である。

【図１５】本発明に係る記憶媒体の二重化装置に用いる
主制御部でのマスタ記憶媒体を決定するためのソフトウ
ェアを示したフローチャート図である。

【図１６】本発明に係る記憶媒体の二重化装置に用いる
主制御部でのメモリ管理情報フォーマット図である。

【図１７】本発明に係る記憶媒体の二重化装置に用いる
主制御部でのマスタ記憶媒体を決定するためのハードウ
ェアを示した論理回路図である。

【図１８】図１７で得られる制御ビットの割り付けを示
した図である。

【図１９】本発明に係る記憶媒体の二重化装置の手段
（その５）の実施例を示したブロック図である。

【図２０】本発明に係る記憶媒体の二重化装置の手段
（その６）の実施例を示したブロック図である。

【符号の説明】

０Ｂ，１Ｂ媒体ボード０Ｍ，１Ｍ記憶媒体０Ｃ，１Ｃ，２Ｃ，２Ｃ１，２Ｃ２通信制御部２主制御部３媒体制御部図中、同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】それぞれが記憶媒体（０Ｍ，１Ｍ）及び
通信制御部（０Ｃ，１Ｃ）を有するマスタ系及びスレー
ブ系の媒体ボード（０Ｂ，１Ｂ）と、両通信制御部（０Ｃ，１Ｃ）と接続された通信制御部
（２Ｃ）を有する主制御部（２）と、両記憶媒体（０Ｍ，１Ｍ）と該主制御部（２）との間の
運用情報を転送する媒体制御部（３）と、を備え、各媒体ボート（０Ｂ，１Ｂ）と各制御部（２，３）のシ
ステム電源が１系統であり、電源投入時には該主制御部
（２）の通信制御部（２Ｃ）が、両媒体ボード（０Ｂ，
１Ｂ）の通信制御部（０Ｃ，１Ｃ）より各記憶媒体（０
Ｍ，１Ｍ）のステータス情報である該記憶媒体（０Ｍ，
１Ｍ）が使用可能か否かを示す第１の情報と、該記憶媒
体（０Ｍ，１Ｍ）のいずれを運用系とするか及び運用系
としていたのかを示す第２の情報と、該記憶媒体（０
Ｍ，１Ｍ）に対する電源投入が行われたか否かを示す第
３の情報とを読み出す事により、該主制御部（２）がマ
スタ系を運用系として該第１乃至第３の情報を設定し該
スレーブ系の該第１及び第３の情報を該マスタ系に一致
させるミラー化をしておき、該第１及び第２の情報によ
り該マスタ系の記憶媒体（０Ｍ）が抜かれたことを検出
したときに該スレーブ系を運用系に切り替えて該第１乃
至第３の情報を設定し、更には該第３の情報により該マ
スタ系の記憶媒体（０Ｍ）が挿入されたことを検出した
とき該スレーブ系の第１及び第３の情報を該マスタ系に
ミラー化しておくことを特徴とした記憶媒体の二重化装
置。
【請求項２】該主制御部（２）が、該スレーブ系が運
用系であることを各情報から分かっているときに該スレ
ーブ系に障害が発生したことを知ったとき、該スレーブ
系の該第１及び第２の情報を非運用系に設定し、該マス
タ系の各情報を判定して運用系に切り替えることを特徴
とした請求項１に記載の記憶媒体の二重化装置。
【請求項３】該主制御部（２）が、該スレーブ系が運
用系であることを各情報から分かっているときに該スレ
ーブ系に障害が発生したことを知ったとき、該スレーブ
系の該第１及び第２の情報を非運用系に設定し、該マス
タ系の各情報を判定して該マスタ系の記憶媒体（０Ｍ）
が使用不能状態にあるとき、システム停止させることを
特徴とした請求項１に記載の記憶媒体の二重化装置。
【請求項４】該主制御部（２）の通信制御部（２Ｃ）
が、該媒体ボードの通信制御部（０Ｃ，１Ｃ）とシリア
ル・バス（ＳＢ）で接続されていることを特徴とした請
求項１乃至３のいずれかに記載の記憶媒体の二重化装
置。
【請求項５】該主制御部（２）が、該媒体ボードの通
信制御部（０Ｃ，１Ｃ）とパラレル・バス（ＰＢ１，Ｐ
Ｂ２）で別々に接続された２つの通信制御部（２Ｃ１，
２Ｃ２）を有していることを特徴とした請求項１乃至３
のいずれかに記載の記憶媒体の二重化装置。
【請求項６】各媒体ボード（０Ｂ，１Ｂ）が、該第３
の情報のみを有し、シングル・ライン（ＳＬ）で該主制
御部（２）の各通信制御部（２Ｃ１，２Ｃ２）に与えら
れ、該第１及び第２の情報が該主制御部（２）に保持さ
れていると共に、該主制御部（２）が、該第３の情報を
受けたとき、これに同期して該第１及び第２の情報をク
リアすることを特徴とした請求項５に記載の記憶媒体の
二重化装置。
【請求項７】該媒体ボード（０Ｂ，１Ｂ）が別のシス
テムに設置されており、各システムには１の主制御部
（２−１，２−２）が設けられ、両主制御部間がシステ
ム・バス（Ｂ１，Ｂ２）及びバス交差部（ＢＣ）によっ
て接続されている記憶媒体の二重化装置であって、障害
発生や上位システムからの切り替え制御が起こったとき
バス交差部を介してこれを知った非運用システムの主制
御部が両システムの媒体ボード（０Ｂ，１Ｂ）のステー
タス情報の読み出し及び判定を行ってから運用系の選択
を行うことを特徴とした請求項１乃至６のいずれかに記
載の記憶媒体の二重化装置。
【請求項８】各主制御部に別々の電源が供給され、両
媒体ボードが該電源とは更に別の電源が共通して供給さ
れていることを特徴とした請求項７に記載の記憶媒体の
二重化装置。