JPH07176528A - 半導体装置における絶縁膜の製造方法 - Google Patents
半導体装置における絶縁膜の製造方法Info
- Publication number
- JPH07176528A JPH07176528A JP5297260A JP29726093A JPH07176528A JP H07176528 A JPH07176528 A JP H07176528A JP 5297260 A JP5297260 A JP 5297260A JP 29726093 A JP29726093 A JP 29726093A JP H07176528 A JPH07176528 A JP H07176528A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- silicon nitride
- oxide film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 リーク電流の少ない絶縁膜を提供する。
【構成】 ＣＶＤ法により膜厚５ｎｍ以下のＳｉ3 Ｎ4
膜３を形成した後、このＳｉ3 Ｎ4 膜３を熱酸化して全
てＳｉＯ2 膜４に変える。
膜３を形成した後、このＳｉ3 Ｎ4 膜３を熱酸化して全
てＳｉＯ2 膜４に変える。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における絶縁
膜の製造方法に関し、例えば、キャパシタの誘電体膜や
ＭＯＳトランジスタ等のゲート絶縁膜の製造方法に適用
して特に好適なものである。
膜の製造方法に関し、例えば、キャパシタの誘電体膜や
ＭＯＳトランジスタ等のゲート絶縁膜の製造方法に適用
して特に好適なものである。
【０００２】
【従来の技術】近年、ＤＲＡＭ等の半導体装置における
絶縁膜、特に、キャパシタの誘電体膜としてシリコン酸
化膜とシリコン窒化膜の複合膜（ＯＮ膜）を用いること
が多くなっている。即ち、ＳｉＯ2 膜よりも誘電率の大
きいＳｉ3 Ｎ4 膜を用いることによって蓄積電荷量を増
大させるとともに、化学気相成長（ＣＶＤ）法により形
成したＳｉ3 Ｎ4 膜の優れたカバレージ特性を利用し
て、トレンチキャパシタやスタックキャパシタのような
立体構造の凹凸部分における絶縁膜の耐圧や信頼性を確
保している。一方、Ｓｉ3 Ｎ4 膜には Poole-Frenkel型
の電流が流れやすいためにＳｉ3 Ｎ4 膜単独では用いら
れず、Ｓｉ3 Ｎ4 膜形成時に下地シリコンの自然酸化で
形成される bottom −ＳｉＯ2 膜と、Ｓｉ3 Ｎ4 膜形成
後にその表面を熱酸化して形成される top−ＳｉＯ2 膜
とでＳｉ3 Ｎ4 膜を挟み込んだ構造のＯＮＯ膜が通常用
いられる。
絶縁膜、特に、キャパシタの誘電体膜としてシリコン酸
化膜とシリコン窒化膜の複合膜（ＯＮ膜）を用いること
が多くなっている。即ち、ＳｉＯ2 膜よりも誘電率の大
きいＳｉ3 Ｎ4 膜を用いることによって蓄積電荷量を増
大させるとともに、化学気相成長（ＣＶＤ）法により形
成したＳｉ3 Ｎ4 膜の優れたカバレージ特性を利用し
て、トレンチキャパシタやスタックキャパシタのような
立体構造の凹凸部分における絶縁膜の耐圧や信頼性を確
保している。一方、Ｓｉ3 Ｎ4 膜には Poole-Frenkel型
の電流が流れやすいためにＳｉ3 Ｎ4 膜単独では用いら
れず、Ｓｉ3 Ｎ4 膜形成時に下地シリコンの自然酸化で
形成される bottom −ＳｉＯ2 膜と、Ｓｉ3 Ｎ4 膜形成
後にその表面を熱酸化して形成される top−ＳｉＯ2 膜
とでＳｉ3 Ｎ4 膜を挟み込んだ構造のＯＮＯ膜が通常用
いられる。
【０００３】図２に、ＯＮＯ膜を用いたキャパシタ誘電
体膜の断面図を示す。その製造方法に従って説明する
と、まず、ポリシリコン膜でキャパシタの下部電極１０
１を形成した後、ＬＰＣＶＤ（減圧ＣＶＤ）法により、
６００〜６５０℃の温度でジクロロシランとアンモニア
とを反応させ、下部電極１０１上にＳｉ3 Ｎ4 膜１０４
を形成する。この時、下部電極１０１の表面に自然酸化
によりＳｉＯ2 膜１０３が形成される。次に、Ｓｉ3 Ｎ
4 膜１０４の表面部分を８００〜９００℃の温度で熱酸
化することにより、Ｓｉ3 Ｎ4 膜１０４の上にＳｉＯ2
膜１０５を形成する。しかる後、ポリシリコン膜で上部
電極１０２を形成する。形成されたＯＮＯ膜１０６の各
膜厚は、例えば、 bottom −ＳｉＯ2 膜１０３が１ｎ
ｍ、Ｓｉ3 Ｎ4 膜１０４が４ｎｍ、 top−ＳｉＯ2 膜１
０５が１．５ｎｍである。
体膜の断面図を示す。その製造方法に従って説明する
と、まず、ポリシリコン膜でキャパシタの下部電極１０
１を形成した後、ＬＰＣＶＤ（減圧ＣＶＤ）法により、
６００〜６５０℃の温度でジクロロシランとアンモニア
とを反応させ、下部電極１０１上にＳｉ3 Ｎ4 膜１０４
を形成する。この時、下部電極１０１の表面に自然酸化
によりＳｉＯ2 膜１０３が形成される。次に、Ｓｉ3 Ｎ
4 膜１０４の表面部分を８００〜９００℃の温度で熱酸
化することにより、Ｓｉ3 Ｎ4 膜１０４の上にＳｉＯ2
膜１０５を形成する。しかる後、ポリシリコン膜で上部
電極１０２を形成する。形成されたＯＮＯ膜１０６の各
膜厚は、例えば、 bottom −ＳｉＯ2 膜１０３が１ｎ
ｍ、Ｓｉ3 Ｎ4 膜１０４が４ｎｍ、 top−ＳｉＯ2 膜１
０５が１．５ｎｍである。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ようなＯＮＯ膜でも、従来のシリコン表面の熱酸化によ
り形成したＳｉＯ2 膜単独の場合よりも少ないものの、
薄膜化していくとリーク電流が無視できなくなってき
た。キャパシタ誘電体膜のリーク電流が大きくなると、
電荷の抜けを生じ、記憶状態を維持できなくなるという
問題があった。また、ＯＮＯ膜をＭＯＳトランジスタの
ゲート絶縁膜に用いた場合、リーク電流が大きいと、ト
ランジスタの特性が低下するという問題があった。
ようなＯＮＯ膜でも、従来のシリコン表面の熱酸化によ
り形成したＳｉＯ2 膜単独の場合よりも少ないものの、
薄膜化していくとリーク電流が無視できなくなってき
た。キャパシタ誘電体膜のリーク電流が大きくなると、
電荷の抜けを生じ、記憶状態を維持できなくなるという
問題があった。また、ＯＮＯ膜をＭＯＳトランジスタの
ゲート絶縁膜に用いた場合、リーク電流が大きいと、ト
ランジスタの特性が低下するという問題があった。
【０００５】そこで、本発明の目的は、半導体装置にお
いて、ＯＮＯ膜よりもリーク電流の少ない優れた絶縁膜
の製造方法を提供することである。
いて、ＯＮＯ膜よりもリーク電流の少ない優れた絶縁膜
の製造方法を提供することである。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置における絶縁膜の製造方法
では、下地の上にシリコン窒化膜を形成した後、このシ
リコン窒化膜を実質的に全て熱酸化してシリコン酸化膜
に変える。
ために、本発明の半導体装置における絶縁膜の製造方法
では、下地の上にシリコン窒化膜を形成した後、このシ
リコン窒化膜を実質的に全て熱酸化してシリコン酸化膜
に変える。
【０００７】本発明の一態様では、前記シリコン窒化膜
を化学気相成長法で形成し、これを１〜６気圧の圧力下
で熱酸化する。
を化学気相成長法で形成し、これを１〜６気圧の圧力下
で熱酸化する。
【０００８】本発明の一態様では、前記シリコン酸化膜
がキャパシタ誘電体膜の少なくとも一部を構成する。
がキャパシタ誘電体膜の少なくとも一部を構成する。
【０００９】本発明の一態様では、前記シリコン酸化膜
がゲート絶縁膜の少なくとも一部を構成する。
がゲート絶縁膜の少なくとも一部を構成する。
【００１０】
【作用】本発明の製造方法に従い、一旦形成したシリコ
ン窒化膜を実質的に全て熱酸化してシリコン酸化膜に変
えると、シリコンを直接熱酸化して得られたシリコン酸
化膜はもとより、ＯＮＯ膜よりもリーク電流が少ない絶
縁膜を得ることができる。これは、シリコン窒化膜を熱
酸化してシリコン酸化膜を形成すると、シリコンを直接
熱酸化して形成したシリコン酸化膜と比較して、結晶構
造の緻密な膜が得られることが原因であると推定され
る。
ン窒化膜を実質的に全て熱酸化してシリコン酸化膜に変
えると、シリコンを直接熱酸化して得られたシリコン酸
化膜はもとより、ＯＮＯ膜よりもリーク電流が少ない絶
縁膜を得ることができる。これは、シリコン窒化膜を熱
酸化してシリコン酸化膜を形成すると、シリコンを直接
熱酸化して形成したシリコン酸化膜と比較して、結晶構
造の緻密な膜が得られることが原因であると推定され
る。
【００１１】
【実施例】以下、本発明をＤＲＡＭのキャパシタ誘電体
膜の製造方法に適用した一実施例を図１を参照しながら
説明する。
膜の製造方法に適用した一実施例を図１を参照しながら
説明する。
【００１２】まず、図１（ａ）に示すように、膜厚１０
０〜２００ｎｍのポリシリコン膜でキャパシタの下部電
極１を形成する。なお、図示は省略するが、このＤＲＡ
Ｍのメモリセルは１トランジスタ／１キャパシタ型であ
り、キャパシタの下部電極１は、トランスファーゲート
であるＭＯＳトランジスタのソース／ドレインの一方に
接続されている。
０〜２００ｎｍのポリシリコン膜でキャパシタの下部電
極１を形成する。なお、図示は省略するが、このＤＲＡ
Ｍのメモリセルは１トランジスタ／１キャパシタ型であ
り、キャパシタの下部電極１は、トランスファーゲート
であるＭＯＳトランジスタのソース／ドレインの一方に
接続されている。
【００１３】次に、ＬＰＣＶＤ法を用い、６００〜６５
０℃の温度でジクロロシランとアンモニアとを反応さ
せ、下部電極１上に膜厚５ｎｍ以下のシリコン窒化膜
（Ｓｉ3Ｎ4 膜）３を形成する。この時、下部電極１の
表面に自然酸化膜が形成されてもよい。
０℃の温度でジクロロシランとアンモニアとを反応さ
せ、下部電極１上に膜厚５ｎｍ以下のシリコン窒化膜
（Ｓｉ3Ｎ4 膜）３を形成する。この時、下部電極１の
表面に自然酸化膜が形成されてもよい。
【００１４】次に、図１（ｂ）に示すように、シリコン
窒化膜３を熱酸化して、全てシリコン酸化膜（ＳｉＯ2
膜）４に変える。この時の熱酸化の条件は、酸化後のシ
リコン酸化膜４の膜厚が２０ｎｍ以下となるようにす
る。具体的には、圧力が常圧、温度が８５０℃程度、酸
化時間が３０分間という条件でウェット酸化を行う。な
お、熱酸化はドライ酸化で行ってもよい。また、圧力は
１〜６気圧の範囲で変更することができ、より高圧下で
熱酸化を行うことによりシリコン窒化膜３の酸化の速度
を速めることができる。
窒化膜３を熱酸化して、全てシリコン酸化膜（ＳｉＯ2
膜）４に変える。この時の熱酸化の条件は、酸化後のシ
リコン酸化膜４の膜厚が２０ｎｍ以下となるようにす
る。具体的には、圧力が常圧、温度が８５０℃程度、酸
化時間が３０分間という条件でウェット酸化を行う。な
お、熱酸化はドライ酸化で行ってもよい。また、圧力は
１〜６気圧の範囲で変更することができ、より高圧下で
熱酸化を行うことによりシリコン窒化膜３の酸化の速度
を速めることができる。
【００１５】しかる後、シリコン酸化膜４の上に膜厚１
００〜２００ｎｍのポリシリコン膜でキャパシタの上部
電極２を形成する。
００〜２００ｎｍのポリシリコン膜でキャパシタの上部
電極２を形成する。
【００１６】以上のようにして製造したキャパシタ誘電
体膜のリーク電流を従来のキャパシタ誘電体膜と比較し
たところ、シリコンを直接熱酸化して形成した従来のシ
リコン酸化膜では１０-1〜１０Ａ／ｃｍ2 、従来のＯＮ
Ｏ膜では１０-8Ａ／ｃｍ2 のオーダーのリークレベルで
あったのに対し、本実施例のキャパシタ誘電体膜のリー
クレベルは１０-11 Ａ／ｃｍ2 のオーダーであった。但
し、従来のＯＮＯ膜及び本実施例でのシリコン窒化膜の
成長膜厚はいずれも３〜４ｎｍであり、印加電圧は全て
２Ｖで評価した。この結果から明らかなように、本実施
例の方法により製造したキャパシタ誘電体膜では、従来
のＯＮＯ膜と比較して１０3 倍のオーダーでリーク電流
特性が改善される。
体膜のリーク電流を従来のキャパシタ誘電体膜と比較し
たところ、シリコンを直接熱酸化して形成した従来のシ
リコン酸化膜では１０-1〜１０Ａ／ｃｍ2 、従来のＯＮ
Ｏ膜では１０-8Ａ／ｃｍ2 のオーダーのリークレベルで
あったのに対し、本実施例のキャパシタ誘電体膜のリー
クレベルは１０-11 Ａ／ｃｍ2 のオーダーであった。但
し、従来のＯＮＯ膜及び本実施例でのシリコン窒化膜の
成長膜厚はいずれも３〜４ｎｍであり、印加電圧は全て
２Ｖで評価した。この結果から明らかなように、本実施
例の方法により製造したキャパシタ誘電体膜では、従来
のＯＮＯ膜と比較して１０3 倍のオーダーでリーク電流
特性が改善される。
【００１７】以上に説明した実施例の製造方法によれ
ば、ＤＲＡＭメモリセルのキャパシタ誘電体膜として、
まず、ＣＶＤ法によりシリコン窒化膜３を形成し、これ
を熱酸化して全てシリコン酸化膜４に変える。従って、
例えば、トレンチキャパシタやスタックキャパシタのよ
うな立体構造の凹凸部分におけるＣＶＤ法によるＳｉ3
Ｎ4 膜の優れたカバレージ特性を殆どそのまま利用する
ことができ、シリコンを直接熱酸化した場合には得られ
なかったそれらの部分での絶縁膜の耐圧や信頼性を確保
することができる。
ば、ＤＲＡＭメモリセルのキャパシタ誘電体膜として、
まず、ＣＶＤ法によりシリコン窒化膜３を形成し、これ
を熱酸化して全てシリコン酸化膜４に変える。従って、
例えば、トレンチキャパシタやスタックキャパシタのよ
うな立体構造の凹凸部分におけるＣＶＤ法によるＳｉ3
Ｎ4 膜の優れたカバレージ特性を殆どそのまま利用する
ことができ、シリコンを直接熱酸化した場合には得られ
なかったそれらの部分での絶縁膜の耐圧や信頼性を確保
することができる。
【００１８】なお、本発明は、ＭＯＳトランジスタ等の
ゲート絶縁膜の製造方法にも適用することができ、その
場合には、例えば、最初に形成するシリコン窒化膜の膜
厚を数ｎｍ〜数１０ｎｍとし、熱酸化の条件は、シリコ
ン基板上における酸化後のシリコン酸化膜の膜厚が数１
０ｎｍ〜数１００ｎｍとなるようにする。
ゲート絶縁膜の製造方法にも適用することができ、その
場合には、例えば、最初に形成するシリコン窒化膜の膜
厚を数ｎｍ〜数１０ｎｍとし、熱酸化の条件は、シリコ
ン基板上における酸化後のシリコン酸化膜の膜厚が数１
０ｎｍ〜数１００ｎｍとなるようにする。
【００１９】
【発明の効果】本発明の製造方法により、リーク電流特
性に優れた絶縁膜を得ることができる。従って、この絶
縁膜をＤＲＡＭメモリセルのキャパシタ誘電体膜に用い
ることにより、記憶保持特性に優れたＤＲＡＭを提供す
ることができる。また、この絶縁膜をＭＯＳトランジス
タ等のゲート絶縁膜に用いることにより、動作特性の安
定したトランジスタ等を提供することができる。
性に優れた絶縁膜を得ることができる。従って、この絶
縁膜をＤＲＡＭメモリセルのキャパシタ誘電体膜に用い
ることにより、記憶保持特性に優れたＤＲＡＭを提供す
ることができる。また、この絶縁膜をＭＯＳトランジス
タ等のゲート絶縁膜に用いることにより、動作特性の安
定したトランジスタ等を提供することができる。
【図１】本発明の一実施例による絶縁膜の製造方法を工
程順に示す断面図である。
程順に示す断面図である。
【図２】従来のＯＮＯ膜を示す断面図である。
１ （キャパシタ）下部電極 ２ （キャパシタ）上部電極 ３ シリコン窒化膜 ４ シリコン酸化膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 21/8242 27/108
Claims (4)
- 【請求項１】 下地の上にシリコン窒化膜を形成した
後、このシリコン窒化膜を実質的に全て熱酸化してシリ
コン酸化膜に変えることを特徴とする半導体装置におけ
る絶縁膜の製造方法。 - 【請求項２】 前記シリコン窒化膜を化学気相成長法で
形成し、これを１〜６気圧の圧力下で熱酸化することを
特徴とする請求項１に記載の方法。 - 【請求項３】 前記シリコン酸化膜がキャパシタ誘電体
膜の少なくとも一部を構成することを特徴とする請求項
１又は２に記載の方法。 - 【請求項４】 前記シリコン酸化膜がゲート絶縁膜の少
なくとも一部を構成することを特徴とする請求項１又は
２に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297260A JPH07176528A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置における絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297260A JPH07176528A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置における絶縁膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176528A true JPH07176528A (ja) | 1995-07-14 |
Family
ID=17844226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297260A Withdrawn JPH07176528A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置における絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111382A (ja) * | 2007-10-22 | 2009-05-21 | Applied Materials Inc | 遠隔プラズマｃｖｄによりジシラン前駆体から高品質シリコン酸化膜を形成する方法 |
| US8022467B2 (en) | 2008-10-27 | 2011-09-20 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of fabricating the same |
-
1993
- 1993-11-02 JP JP5297260A patent/JPH07176528A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111382A (ja) * | 2007-10-22 | 2009-05-21 | Applied Materials Inc | 遠隔プラズマｃｖｄによりジシラン前駆体から高品質シリコン酸化膜を形成する方法 |
| US8022467B2 (en) | 2008-10-27 | 2011-09-20 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of fabricating the same |
| US8546216B2 (en) | 2008-10-27 | 2013-10-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963970B2 (ja) | Ｄｒａｍセルおよびその形成方法 | |
| US5057888A (en) | Double DRAM cell | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| US4907046A (en) | Semiconductor device with multilayer silicon oxide silicon nitride dielectric | |
| US6451662B1 (en) | Method of forming low-leakage on-chip capacitor | |
| JPH08153858A (ja) | 半導体装置の製造方法 | |
| JPS6235668A (ja) | 半導体記憶装置 | |
| US6781180B1 (en) | Trench capacitor and method for fabricating the same | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| JPS5950101B2 (ja) | 半導体装置の製法 | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JPH07176528A (ja) | 半導体装置における絶縁膜の製造方法 | |
| US6998356B2 (en) | Method of fabricating a semiconductor device including a dielectric layer formed using a reactive agent | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JP3219856B2 (ja) | 半導体装置の製造方法 | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| JPS6358959A (ja) | キヤパシタを有する電界効果型半導体装置 | |
| JP2931371B2 (ja) | 半導体容量素子およびその製造方法 | |
| KR100249917B1 (ko) | Dram셀의 커패시터의 제조방법 | |
| JPH0329186B2 (ja) | ||
| JP3104262B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0677433A (ja) | 半導体装置の製造方法 | |
| JP2829087B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |