JPH07181930A

JPH07181930A - 液晶表示素子及び該液晶表示素子を備えた情報伝達装置

Info

Publication number: JPH07181930A
Application number: JP5346596A
Authority: JP
Inventors: Kazunori Katakura; 一典片倉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-22
Filing date: 1993-12-22
Publication date: 1995-07-21
Anticipated expiration: 2016-12-04
Also published as: JP3234081B2

Abstract

(57)【要約】【目的】良好な中間調表示を行うと共にポインティング
デバイスなどの移動表示のレスポンスを高める。【構成】１フレームを６つのブロックに分けて、第１，
３，４，６の４つのブロックを全画面走査期間とし、残
りの第２及び第５の２つのブロックを部分書き換え走査
期間とした。そして、全画面走査期間においては表示内
容の変更の有無にかかわらず走査を行い、部分書き換え
走査期間においては表示内容の変更のある走査電極につ
いてのみ走査を行うこととした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には、液晶表示
素子及び該液晶表示素子を備えた情報伝達装置に係り、
詳しくはフレーム変調により中間調表示を行うものに関
する。

【０００２】

【従来の技術】従来より、マトリクス電極を構成する走
査電極群と情報電極群との間に液晶化合物を充填し、こ
れら走査電極群及び情報電極群の交差部にて多数の画素
を形成して画像情報の表示を行う液晶表示素子はよく知
られている。中でも、双安定性を有し電界に対する応答
の速い強誘電性液晶表示素子は、高速かつ記憶型の表示
素子として期待されている。例えば、特開昭６１−９０
２３号公報などには、透明電極が形成されると共に配向
処理の施された２枚のガラス基板を備え、これらのガラ
ス基板を１〜３μｍ位のセルギャップを保つように対向
配置して液晶セルを構成し、さらに、これらのガラス基
板間に強誘電性液晶を注入した液晶表示素子が開示され
ている。また、これをマトリクス駆動する際の駆動方法
についてもこれまで多数提案されている。例えば、米国
特許第４６５５５６１号、米国特許第４７０９９９５
号、米国特許第４８００３８２号、米国特許第４８３６
６５６号、米国特許第４９３２７５９号、米国特許第４
９３８５７４号、米国特許第５０５８９９４号等の明細
書などに実用的な駆動装置が開示されている。

【０００３】ところで、このような液晶表示素子におい
て中間調を表示する方法としてはフレーム変調方式（時
間変調方式、フレーム間引き方式）が知られている。こ
の方法は、特開昭６１−６９０３６号公報、特開昭６２
−５６９３６号公報、特開昭６４−６１１８０号公報、
特開平５−１２７６２３号公報、及びヨーロッパ特許公
開明細書第３１９２９１号などに開示されており、階調
表示機能を持たず２状態のみを表示する画素において、
これら２状態の表示時間の比率を変化させることにより
疑似的に階調表示を行うものである。

【０００４】

【発明が解決しようとする課題】ところで、上述したフ
レーム変調方式においては、全ての走査電極を同じ回数
走査することにより１フレームを構成していたため表示
に時間がかかってしまい、フレーム周波数が低下してフ
リッカが発生してしまうという問題があった。なお、か
かるフリッカ発生防止のためには、走査電極の数を制限
する必要があった。

【０００５】また、全ての走査電極を同じ回数走査する
ことにより１フレームを構成していたため、表示内容の
変更があっても書き換えの周期を変更することはでき
ず、したがって素早い応答ができないという問題があっ
た。つまり、コンピュータやワークステーションなどの
ＯＡ機器では、オペレータの意図が迅速にＣＰＵに反映
されなければならず、マウスなどのポインティングデバ
イスの移動表示のレスポンスが高められる必要がある。

【０００６】そこで、本発明は、１フレームを全画面走
査期間と部分書き換え期間とに分け、該部分書き換え期
間においては表示内容の変更のある走査電極についての
み走査を行うことにより、フリッカの発生のない良好な
中間調表示を行うと共にポインティングデバイスなどの
移動表示のレスポンスを高める液晶表示素子及び該液晶
表示素子を備えた情報伝達装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、互いに対向するように配置さ
れる一対の基板と、これらの一対の基板上にそれぞれ配
置されて交差部にて多数の画素を形成する走査電極群及
び情報電極群と、前記一対の基板間に挟持される液晶
と、を備え、かつ、１フレーム内における表示時間の比
率を変更することにより中間調表示を行うようにした液
晶表示素子において、前記１フレームが、全走査電極の
走査を行う全画面走査期間と、表示内容の変更のある走
査電極についてのみ走査を行う部分書き換え期間とから
なり、フレーム周期よりも短い周期で部分的に表示の書
き換えを行う、ことを特徴とする。

【０００８】この場合、フレーム周波数が２０Ｈｚ以上
である、ようにすると好ましい。

【０００９】また、部分書き換えを行う周波数が６０Ｈ
ｚ以上である、ようにすると好ましい。

【００１０】さらに、前記全画面走査期間において、ｎ
を正の数とした場合に２ⁿ 階調の表示を行う、ようにす
ると好ましい。

【００１１】またさらに、前記部分書き換え期間におい
て、ｎを正の数とした場合に２ⁿ 階調の表示を行う、よ
うにすると好ましい。

【００１２】また、前記全画面走査期間及び前記部分書
き換え期間において、略等しい階調表示を行う、ように
すると好ましい。

【００１３】さらに、全画面走査期間においてインター
レース走査を行う、ようにすると好ましい。

【００１４】またさらに、前記液晶が強誘電性液晶であ
る、と好ましい。

【００１５】一方、本発明に係る情報伝達装置は、デー
タ信号及び走査方式信号を出力するグラフィックコント
ローラと、走査線アドレスデータ及び走査方式信号を出
力する走査信号制御回路と、表示データ及び走査方式信
号を出力する情報信号制御回路と、上記いずれか記載の
液晶表示素子と、を備える、ことを特徴とする。

【００１６】

【作用】以上構成に基づき、前記１フレームが、全走査
電極の走査を行う全画面走査期間と、表示内容の変更の
ある走査電極についてのみ走査を行う部分書き換え期間
とからなるため、表示内容の変更があった場合には、そ
の変更のあった走査電極についてはフレーム周期よりも
短い周期で部分的に表示の書き換えを行うことができ
る。

【００１７】

【実施例】以下、図面に沿って、本発明の実施例につい
て説明する。

【００１８】まず、本発明の第１実施例について、図１
乃至図９に沿って説明する。

【００１９】本実施例に係る液晶表示素子１は、図１に
示すように、所定間隙を有して相対向するように配置さ
れた一対のガラス基板２，３を備えており、これらの両
基板２，３上には走査電極５，…及び情報電極６，…が
多数配置されている。これらの電極５，…，６，…は、
図２に詳示するように、帯状形状をしており、それら電
極５，…，６，…の交差部にて多数の画素（例えば、符
号７にて図示）を形成している。そして、これらの電極
５，…，６，…を被覆するように絶縁膜９，９が形成さ
れており、さらに配向膜１０，１０が形成されている。
また、基板間の間隙はシール材１１によって閉塞されて
おり、該間隙には強誘電性液晶１２が充填されている。
さらに、両基板２，３に対向する位置には、それぞれア
ナライザ１３及びポラライザ１５が配置されており、こ
れらは互いにクロスニコルで配置されている。

【００２０】次に、上述した液晶表示素子１の周辺機器
について、図３に沿って説明する。

【００２１】本実施例に係る液晶表示素子１には走査信
号印加回路４０２及び情報信号印加回路４０３が接続さ
れており、これらの回路４０２，４０３には、走査信号
制御回路４０４及び情報信号制御回路４０６、駆動制御
回路４０５、及びグラフィックコントローラ４０７が順
に接続されている。そして、駆動制御回路４０５を介し
てグラフィックコントローラ４０７から走査信号制御回
路４０４及び情報信号制御回路４０６へは、データと走
査方式信号とが送信されるようになっている。このうち
のデータは、これらの回路４０４，４０６によってアド
レスデータと表示データとに変換され、また、他方の走
査方式信号は、そのまま走査信号印加回路４０２及び情
報信号印加回路４０３に送られるようになっている。さ
らに、走査信号印加回路４０２は、アドレスデータに従
って走査信号Ａ（図４参照）を発生し、該信号Ａを走査
電極５，…に印加するように構成されている。また、情
報信号印加回路４０３は、表示データに従って情報信号
Ｂ又はＣを発生し、いずれかの信号を情報電極６，…に
印加するように構成されている。

【００２２】次に、これらの信号Ａ，Ｂ，Ｃについて、
図４に沿って説明する。

【００２３】走査信号Ａは、リセットパルスＡ１、選択
パルスＡ２及び補助パルスＡ３からなっており、情報信
号Ｂは明情報信号で、他方の情報信号Ｃは暗情報信号で
ある。なお、リセットパルスＡ１の振幅をＶ１、選択パ
ルスＡ２の振幅をＶ２、補助パルスＡ３の振幅をＶ３と
し、情報信号Ｂ，Ｃの振幅をＶ４，Ｖ５としている。そ
して、走査信号ＡのリセットパルスＡ１は選択した走査
電極上の全ての画素を暗状態にし、これらの画素は、情
報の表示（明表示又は暗表示）→リセットパルスＡ１に
よるリセット（暗状態）→情報の表示（明表示又は暗表
示）という順序で表示内容を切り替えることとなる。図
５(a) はその一例を示したものであり、曲線Ｄは明表示
→暗状態→明表示となる様子を示し、曲線Ｅは暗表示→
暗状態→暗表示となる様子を示している。この図におい
て、横軸には時間を、縦軸には透過光量をそれぞれとっ
ている。

【００２４】なお、この図に符号Ｆにて示す期間、すな
わち、リセット期間の一部と選択期間の一部とを加えた
期間においては、厳密な意味での表示は行われておら
ず、実際に表示が行われている期間はこの期間Ｆを除い
たものである。しかし、リセット期間に比べ走査選択か
ら次の走査選択までが十分に長い場合にはこれを表示期
間としても実質上問題はない。また、この期間Ｆは、図
４の駆動信号を用いるとほぼ１Ｈに等しい。なお、図５
(b) は画素表示が曲線Ｄのように変化する場合に印加さ
れる駆動波形を示しており、同図(c) は画素表示が曲線
Ｅのように変化する場合に印加される駆動波形を示して
いる。また、これらの図における符号３０１、３０２、
３０３は、それぞれリセットパルス、選択パルス、及び
補助パルスである。

【００２５】次に、３２０×２００個の画素を持つ液晶
表示素子を例に取って、その走査選択のタイミングにつ
いて、図６に沿って説明する。ここで、縦軸（ｙ軸）に
は走査電極のアドレスを取り、横軸（ｔ軸）には時間を
取っており、１垂直走査期間（１Ｈ）を単位としてい
る。

【００２６】本実施例においては、１フレーム内に６０
０回の走査選択を行うようになっており（６００Ｈ）、
１フレームを第１〜第６の６つのブロックに分けて、第
１，３，４，６の４つのブロックを全画面走査期間と
し、残りの第２及び第５の２つのブロックを部分書き換
え走査期間としている。したがって、全画面走査期間に
おいては４００回（４００Ｈ）の全画面走査を行い、部
分書き換え走査期間においては２００回（２００Ｈ）の
部分書き換え走査を行うようになっている。以下、全画
面走査期間及び部分書き換え走査期間のそれぞれについ
て説明する。

【００２７】全画面走査期間においては、表示内容の変
更の有無にかかわらず２００個の走査アドレスに対して
各２回（計４００回）の走査を行う。具体的には、走査
アドレスの０〜９９をupper 、１００〜１９９をlower
とした場合に、第１ブロックでupper の第１回の走査、
第３ブロックでupper の第２回の走査、第４ブロックで
lower の第１回の走査、第６ブロックでlower の第２回
の走査を行う。そして、このようなタイミングにて走査
が行われることにより、全てのアドレスで表示期間Ｇと
Ｈとの比が１：２となる。したがって、表１に示すよう
に、これらの期間Ｇ，Ｈにおける暗表示／明表示の組み
合わせによって４つの階調が表示されることとなる。そ
して、これら４つの階調に伴って、図７に示す輝度が得
られる（明表示を１００％、暗表示０％とする）。な
お、上述した表示期間ＧとＨとの比を計算するにはリセ
ット期間を考慮する必要があるが、該リセット期間は、
全期間（走査選択から次の走査選択までの期間）の１／
２００又は１／４００であることから無視できる。

【００２８】

【表１】一方の部分書き換え走査期間においては、図６に示すよ
うに、２つのブロックで２００回の走査選択を行い、各
ブロックで１００回分の走査選択を行うが、さらに各ブ
ロックを５つのセットに分割している。そして、各セッ
トにおいては、図８に示すように、表示内容の変更があ
る任意の走査アドレスを４本選択し、２０回（２０Ｈ）
の走査選択を行うこととしている。したがって、１つの
ブロックにおいては２０本の走査線アドレスに対して部
分書き換えがなされることとなる。図８は、１つのセッ
トにおいて４本の走査アドレスＹ０〜Ｙ３に対して２０
回の走査選択を行うタイミングを示したものであり、図
中の符号「●」は走査選択による暗状態の期間であるこ
とを示している。各走査アドレスとも、階調性をはっき
りさせるため、比が１：２の表示期間ＩとＪとをそれぞ
れ２回ずつ設けている。そして、このように表示期間Ｉ
とＪとの比を１：２にすることにより、これらの期間
Ｉ，Ｊにおける暗表示／明表示の組み合わせによって４
つの階調が表示されることとなる（表２参照）。また、
これら４つの階調に伴って、図９に示す輝度が得られる
（明表示を１００％、暗表示０％とする）。

【００２９】以上のように、本実施例においては、全画
面走査時、部分書き換え走査時共に４階調表示がなされ
る。

【００３０】

【表２】以下、本実施例の効果について説明する。

【００３１】本実施例においては、全画面走査時、部分
書き換え走査時共に４階調表示するようにし、同じ階調
及び輝度を保つようにしたため、どの階調を表示してい
るかのオペレータの判断が容易になる。また、階調のバ
ランスの差に伴うフリッカの発生も防止できる。

【００３２】また、本実施例においては第２及び第５の
２つのブロックを部分書き換え走査期間として、全画面
走査期間と部分書き換え走査期間とを交互に設けてい
る。したがって、表示内容が変化すると全画面走査を止
めて部分書き換えを行った場合に比べて画質の低下が少
なく、良好な中間調が可能となる。また、このように部
分書き換え走査期間が１フレームの中で均等に設けられ
ているため、表示内容の変化に対するレスポンスを高め
ることができる。

【００３３】さらに、本実施例におけるフレーム変調の
比率が２ⁿ （ｎは正の整数）であるため、画質が良好
で、データ処理上も好ましい。

【００３４】またさらに、本実施例においては、全画面
走査のみの駆動法に比べて部分書き換えをする周期が短
いため、ポインティングデバイスなどの移動表示のレス
ポンスを高めることができる。また、全画面走査期間と
部分書き換え走査期間とのバランスが適切であり、走査
選択に隙間を設けていないため、走査周期が遅くなら
ず、フレーム周波数の低下やフリッカの発生もない。

【００３５】なお、本発明者は、本実施例の効果を確か
めるための実験を行った。実験に用いた液晶表示素子は
表３に示す物性の液晶を充填したものとし、図４に示し
た各信号をＶ１＝２０ＶＶ２＝−１４ＶＶ３＝６．６ＶＶ４＝６ＶＶ５＝ −６Ｖ ΔＴ＝２５μｓ１Ｈ＝５０μｓとしたが、良好な中間調表示が得られた。このとき、フ
レーム周波数が約３３Ｈｚ、部分書き換えが可能な周波
数が約６７Ｈｚとなり、フリッカは発生せず、マウスの
応答も良好であった。

【００３６】

【表３】なお、表示内容の変化がない場合には本来的に部分書き
換えをする必要はないが、階調性を維持するためには部
分書き換え期間を短縮しないことが望ましい。また、コ
ントラストを維持するために、情報信号と同様の波形を
印加し続けた方が良い。さらに、上述実施例に係る液晶
表示素子に３色のカラーフィルタを配置し、３つの画素
で多色表示するようにしてもよい。

【００３７】ついで、図１０に沿って、本発明の他の例
について説明する。

【００３８】図１０は、走査アドレスと走査信号の印加
タイミングとの関係（走査チャート）を示したものであ
り、この例における表示素子は６４０×４００個の画素
を有するものとする。また、全画面走査時、及び部分書
き換え走査時共に４階調表示するようにしている。な
お、全画面走査においては、インターレース走査を行っ
ている。

【００３９】図１０においてｙ軸は走査電極のアドレス
を表し、ｔ軸は時間軸で１Ｈを単位としている。１フレ
ーム内に１２００回の走査選択を行い（１２００Ｈ）、
その内の８００回（８００Ｈ）を全画面走査、４００回
（４００Ｈ）を部分書き換え走査に充てている。まず、
１フレーム内を１２個のブロックに分け、第１，２，
４，５，７，８，１０，１１ブロックを全画面走査期
間、第３，６，９，１２ブロックを部分書き換え走査期
間とする。全画面走査期間は表示内容の変更の有無にか
かわらず４００個の走査アドレスを１フレームかけて各
２回走査することにより中間調を表示する期間である。
一方、部分書き換え走査期間は、表示内容の変更がある
任意の走査アドレスを選択できる期間であり１フレーム
内に１００回分の走査選択が４回できるように設定して
ある。

【００４０】全画面走査のとき、走査アドレスの０〜９
９をupper1、１００〜１９９をupper2、２００〜２９９
をlower1、３００〜３９９をlower2とすると、第１ブロ
ックでupper1偶数アドレスとlower1奇数アドレスの第１
回の走査、第２ブロックでupper2奇数アドレスとlower2
偶数アドレスの第１回の走査、第４ブロックでupper1奇
数アドレスとlower1偶数アドレスの第１回の走査、第５
ブロックでupper1偶数アドレスとlower1奇数アドレスの
第２回の走査、第７ブロックでupper2偶数アドレスとlo
wer2奇数アドレスの第１回の走査、第８ブロックでuppe
r1奇数アドレスとlower1偶数アドレスの第２回の走査、
第１０ブロックでupper2奇数アドレスとlower2偶数アド
レスの第２回の走査、第１１ブロックでupper2偶数アド
レスとlower2奇数アドレスの第２回の走査をインターレ
ースで行う。そして、このようなタイミングにて走査が
行われることにより、全てのアドレスで表示期間ＫとＬ
との比が１：２となる。なお、図では、偶数アドレスを
実線、奇数アドレスを点線でそれぞれ表している。ま
た、リセット期間と走査選択から次の走査選択までの期
間との比が１：４００又は１：８００であることから、
リセット期間は無視できる。さらに、第３，６，９，１
２ブロックの部分書き換え走査期間においては、上述実
施例と同様の制御をしている。したがって、この例にお
いても、暗表示／明表示の組み合わせによって４つの階
調が表示され、上述実施例と同様の効果を得られる。

【００４１】なお、本発明者は効果を確かめるための実
験を行った。そして、その実験においては、図４に示し
た各信号をＶ１＝２５ＶＶ２＝−１７ＶＶ３＝７．７ＶＶ４＝７ＶＶ５＝ −７Ｖ ΔＴ＝２０μｓ１Ｈ＝４０μｓとしたが、良好な中間調表示が得られた。このとき、フ
レーム周波数が約２０Ｈｚ、部分書き換えが可能な周波
数が約８０Ｈｚとなり、フリッカは発生せず、マウスの
応答も良好であった。

【００４２】

【発明の効果】以上説明したように、本発明によると、
１フレームを全画面走査期間と部分書き換え期間とに分
けて、該部分書き換え期間においては、表示内容の変更
のある走査電極についてのみ走査を行うようにしたた
め、フレーム周期よりも短い周期で部分的に表示の書き
換えを行うことができる。したがって、表示内容が変化
すると全画面走査を止めて部分書き換えを行った場合に
比べて画質の低下が少なく、良好な中間調が可能とな
る。また、表示内容の変化に対するレスポンスを高める
ことができる。

【００４３】一方、前記全画面走査期間及び前記部分書
き換え期間において、略等しい階調表示を行うようにす
ることにより、どの階調を表示しているかのオペレータ
の判断が容易になる。また、階調の差に伴うフリッカの
発生も防止できる。

【図面の簡単な説明】

【図１】本実施例に用いられる液晶表示素子の構造を示
す断面図。

【図２】本実施例に用いられる液晶表示素子の構造を示
す平面図。

【図３】液晶表示素子の周辺機器を説明するためのブロ
ック図。

【図４】走査信号Ａ及び情報信号Ｂ，Ｃの波形図。

【図５】(a) は画素における透過光量の変化を示した
図、(b) 及び(c) は駆動信号の一例を示した図。

【図６】走査アドレスと走査信号が印加されるタイミン
グとの関係を示すチャート図。

【図７】画素の階調と輝度との関係を説明するための
図。

【図８】１つのセットにおいて４本の走査アドレスＹ０
〜Ｙ３に対して２０回の走査選択を行うタイミングを示
したチャート図。

【図９】画素の階調と輝度との関係を説明するための
図。

【図１０】走査アドレスと走査信号が印加されるタイミ
ングとの関係を示すチャート図。

【符号の説明】

１液晶表示素子２，３基板（ガラス基板）５，… 走査電極６，… 情報電極１２液晶（強誘電性液晶）４０４走査信号制御回路４０６情報信号制御回路４０７グラフィックコントローラ

Claims

【特許請求の範囲】

【請求項１】互いに対向するように配置される一対の
基板と、これらの一対の基板上にそれぞれ配置されて交
差部にて多数の画素を形成する走査電極群及び情報電極
群と、前記一対の基板間に挟持される液晶と、を備え、
かつ、１フレーム内における表示時間の比率を変更する
ことにより中間調表示を行うようにした液晶表示素子に
おいて、前記１フレームが、全走査電極の走査を行う全画面走査
期間と、表示内容の変更のある走査電極についてのみ走
査を行う部分書き換え期間とからなり、フレーム周期よりも短い周期で部分的に表示の書き換え
を行う、ことを特徴とする液晶表示素子。
【請求項２】フレーム周波数が２０Ｈｚ以上である、ことを特徴とする請求項１記載の液晶表示素子。
【請求項３】部分書き換えを行う周波数が６０Ｈｚ以
上である、ことを特徴とする請求項１又は２記載の液晶表示素子。
【請求項４】前記全画面走査期間において、ｎを正の
数とした場合に２ⁿ階調の表示を行う、ことを特徴とする請求項１乃至３のいずれか１項記載の
液晶表示素子。
【請求項５】前記部分書き換え期間において、ｎを正
の数とした場合に２ⁿ 階調の表示を行う、ことを特徴とする請求項１乃至４のいずれか１項記載の
液晶表示素子。
【請求項６】前記全画面走査期間及び前記部分書き換
え期間において、略等しい階調表示を行う、ことを特徴とする請求項１乃至５のいずれか１項記載の
液晶表示素子。
【請求項７】全画面走査期間においてインターレース
走査を行う、ことを特徴とする請求項１乃至６のいずれか１項記載の
液晶表示素子。
【請求項８】前記液晶が強誘電性液晶である、ことを特徴とする請求項１乃至７のいずれか１項記載の
液晶表示素子。
【請求項９】データ信号及び走査方式信号を出力する
グラフィックコントローラと、走査線アドレスデータ及び走査方式信号を出力する走査
信号制御回路と、表示データ及び走査方式信号を出力する情報信号制御回
路と、請求項１乃至８のいずれか記載の液晶表示素子と、を備
える、ことを特徴とする情報伝達装置。