JPH07182003A - 電子制御のフェイルセーフ装置 - Google Patents
電子制御のフェイルセーフ装置Info
- Publication number
- JPH07182003A JPH07182003A JP5328566A JP32856693A JPH07182003A JP H07182003 A JPH07182003 A JP H07182003A JP 5328566 A JP5328566 A JP 5328566A JP 32856693 A JP32856693 A JP 32856693A JP H07182003 A JPH07182003 A JP H07182003A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- cpu
- relay
- fail
- pulse voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Steering Control In Accordance With Driving Conditions (AREA)
- Power Steering Mechanism (AREA)
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵの異常時にシステムを安全側へ導くフ
ェイルセーフ装置において、信頼性の向上とコストの低
下を実現するため、少ない部品点数でＣＰＵのパルス出
力端子の故障にも対処できるようにする。 【構成】 正常時に所定周期のパルスを出力するフェイ
ルセーフ用のプログラムを持つＣＰＵ５と、そのパルス
電圧を充電して出力をほぼ一定に保つパルス電圧充電回
路１０と、ＣＰＵ５の制御対象としての電動アクチュエ
ータ１への電源をオンーオフするリレーＲYと、パルス
電圧充電回路１０の出力に応じて電源のリレーＲYを制
御するリレー駆動回路４とを備える。
ェイルセーフ装置において、信頼性の向上とコストの低
下を実現するため、少ない部品点数でＣＰＵのパルス出
力端子の故障にも対処できるようにする。 【構成】 正常時に所定周期のパルスを出力するフェイ
ルセーフ用のプログラムを持つＣＰＵ５と、そのパルス
電圧を充電して出力をほぼ一定に保つパルス電圧充電回
路１０と、ＣＰＵ５の制御対象としての電動アクチュエ
ータ１への電源をオンーオフするリレーＲYと、パルス
電圧充電回路１０の出力に応じて電源のリレーＲYを制
御するリレー駆動回路４とを備える。
Description
【０００１】
【産業上の利用分野】この発明は電子制御のフェイルセ
ーフ装置に関する。
ーフ装置に関する。
【０００２】
【従来の技術】例えば、車両の電動パワーステアリング
システムにおいては、ハンドルの操作力をパワーアシス
トする電動モータと、ハンドルの操舵角を検出する舵角
センサを備え、マイクロコンピュータなどで構成される
コントロールユニットにより、舵角センサの検出信号に
基づいて電動モータの駆動を電子制御するようになって
いるが、コントロールユニットの制御プログラムが何ら
かの原因で暴走する場合などに備え、システムを安全側
へ導くためのフェイルセーフ装置として、図５のように
構成したものが知られている。
システムにおいては、ハンドルの操作力をパワーアシス
トする電動モータと、ハンドルの操舵角を検出する舵角
センサを備え、マイクロコンピュータなどで構成される
コントロールユニットにより、舵角センサの検出信号に
基づいて電動モータの駆動を電子制御するようになって
いるが、コントロールユニットの制御プログラムが何ら
かの原因で暴走する場合などに備え、システムを安全側
へ導くためのフェイルセーフ装置として、図５のように
構成したものが知られている。
【０００３】１はハンドルの操作力をパワーアシストす
る電動モータ、その駆動回路２にリレーＲYを備える電
源オンーオフ回路３と、トランジスタＴR1と抵抗Ｒ1で
構成されるリレー駆動回路４が設けられる。５はモータ
駆動回路２をハンドルの操舵角に応じて制御するＣＰＵ
で、ＣＰＵ５には電動モータ１の制御用プログラムに加
えて、そのフェイルセーフ用プログラムが納められる。
ＣＰＵ５のパルスを監視するのがウオッチドックタイマ
６で、ＣＰＵの異常時にパルスの停止を検出すると、Ｃ
ＰＵ５にリセットパルスを出力する。７はパルス出力端
子、８はパルス入力端子、９はリレー駆動端子を示す。
る電動モータ、その駆動回路２にリレーＲYを備える電
源オンーオフ回路３と、トランジスタＴR1と抵抗Ｒ1で
構成されるリレー駆動回路４が設けられる。５はモータ
駆動回路２をハンドルの操舵角に応じて制御するＣＰＵ
で、ＣＰＵ５には電動モータ１の制御用プログラムに加
えて、そのフェイルセーフ用プログラムが納められる。
ＣＰＵ５のパルスを監視するのがウオッチドックタイマ
６で、ＣＰＵの異常時にパルスの停止を検出すると、Ｃ
ＰＵ５にリセットパルスを出力する。７はパルス出力端
子、８はパルス入力端子、９はリレー駆動端子を示す。
【０００４】フェイルセーフ用プログラムはＣＰＵの正
常時にパルス出力端子７からウオッチドックタイマ６へ
所定周期のパルスを出力すると共に、リレー駆動端子９
に５ボルトの電圧を掛けてトランジスタＴRIのベースへ
電流ＩBを供給するが、ＣＰＵに異常が発生するとウオ
ッチドックタイマ６へのパルスを停止すると共に、ウオ
ッチドックタイマ６のリセットパルスでリレー駆動端子
の電圧を０ボルトに落としてトランジスタＴR1へのベー
ス電流ＩBを断つようになっている。
常時にパルス出力端子７からウオッチドックタイマ６へ
所定周期のパルスを出力すると共に、リレー駆動端子９
に５ボルトの電圧を掛けてトランジスタＴRIのベースへ
電流ＩBを供給するが、ＣＰＵに異常が発生するとウオ
ッチドックタイマ６へのパルスを停止すると共に、ウオ
ッチドックタイマ６のリセットパルスでリレー駆動端子
の電圧を０ボルトに落としてトランジスタＴR1へのベー
ス電流ＩBを断つようになっている。
【０００５】したがって、ウオッチドックタイマ６のリ
セットパルスでコントロールユニット５がトランジスタ
ＴR1へのベース電流ＩBを停止すると、リレー電流ＩＲY
のオフでモータ駆動回路２への電源が遮断されるため、
制御用プログラムが暴走してもモータ１は作動せず、マ
ニュアルステアリングで安全に車両の操舵を続けること
ができる。図６はリレー駆動電圧ＶOUTとベース電流ＩB
とリレー電流ＩRYとの関係を表す作動特性図である。
セットパルスでコントロールユニット５がトランジスタ
ＴR1へのベース電流ＩBを停止すると、リレー電流ＩＲY
のオフでモータ駆動回路２への電源が遮断されるため、
制御用プログラムが暴走してもモータ１は作動せず、マ
ニュアルステアリングで安全に車両の操舵を続けること
ができる。図６はリレー駆動電圧ＶOUTとベース電流ＩB
とリレー電流ＩRYとの関係を表す作動特性図である。
【０００６】なお、ウオッチドックタイマとしては実開
平１ー１００２３９号公報にその回路構成が開示されて
いる。
平１ー１００２３９号公報にその回路構成が開示されて
いる。
【０００７】
【発明が解決しようとする課題】ところで、このような
従来例ではパルス入力端子８やリレー駆動端子９などが
故障する場合、トランジスタＴR1のベース電流ＩBが流
れ続ける可能性があり、モータ１の電源を遮断できずに
システムを安全側へ導けないという不具合があった。ま
た、ウオッチドックタイマ６を含めて多くの部品が必要
なため、コストの高騰を招くばかりでなく、フェイルセ
ーフ自体が装置の故障を起こしやすく、高い信頼性はそ
れ程期待できないという問題点もあった。なお、フェイ
ルセーフ装置をＩＣ化する例も見られるが、ＩＣ自体が
高価でコスト的に採用が難しい。
従来例ではパルス入力端子８やリレー駆動端子９などが
故障する場合、トランジスタＴR1のベース電流ＩBが流
れ続ける可能性があり、モータ１の電源を遮断できずに
システムを安全側へ導けないという不具合があった。ま
た、ウオッチドックタイマ６を含めて多くの部品が必要
なため、コストの高騰を招くばかりでなく、フェイルセ
ーフ自体が装置の故障を起こしやすく、高い信頼性はそ
れ程期待できないという問題点もあった。なお、フェイ
ルセーフ装置をＩＣ化する例も見られるが、ＩＣ自体が
高価でコスト的に採用が難しい。
【０００８】この発明はこのような問題点を考慮してな
されたもので、低コストで信頼性の高いフェイルセーフ
装置の提供を目的とする。
されたもので、低コストで信頼性の高いフェイルセーフ
装置の提供を目的とする。
【０００９】
【課題を解決するための手段】そのため、正常時に所定
周期のパルスを出力するフェイルセーフ用のプログラム
を持つＣＰＵと、そのパルス電圧を充電して出力をほぼ
一定に保つパルス電圧充電回路と、ＣＰＵの制御対象と
しての電動アクチュエータへの電源をオンーオフするリ
レーと、パルス電圧充電回路の出力に応じて電源のリレ
ーを制御するリレー駆動回路とを備える。
周期のパルスを出力するフェイルセーフ用のプログラム
を持つＣＰＵと、そのパルス電圧を充電して出力をほぼ
一定に保つパルス電圧充電回路と、ＣＰＵの制御対象と
しての電動アクチュエータへの電源をオンーオフするリ
レーと、パルス電圧充電回路の出力に応じて電源のリレ
ーを制御するリレー駆動回路とを備える。
【００１０】
【作用】通常時はＣＰＵから所定周期のパルスが出力さ
れるので、パルス電圧充電回路の働きにより出力がほぼ
一定に保たれ、リレー駆動回路が継続して作動するた
め、電源のリレーはオン状態に維持される。したがっ
て、ＣＰＵの制御に基づいて電動アクチュエータは正常
に作動することになる。
れるので、パルス電圧充電回路の働きにより出力がほぼ
一定に保たれ、リレー駆動回路が継続して作動するた
め、電源のリレーはオン状態に維持される。したがっ
て、ＣＰＵの制御に基づいて電動アクチュエータは正常
に作動することになる。
【００１１】ＣＰＵの制御プログラムやパルス出力端子
に異常や故障が発生すると、ＣＰＵから所定周期のパル
スは出力されず、パルスがオフのままになるか、パルス
の周期が非常に長くなるが、その間はパルスのオンが長
く継続してもパルス電圧充電回路の充電が行われず、そ
の出力が落ちるので、リレー駆動回路が電源のリレーを
オフするため、システムの安全側へ電源アクチュエータ
の電源を確実に遮断できる。
に異常や故障が発生すると、ＣＰＵから所定周期のパル
スは出力されず、パルスがオフのままになるか、パルス
の周期が非常に長くなるが、その間はパルスのオンが長
く継続してもパルス電圧充電回路の充電が行われず、そ
の出力が落ちるので、リレー駆動回路が電源のリレーを
オフするため、システムの安全側へ電源アクチュエータ
の電源を確実に遮断できる。
【００１２】
【実施例】図１は車両の電動パワーステアリングシステ
ムへの適用例を示すもので、１はハンドルの操作力をパ
ワーアシストする電動モータ、その駆動回路２を制御す
るのがＣＰＵ５で、ハンドルの操舵角に応じた電動モー
タ１の駆動を指令する制御用プログラムに加えて、その
異常に備えるフェイルセーフ用プログラムが納められ
る。フエイルセーフ用プログラムはＣＰＵ５の正常時に
所定周期のパルスを出力すると共に、モータ制御用プロ
グラムに異常が発生するとパルスの出力を停止するよう
になっている。
ムへの適用例を示すもので、１はハンドルの操作力をパ
ワーアシストする電動モータ、その駆動回路２を制御す
るのがＣＰＵ５で、ハンドルの操舵角に応じた電動モー
タ１の駆動を指令する制御用プログラムに加えて、その
異常に備えるフェイルセーフ用プログラムが納められ
る。フエイルセーフ用プログラムはＣＰＵ５の正常時に
所定周期のパルスを出力すると共に、モータ制御用プロ
グラムに異常が発生するとパルスの出力を停止するよう
になっている。
【００１３】モータ駆動回路２にはリレーＲYを備える
電源オンーオフ回路３と、トランジスタＴRIおよび抵抗
Ｒ1で構成されるリレー駆動回路４が設けられる。リレ
ー駆動回路４のトタンジスタＴR1をオンーオフ制御する
のがパルス電圧充電回路１０で、ＣＰＵ５のパルス出力
端子７の電圧をリレー駆動回路４の入力電圧となるよう
に接続される。パルス電圧充電回路１０はＣＰＵ５のパ
ルス電圧を充電して正常時の出力（リレー駆動電圧Ｖ
OUTに相当する）をほぼ一定に保つもので、コンデンサ
Ｃ1,Ｃ2とダイオードＤ1,Ｄ2ドおよび抵抗Ｒ2で構成さ
れる。
電源オンーオフ回路３と、トランジスタＴRIおよび抵抗
Ｒ1で構成されるリレー駆動回路４が設けられる。リレ
ー駆動回路４のトタンジスタＴR1をオンーオフ制御する
のがパルス電圧充電回路１０で、ＣＰＵ５のパルス出力
端子７の電圧をリレー駆動回路４の入力電圧となるよう
に接続される。パルス電圧充電回路１０はＣＰＵ５のパ
ルス電圧を充電して正常時の出力（リレー駆動電圧Ｖ
OUTに相当する）をほぼ一定に保つもので、コンデンサ
Ｃ1,Ｃ2とダイオードＤ1,Ｄ2ドおよび抵抗Ｒ2で構成さ
れる。
【００１４】図２〜図４はパルス電圧Ｖ'OUTにダイオー
ド電圧ＶD1とコンデンサ電圧ＶC2を加えて、これらとベ
ース電流ＩBおよびリレー電流ＩRYとの関係を表す作動
特性図で、ＣＰＵ５のパルス出力端子７がこの場合、０
ボルトから５ボルトに変化すると、電流は抵抗Ｒ2→コ
ンデンサＣ1→ダイオードＤ2→抵抗Ｒ1へと流れ、トラ
ンジスタＴR1がベース電流ＩBを受けてオンする。その
際、コンデンサＣ2へも電流が流れるため、コンデンサ
Ｃ2は充電され、その電圧Ｖｃ2が上昇する。
ド電圧ＶD1とコンデンサ電圧ＶC2を加えて、これらとベ
ース電流ＩBおよびリレー電流ＩRYとの関係を表す作動
特性図で、ＣＰＵ５のパルス出力端子７がこの場合、０
ボルトから５ボルトに変化すると、電流は抵抗Ｒ2→コ
ンデンサＣ1→ダイオードＤ2→抵抗Ｒ1へと流れ、トラ
ンジスタＴR1がベース電流ＩBを受けてオンする。その
際、コンデンサＣ2へも電流が流れるため、コンデンサ
Ｃ2は充電され、その電圧Ｖｃ2が上昇する。
【００１５】所定時間の経過後にパルス出力端子７が５
ボルトから０ボルトに変化すると、ダイオードＤ1→コ
ンデンサＣ1→抵抗Ｒ2へ電流ＩD1が流れるため、コンデ
ンサＣ1は一気に放電され、次のパルス出力に備える。
これと同時に、コンデンサＣ2から抵抗Ｒ1へ向けて放電
が行われ、ベース電流ＩBが続けて流れるため、トラン
ジスタＴR1はオン状態に保持される。
ボルトから０ボルトに変化すると、ダイオードＤ1→コ
ンデンサＣ1→抵抗Ｒ2へ電流ＩD1が流れるため、コンデ
ンサＣ1は一気に放電され、次のパルス出力に備える。
これと同時に、コンデンサＣ2から抵抗Ｒ1へ向けて放電
が行われ、ベース電流ＩBが続けて流れるため、トラン
ジスタＴR1はオン状態に保持される。
【００１６】このように、パルス出力端子７の電圧Ｖ'
OUTが所定周期の変化を繰り返すことで、トランジスタ
ＴR1にベース電流ＩBが継続して流れ、電動モータ１の
電源オンーオフ回路３はリレーＲYの作動でオン状態に
維持されるため、ＣＰＵ５の制御プログラムに基づく電
動モータ１の正常なパワーステアリング機能が発揮され
るのである。
OUTが所定周期の変化を繰り返すことで、トランジスタ
ＴR1にベース電流ＩBが継続して流れ、電動モータ１の
電源オンーオフ回路３はリレーＲYの作動でオン状態に
維持されるため、ＣＰＵ５の制御プログラムに基づく電
動モータ１の正常なパワーステアリング機能が発揮され
るのである。
【００１７】ＣＰＵ５は制御プログラムに異常が発生す
ると、図２で表すようにパルス出力を停止するので、そ
の間はパルス出力端子が０ボルトに固定の故障発生時と
同じく、抵抗Ｒ2→コンデンサＣ1→ダイオードＤ2→抵
抗Ｒ1への電流が流れないから、コンデンサＣ1の充放電
も行われず、トランジスタＴR1へのベース電流ＩBが断
たれるため、リレーＲYがオフして電動モータ１への電
源供給を遮断する。したがって、以後はマニュアルステ
アリングで安全に車両の操舵を続けることができる。
ると、図２で表すようにパルス出力を停止するので、そ
の間はパルス出力端子が０ボルトに固定の故障発生時と
同じく、抵抗Ｒ2→コンデンサＣ1→ダイオードＤ2→抵
抗Ｒ1への電流が流れないから、コンデンサＣ1の充放電
も行われず、トランジスタＴR1へのベース電流ＩBが断
たれるため、リレーＲYがオフして電動モータ１への電
源供給を遮断する。したがって、以後はマニュアルステ
アリングで安全に車両の操舵を続けることができる。
【００１８】ＣＰＵ５のパルス出力端子７に故障が発生
し、図３で表すように断線やパルス電圧が０ボルトに固
定された場合は、上記と同様にリレーＲYがオフする。
さらに、図４で表すようにパルス電圧が５ボルトに固定
されることもあるが、コンデンサＣ1の充電容量が満杯
になると、電流がコンデンサＣ1で遮断され、パルス電
圧でダイオードＤ1→コンデンサＣ1→抵抗Ｒ2への電流
ＩD1がせき止められるから、コンデンサＣ1は放電され
ず、ダイオード電圧ＶD1が次第に低下するため、コンデ
ンサＣ2の放電が終われば、トランジスタＴＲ1へのベー
ス電流が断たれ、リレーＲYをオフする。つまり、パル
ス出力端子７の故障についても、制御プログラムの異常
時と同様に電動モータ１の電源オンーオフ回路３を安全
側へ確実に遮断できる。
し、図３で表すように断線やパルス電圧が０ボルトに固
定された場合は、上記と同様にリレーＲYがオフする。
さらに、図４で表すようにパルス電圧が５ボルトに固定
されることもあるが、コンデンサＣ1の充電容量が満杯
になると、電流がコンデンサＣ1で遮断され、パルス電
圧でダイオードＤ1→コンデンサＣ1→抵抗Ｒ2への電流
ＩD1がせき止められるから、コンデンサＣ1は放電され
ず、ダイオード電圧ＶD1が次第に低下するため、コンデ
ンサＣ2の放電が終われば、トランジスタＴＲ1へのベー
ス電流が断たれ、リレーＲYをオフする。つまり、パル
ス出力端子７の故障についても、制御プログラムの異常
時と同様に電動モータ１の電源オンーオフ回路３を安全
側へ確実に遮断できる。
【００１９】構造的にもウオッチドックタイマの省略に
より部品点数が減るので、コストの低下と信頼性の向上
を実現できる。また、ＣＰＵ５のパルス出力端子７を従
来技術のリレー駆動端子９と同様に利用するので、従来
技術のリセットパルスの入力端子８やリレー駆動端子９
の故障に備える必要もなく、またパルス出力端子７の故
障や断線があったとしても、良好なフェイルセーフ機能
を容易に確保することができる。
より部品点数が減るので、コストの低下と信頼性の向上
を実現できる。また、ＣＰＵ５のパルス出力端子７を従
来技術のリレー駆動端子９と同様に利用するので、従来
技術のリセットパルスの入力端子８やリレー駆動端子９
の故障に備える必要もなく、またパルス出力端子７の故
障や断線があったとしても、良好なフェイルセーフ機能
を容易に確保することができる。
【００２０】
【発明の効果】以上要するにこの発明によれば、正常時
に所定周期のパルスを出力するフェイルセーフ用のプロ
グラムを持つＣＰＵと、そのパルス電圧を充電して出力
をほぼ一定に保つパルス電圧充電回路と、ＣＰＵの制御
対象としての電動アクチュエータへの電源をオンーオフ
するリレーと、パルス電圧充電回路の出力に応じて電源
のリレーを制御するリレー駆動回路とを備えたので、Ｃ
ＰＵのパルス出力端子に故障が発生しても、システムを
安全側に導くことが可能になる。また、ウオッチドック
タイマが不要で部品点数が減るのに加えて、ＣＰＵのパ
ルス出力端子をリレー駆動端子として利用するので、高
い信頼性のフェイルセーフ機能を低コストで容易に実現
できるという効果が得られる。
に所定周期のパルスを出力するフェイルセーフ用のプロ
グラムを持つＣＰＵと、そのパルス電圧を充電して出力
をほぼ一定に保つパルス電圧充電回路と、ＣＰＵの制御
対象としての電動アクチュエータへの電源をオンーオフ
するリレーと、パルス電圧充電回路の出力に応じて電源
のリレーを制御するリレー駆動回路とを備えたので、Ｃ
ＰＵのパルス出力端子に故障が発生しても、システムを
安全側に導くことが可能になる。また、ウオッチドック
タイマが不要で部品点数が減るのに加えて、ＣＰＵのパ
ルス出力端子をリレー駆動端子として利用するので、高
い信頼性のフェイルセーフ機能を低コストで容易に実現
できるという効果が得られる。
【図１】この発明の実施例を示す構成図である。
【図２】パルス電圧充電回路およびリレー駆動回路の作
動特性図である。
動特性図である。
【図３】パルス電圧充電回路およびリレー駆動回路の作
動特性図である。
動特性図である。
【図４】パルス電圧充電回路およびリレー駆動回路の作
動特性図である。
動特性図である。
【図５】従来例を説明する構成図である。
【図６】リレー駆動回路の作動特性図である。
１ パワーステアリング用の電動モータ ２ モータ駆動回路 ３ 電源オンーオフ回路 ４ リレー駆動回路 ５ ＣＰＵ ７ パルス出力端子 １０ パルス電圧充電回路 ＲY リレー ＴR1 トランジスタ Ｒ1,Ｒ2 抵抗 Ｃ1,Ｃ2 コンデンサ Ｄ1,Ｄ2 ダイオード
Claims (1)
- 【請求項１】 正常時に所定周期のパルスを出力するフ
ェイルセーフ用のプログラムを持つＣＰＵと、そのパル
ス電圧を充電して出力をほぼ一定に保つパルス電圧充電
回路と、ＣＰＵの制御対象としての電動アクチュエータ
への電源をオンーオフするリレーと、パルス電圧充電回
路の出力に応じて電源のリレーを制御するリレー駆動回
路とを備えたことを特徴とする電子制御のフェイルセー
フ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32856693A JP3535551B2 (ja) | 1993-12-24 | 1993-12-24 | 電子制御のフェイルセーフ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32856693A JP3535551B2 (ja) | 1993-12-24 | 1993-12-24 | 電子制御のフェイルセーフ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07182003A true JPH07182003A (ja) | 1995-07-21 |
| JP3535551B2 JP3535551B2 (ja) | 2004-06-07 |
Family
ID=18211709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32856693A Expired - Fee Related JP3535551B2 (ja) | 1993-12-24 | 1993-12-24 | 電子制御のフェイルセーフ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535551B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8355235B2 (en) | 2004-02-09 | 2013-01-15 | Hitachi, Ltd. | Driving apparatus and control method for electric actuator |
-
1993
- 1993-12-24 JP JP32856693A patent/JP3535551B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8355235B2 (en) | 2004-02-09 | 2013-01-15 | Hitachi, Ltd. | Driving apparatus and control method for electric actuator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3535551B2 (ja) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552684A (en) | Control apparatus for reversible motor and motor-driven power steering system for motor vehicle using the same | |
| US6397969B1 (en) | Vehicular electric power steering device and methods for controlling same | |
| US6335600B1 (en) | Motor drive unit and method of detecting malfunction of motor drive unit | |
| JP3705166B2 (ja) | ステアリング制御装置 | |
| US6577024B2 (en) | Electric power steering controller | |
| US20130119782A1 (en) | Electric power source circuit and abnormality diagnosis system | |
| US6032091A (en) | Electric power steering apparatus | |
| EP0805095A2 (en) | Control apparatus for motor-driven power steering system of motor vehicle | |
| US5530788A (en) | Electric motor drive control apparatus | |
| JPH08244634A (ja) | 電動パワーステアリング制御装置 | |
| US7257475B2 (en) | Vehicle control system | |
| JPH08132992A (ja) | 車載用制御装置 | |
| JPS60500477A (ja) | 短絡保護装置 | |
| US6194792B1 (en) | Controller for automobile | |
| EP1184256B1 (en) | Electrically-driven power steering system having failure detection function | |
| JPWO1999017977A1 (ja) | 自動車用制御装置 | |
| US4828060A (en) | Auxiliary drive circuit for an electric assist steering system | |
| EP1720238A1 (en) | Relay adhesion preventing device and motor drive device | |
| EP1544076B1 (en) | Transmission-ratio-varying steering apparatus | |
| JP3214061B2 (ja) | 電動式パワーステアリング装置のモータ駆動装置 | |
| JPH07182003A (ja) | 電子制御のフェイルセーフ装置 | |
| JP3166397B2 (ja) | 電動式パワーステアリング装置 | |
| JP2007083947A (ja) | 電動パワーステアリング装置 | |
| JPS61169366A (ja) | 電動式パワ−ステアリング制御装置 | |
| JP2745129B2 (ja) | 電動式パワーステアリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |