JPH07182526A - グラフィックス表示装置の表示方法 - Google Patents

グラフィックス表示装置の表示方法

Info

Publication number
JPH07182526A
JPH07182526A JP6284194A JP28419494A JPH07182526A JP H07182526 A JPH07182526 A JP H07182526A JP 6284194 A JP6284194 A JP 6284194A JP 28419494 A JP28419494 A JP 28419494A JP H07182526 A JPH07182526 A JP H07182526A
Authority
JP
Japan
Prior art keywords
pixel
buffer
bit
polygon
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6284194A
Other languages
English (en)
Inventor
Russ Herrell
ラス・ハーリル
Joe Baldwin
ジョー・バルドウィン
Christopher G Wilcox
クリストファー・ジー・ウィルコックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07182526A publication Critical patent/JPH07182526A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00Three-dimensional [3D] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal
    • G06T15/405Hidden part removal using Z-buffer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【目的】 多角形の縁をグラフィックス表示装置に表現
できるグラフィックス表示装置の表示方法を提供する。 【構成】 ブロック302でz バッファ比較とz バッフ
ァ置換による多角形充填を表現し、z バッファ比較をパ
スした多角形充填の中の全ての画素に対してエッジング
表面ビットを1の値にセットする。多角形充填の表現か
ら戻ると、ブロック304でz バッファ比較とz バッフ
ァ置換が可能になっている多角形の縁を表現し、下側の
画素がエッチング表面1の場合には、縁を表現している
z バッファ間にz バッファを比較し、多角形の縁の表現
後、ブロック306で多角形充填領域中のエッジング表
面ビットをクリアする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ・システム
に関するものであり、更に詳しくいえば、コンピュータ
・システムにおける物体のグラフィックス表示に関する
ものである。また更に詳しくいえば、本発明はグラフィ
ック表示装置に表示される物体の縁を表示するグラフィ
ックス表示装置の表示方法に関するものである。
【0002】
【従来の技術】益々高度なグラフィックスを提供するコ
ンピュータ・ワーク・ステーションによって、多くの応
用が物体のワイヤ・フレーム画像を表現することから、
物体の表面の陰影のある画像を表現するところまで進ん
でいる。滑らかな陰影付けによって現実感が増大し、よ
り複雑なモデルを視覚化する性能が向上するが、ワイヤ
・フレーム表現の利点のいくつかが失われる。両方の方
法の最も良い方によって利益を得るために、ワーク・ス
テーションの応用は、陰影付けした表面を表示し、その
後で陰影付けした表面の縁を表示してワイヤ・フレーム
を表現することによって、同じ画像においてワイヤフレ
ーム・プリミティブと陰影付けプリミティブをしばしば
組み合わせる。
【0003】ワイヤ・フレームを陰影付けした表面に重
ね合わせて、モデルを発生した元のデータ点のような構
造情報を提供できる。スプラインを用いてモデルを構成
するときは、ワイヤ・フレームはスプライン・パッチ境
界、またはスプライン表面を計算するために使用する制
御点を示すことができる。ワイヤ・フレームモデル化の
別の利点は、複雑な機械的部品内のサブ組立体のような
モデルのサブセットを選択的に強調することである。こ
の情報は、設計者にとって極めて貴重なことがある洞察
力を提供する。
【0004】アプリケーションはワイヤ・フレーム物体
と陰影付けした物体を同時に表示する各種の方法を使用
する。いくつかのグラフィックス・ライブラリは多角形
エッジング・サポートを直接に提供する。これはライブ
ラリを1回呼び出すことで明瞭な色で塗りつぶし、縁を
描いて多角形を表現できることを意味する。そのような
サポートが存在しなければ、アプリケーションは充填し
た多角形を表示し、その後で多角形の縁を構成するベク
トルを表示しなければならない。あるアプリケーション
は全ての多角形を表現した後で縁ベクトルを表示し、モ
デルの種々の特徴を次第に強調することを選択する。物
体のプリミティブをそれらの物体の縁に正確に組合わせ
るためには、隠されている表面の除去を可能にしなけれ
ばならない。
【0005】
【発明が解決しようとする課題】隠されている表面の除
去はzバッファと呼ばれる機構を介してしばしば実行さ
れる。グラフィックス・スクリーンにおける画素は、x
記憶位置とy記憶位置を用いて参照され、同様なやり方
でグラフ上の点が参照される。グラフィックス・スクリ
ーンは2次元であるためにそれが可能なのであるから、
x次元とy次元だけを必要とする。しかし、隠されてい
る表面の除去のために、表示される各物体の奥行きを、
見る人の位置に関して、必要とする。3次元座標系にお
ける奥行き次元はz次元と通常呼ばれているから、隠さ
れている表面の除去のための奥行き情報はzバッファと
呼ばれる領域に保持される。そのzバッファはコンピュ
ータ・メモリまたはグラフィック表示装置に設けること
ができる。zバッファはスクリーンの表面に対する各画
素の奥行きを含むから、見る人の位置からは離れてい
る。したがって、画素を表示する時には、それの奥行き
記憶位置をスクリーンに既に表示されている画素の奥行
きと比較し、新しい画素が見る人の位置により近けれ
ば、新しい画素がスクリーンに現在表示されている画素
に置き代わる。しかし、新しい画素が遠ければ、その画
素は現在表示されている画素の後ろに配置されるであろ
うからその画素は捨てられる。
【0006】物体を内部表現から表示可能なフォーマッ
トに変換、走査変換と呼ばれている、する場合には、多
角形表面と関連する辺ベクトルを組合わせた表現の間、
アーチファクト(artifact)を発生できる。走
査変換作業中に計算される、表面および縁ベクトルに対
する、zバッファ値が僅かに異なることがあるから、表
面と縁の間の干渉が起きることがある。縁画素が表面の
充填によって重ね書きされると、その結果としての縁は
失われた画素を持つ。この問題は縁縫い付けと呼ばれ
る。その理由は、それが裁縫の縫い付けに類似するから
である。多角形モデルが完成した後で強調ベクトルが送
られる時にも類似の問題が起きる。エッジング法が多角
形充填から干渉値をzバッファに残すならば、強調ベク
トルが再び衝突して縁縫い付けを生ずる。
【0007】走査変換作業がそれらの不正確を生ずる理
由は、走査変換が実際にはサンプリング作業であって、
関連する全ての数値的不正確を含むからである。zバッ
ファ値の計算がベクトルおよび多角形に対して完全には
同一でないとすると、多角形エッジングはアーチファク
トを示す。
【0008】zバッファ交差問題の1つの解決策は、縁
に対するzバッファ値を任意に変更することによって、
多角形縁zバッファ値を見る人に向かって前方に「引
く」ことである。この技術は簡単なモデルに対しては機
能するようにできるが、一般的な解決としては重大な欠
点を持つ。この方法の1つの困難は、zバッファの調整
量を決定することである。あまり大きな修正を行えば、
多角形の縁が画面中の別の部品の中まではみ出すことに
なる。逆に、十分な修正が行われないと、多角形の縁は
失われている画素をいぜんとして示す。全zバッファ範
囲を基にして調整の大きさが計算されると、zバッファ
範囲の小さい部分のみを使用する物体を大きすぎるほど
調整できる。しかし、プリミティブベースごとにzバッ
ファ調整を継続すると多角形エッジング法には受け入れ
ることができないオーバーヘッドが付加される。
【0009】類似の問題を解決する従来技術の1つの方
法が、「z バッファの隠れた魅力」(「The Hidden Cha
rms of z-Buffer 」)、アイリス大学のカート・アケレ
イ(Kurt Akeley, in Iris Univers), 11巻、31〜37ペ
ージ(1990年春期号)に開示されている。この方法は表
面に転写絵(デカル)を描くためのものであって、縁を
描くためのものではないが、それでもプロセスは類似す
る。転写絵というのは、ある表面の上に記号を描くとい
うような、別のグラフィックの上に置かれるグラフィッ
クのことである。アケレイ転写法(以下、アケレイ法と
いう)は3つの段階を必要とし、多角形充填をzバッフ
ァ値で置き換える前に転写絵を描くことを基にしてい
る。これにより多角形充填が転写を妨害することがなく
なる。この方法は、まず、zバッファ比較を行いなが
ら、ただし新しいzバッファ値を記憶することなしに、
多角形充填をフレーム・バッファに表現する。第2の段
階はまたzバッファ比較を行いながら、ただしzバッフ
ァを更新することなしに、転写絵をフレーム・バッファ
に表現する。第3の段階においては、この方法は、充填
画素の記憶位置を決定する目的だけのために、zバッフ
ァ比較を行いながら、多角形充填を再び表現する。各充
填画素の記憶位置を決定した後で、この方法は、フレー
ム・バッファを変更することなしに、各充填画素のzバ
ッファ値を更新する。転写絵が描写される後までzバッ
ファが更新されないので、この方法においては、2つの
プリミティブの間のzバッファ比較が避けられる。この
方法は充填画素に対する値のみをzバッファに残す。こ
れは、後で転写絵の上に表現されるプリミティブが画素
をいぜんとして失うことがあるから、欠点である。すな
わち、この方法は最初は良く機能するが、転写絵を、た
とえば、異なる色で、再び表現するならば、zバッファ
値が転写絵記憶位置において不正確なことがあるため
に、縫い付けが生ずる結果となることがある。
【0010】この方法は、転写絵の一部が多角形の縁の
外側にはみ出す場合にも制約される。この状況において
は、この方法はグラフィックを不正確に表現する。その
理由は、この方法は、多角形の境界の外側にある転写絵
部分に対するzバッファ値を更新しないからである。
【0011】これもエッジング法を制約する。というの
は、図2を参照して後で示すように、縁のある画素が多
角形の境界の丁度外側にあることがしばしばだからであ
る。充填境界の内部にある画素の場合でも、やはり図2
を参照して後で示すように、あるzバッファ値がアケレ
イ法では不正確なことがあるからである。
【0012】ヒューレット・パッカード社によって使用
されている別の従来方法、転写絵エッジングと呼ばれて
いる、は第2の段階中にzバッファを更新することによ
ってアケレイ法を適応させる。この方法は、正確な値を
zバッファに残すことを、アケレイ法よりも一層行う
が、この方法は第3の段階の後で不正確な値をzバッフ
ァに残すことがある。その理由は、第3の段階中に更新
された、充填画素に対するzバッファ値と段階中に更新
された、縁画素に対するzバッファ値の代わりにzバッ
ファ値をどのようにして比較するかに応じて、第3の段
階中に更新された、充填画素に対するzバッファ値が、
第2の段階中に更新された、縁画素に対するzバッファ
値の代わりにzバッファ値を用いることがあるためであ
る。したがって、第3の段階の後で、充填境界内に入る
縁画素が充填画素zバッファ値を持つことがあり、その
結果として縫い付けになることがあるからである。
【0013】そうすると、縁中での縫い付けを阻止する
ようにして、物体と物体の縁を表現する方法に対する需
要がこの技術に存在する。この技術における別の需要
が、縁に対して正確なzバッファ値を残す間に縁を表現
して、引き続く時間に人工物を残すことなしに縁を表現
できるようにするそのような方法に対するものである。
【0014】
【発明が解決しようとする課題】本発明の目的は、多角
形のような物体の縁をグラフィックス表示装置に表示す
ることである。
【0015】本発明の別の目的は、それらの縁を不連続
なしに表示することである。
【0016】本発明の別の目的は、グラフィックス表示
装置のzバッファ中に正しい距離情報を保持しながら、
そのような縁を表示することである。
【0017】本発明の別の目的は、アーチファクトを残
すことなしに、多角形の縁を再び表現できるようにする
ために正しいzバッファ距離情報を得ることである。
【0018】本発明の更に別の目的は、別の物体の上に
転写絵を表示し、しかもアーチファクトを残すことなし
に、転写絵を再び表現できるようにするために正しいz
バッファ距離情報を得ることである。
【0019】
【課題を解決するための手段】本発明の上記目的および
その他の目的は、多角形エッジングおよび転写を実施す
るために、ソフトウェアまたはソフトウェアと電子装置
の組合わせを用いるシステムで達成される。第1の段階
においては、コンピュータ・システムは多角形充填をz
バッファ比較で表現し、かつ置換を可能にし、更に、フ
レーム・バッファとzバッファに書き込まれた各画素に
対して、画素に対するエッジング平面ビットが1にセッ
トされる。第2の段階は、多角形縁または転写絵を表現
し、zバッファ比較およびzバッファ置換が可能にさ
れ、更に、エッジング平面ビットが1にセットされてい
る画素をそれは常に置換する。第3の段階は、多角形充
填を表現するが、各充填画素に対するエッジング平面ビ
ットをクリアするだけである。3つの段階が終わると、
zバッファとフレーム・バッファは各画素に対して修正
され、縁または転写絵画素に対するzバッファ値が修正
されて、アーチファクトを生じさせることなしに縁また
は転写絵を再び表現できるようにする。
【0020】本発明の一実施例においては、エッジング
平面ビットが、コンピュータ・システムの、グラフィッ
クス表示ソフトウェアを含んでいるメモリにアレイとし
て記憶される。第2の実施例においては、エッジング平
面ビットは、表示装置のハードウェア中のzバッファに
含まれているバージン・ビットを共用する。
【0021】
【実施例】以下の説明は本発明を実施する現在最善と考
えている態様についてのものである。この説明は本発明
を限定するものという意味で解するべきではなくて、本
発明の一般的な原理を説明する目的のためについてのみ
行われるものである。発明の範囲は特許請求の範囲を参
照して決定すべきである。
【0022】図1は本発明を包含するコンピュータ・シ
ステムのブロック図である。まず図1を参照して、コン
ピュータ・システム100は処理要素102を含む。こ
の処理要素102はシステムバス104を介してコンピ
ュータ・システム100の別の要素と通信する。キー・
ボード106によってテキストをコンピュータ・システ
ム100に入力でき、マウス装置110によってロケー
タをコンピュータ・システム100に入力できる。グラ
フィックス表示装置108がコンピュータ・システム1
00からの出力を供給する。グラフィックス表示装置
は、図8を参照して以下に説明する制御論理とzバッフ
ァ機構を含む。ディスク112がコンピュータ・システ
ム100のための大容量記憶装置として機能し、通信イ
ンタフェース114によってコンピュータ・システム1
00は他のコンピュータ・システムと通信することがで
きる。
【0023】メモリ116はUNIXオペレーティングシス
テムのようなオペレーティングシステム118と、本発
明のグラフィックス・ソフトウェア120を、グラフィ
ックス・ソフトウェア120を呼び出すユーザーソフト
ウェア122と共に含む。
【0024】図2は多角形のグラフィックス表示装置を
示し、かつ縁縫い付けが起きる記憶位置を示す。ここで
図2を参照すると、グラフィックス表示装置108(図
1)に通常表示されるグラフィックス・スクリーン20
2が、多角形204、この場合には三角形、である。多
角形204の1つの辺206がスクリーンを対角線方向
に、見る人から離れる向きに延長する。したがって、そ
の辺はスクリーンの画素のいくつかと不完全に交差す
る。その交差によって縁ベクトル走査変換法に多角形充
填の外側の画素を選択させる。たとえば、画素208、
210、212、214、216は辺206に最も近い
から、それらは辺ベクトル走査変換法によって選択され
る。しかし、画素216は多角形の外側にあるから、多
角形充填走査変換法によって選択されない。
【0025】通常の多角形走査変換法は充填画素が多角
形の真の境界内部に留まることを求める。縁に色を塗る
ために簡単なベクトル法を使用した場合には、それらの
方法は多角形についての知識を持たないために、画素2
16のように、多角形境界の外側にある画素をしばしば
選択する。
【0026】縁プリミティブ、ベクトル、またはその他
のプリミティブおよび転写絵は多角形充填プリミティブ
とは同じ走査変換法を用いないから、両方のプリミティ
ブに共通の画素に対するz値は必ずしも常に同じではな
い。したがって、縁または転写絵は卓の僅かに後ろまた
は前方に落ちることがある。zバッファの低い数学的精
度(整数では16〜32ビット、浮動小数点では32〜
64ビット)では問題を一層難しくするだけである。後
で正確に再表現するために、画素208〜214は縁ま
たは転写絵z値を含むべきである。
【0027】上記アケレイ法においては、多角形206
の充填および縁を表現するために、充填多角形法を用い
る第1の段階は、多角形204の内側の、画素208、
210、212、214を含む画素を表現するが、画素
216はその多角形の外側にあるために、第1の段階1
においてはその画素216は表現されない。上記のよう
に、第1の段階で表現される画素に対するzバッファ値
は更新されない。
【0028】第2の段階においては、アケレイ法は画素
208、210、212、214、216を含む多角形
204の縁を表現するためにエッジング法を用いるが、
zバッファ値は更新されない。画素216は縁に最も近
いので、それは多角形の内部には含まれなくとも表現さ
れる。
【0029】第3の段階においては、充填多角形法は画
素208、210、212、214を再び表現する。そ
れらの画素は多角形204の内部に含まれていて、zバ
ッファ値を更新するが、画素216は多角形の外側にあ
るために第3の段階はその画素を失う。多角形、および
その縁は視覚的に正しいが、画素216のzバッファ値
は3つの段階のいずれによっても更新されなかったため
に、画素216は不正確なzバッファ値を有する。した
がって、画素は充填z値を含まず、縁z値も含まない。
したがって、たとえば、縁の色を変更するために、縁を
後で再び表現するものとすると、画素216の残留zバ
ッファ値に応じて、画素216を失うことがある。ま
た、画素が不正確であるから、隠されている表面の非適
切な除去が実際には多角形の後ろに実際にある何かを示
すというような、全く偽の結果が生ずることがある。
【0030】先に述べた従来のヒューレット・パッカー
ド法は、第2の段階において、縁画素に対するzバッフ
ァ値が残留zバッファ値と好ましく比較されるならば、
そのzバッファ値が更新されることを除き、ほとんど同
じやり方で実行する。したがって、この方法を用いる
と、第2の段階の後では、画素は正しいzバッファ値を
持つ。しかし、多角形充填法がそれのz値をエッジング
法によって計算したz値とは僅かに異なり、差を好まし
く比較しないものとすると、画素208、210、21
2、214のzバッファ値を第3の段階において置換す
ることがある。たとえば、多角形充填のある画素が見る
人に関して縁の前方にあることを多角形充填法が示す
と、それらの画素のzバッファ値が第3の段階において
更新される。後で縁が再び表現されるものとすると、そ
れらの画素は更新されず、そのために縫い付けがひき起
こされる。充填ごとに1つ、および縁ごとに1つの、2
種類の計算が行われるから、計算の違いがz値を僅かに
異ならせることが時にある。
【0031】本発明は、各画素に対するzバッファ値
が、画素に対するフレーム・バッファ値を記憶するのと
同じ走査法によって記憶されるようにすることによっ
て、それらの問題を克服するものである。第1の段階に
おいては、本発明はzバッファ比較で多角形充填を表現
し、置換を可能にし、更に、表示される各画素に対し
て、その画素に対するエッジング平面ビットが1にセッ
トされる。本発明の第2の段階がzバッファ比較で多角
形の縁を表現し、zバッファ置換を可能にし、更に、z
バッファ比較とは無関係に、それはエッジング平面ビッ
トが1にセットされている画素を常に置換する。本発明
の第3の段階は多角形充填を表現するが、各画素に対す
るエッジング平面ビットを明らかにするだけである。3
つの段階が終わると、zバッファとフレーム・バッファ
が各画素に対して正確であり、縁画素に対するzバッフ
ァ値が正確で、アーチファクトを消費させることなしに
縁を再び表現できるようにする。
【0032】本発明の方法を図2に適用すると、第1の
段階は多角形204内部の、画素208、210、21
2、212、214を含むが、画素216は含まない画
素を表現し、更に、各画素に対するエッジングビットを
1にセットする。この段階の後で、全ての充填画素は正
しいzバッファ値を有する。
【0033】本発明の第2の段階は、画素208、21
0、212、212、214、216含む縁画素を表現
し、画素208、210、212、212、214に対
する新しいzバッファ値を、zバッファ比較とは無関係
にセットする。というのは、それらの画素のエッジング
平面ビットが段階1によってセットされているからであ
る。したがって、画素208〜214は、エッジング法
によって決定された新しいzバッファ値を、縁zバッフ
ァ値を多角形充填法によってセットされたzバッファ値
とどのようにして比較するかを考慮することなしに、受
ける。この段階の後で、充填画素と縁画素が正しいzバ
ッファ値を持つ。
【0034】第3の段階は全ての充填画素に対するエッ
ジング平面ビットをリセットして、正しいzバッファ値
を画素に残す。したがって、本発明の方法によって、縁
画素が正しいzバッファ値を持つから、縁画素をいつで
も表現できる。
【0035】本発明の方法は、図3に示されており、か
つ先に説明した転写問題に対しても良く機能する。ここ
で図3を参照して、スクリーン220が多角形222を
表示している様子が示されている。転写絵224は多角
形222の上に表示されている様子が示されており、転
写絵224は多角形222の縁226を超えて延長す
る。エッジング平面ビットを使用しているために、転写
絵が多角形の上に配置される時に、計算の差が転写絵の
zバッファ値を多角形の後ろに置くことがあっても、本
発明は多角形充填のz値の代わりに転写絵のzバッファ
値を常に保持する。
【0036】図4〜図7は本発明の方法のフローチャー
トを示し、図4はこのフローチャートのトップレベルを
示す。ユーザ・ソフトウェア120(図1)がエッジン
グにより多角形充填を要求した時に、本発明のグラフィ
ックス・ソフトウェア120(図1)がユーザ・ソフト
ウェア122から呼び出される。
【0037】ここで、図4を参照して、エントリの後
で、ブロック302が図5を呼び出して、ともに可能状
態にされているzバッファ比較とzバッファ置換による
多角形充填を表現する。図5により記述されているプロ
セスの間に、zバッファ比較をパスした多角形充填中の
あらゆる画素に対して、エッジング平面ビットが1の値
にセットされる。後で説明するように、このエッジング
平面ビットをソフトウェアまたはハードウェアに含ませ
ることができる。
【0038】多角形充填を表現することから戻った後
で、ブロック304は図6により記述されているプロセ
スを呼び出して、zバッファ比較とzバッファ置換が可
能状態にされている多角形縁を表現する。下側の画素が
エッジング平面値1を持つ場合には、zバッファ比較が
パスされる。下側の画素がエッジング平面値0を持つ場
合には、縁を表現している間に正常なzバッファ比較が
行われる。
【0039】多角形の縁を表現した後で、ブロック30
6は図7により記述されているプロセスを呼び出して、
多角形充填領域中のエッジング平面ビットをクリアす
る。これはフレーム・バッファ中のデータも、zバッフ
ァ中のデータも変更せず、ただエッジング平面ビット値
を0にセットするだけである。
【0040】図5は図4から読み出された多角形充填表
現機能のフローチャートである。ここで図5を参照し
て、エントリの後で、ブロック402は多角形充填中の
最初の画素または次の画素を得る。これは所定の多角形
充填サブシステムを呼び出すことによって通常行われ
る。
【0041】ブロック404は、ブロック402で得た
画素のz値がこの記憶位置に対するzバッファ値より小
さいか、等しいかを判定する。この例においては、小さ
いz値は見る人の位置に一層近い位置を表す。
【0042】これは容易に逆にできること、すなわち、
大きいz値は見る人の位置に一層近い位置を表すこと、
または他の任意の関係または関係の組合わせが好ましく
考えることができることを当業者は認めるであろう。
【0043】画素に対するz値が新しいzバッファ値よ
り大きいと、ブロック404はブロック406に進み、
そこでzバッファ記憶位置に対するバージン・ビットを
試験する。バージン・ビットがセットされていないと、
この新しい画素は見る人の位置から一層離れていて、表
示すべきではないから、ブロック406はブロック41
2へ進む。
【0044】バージン・ビットは、記憶位置が別のグラ
フィックス・プリミティブからの画素を現在含んでおら
ず、したがって、zバッファ値が有効でないことを示す
ビットである。バージン・ビットはzバッファの動作速
度を向上させるために用いられ、高速zバッファは明確
にされている領域中の全てのバージン・ビットを明らか
にセットする。これは全zバッファより速い。というの
は、小容量のメモリだけをアクセスする必要があるから
である。表現中は、zバッファ比較が各画素に対するバ
ージン・ビットを調べる。そのビットがクリアされる
と、正常なzバッファ比較が生じ、そのzバッファ値は
無視され、zバッファの置換が強制される。
【0045】画素のz値がzバッファ中の値より小さい
か、それに等しいか、あるいはバージンビットがセット
されるとすると、制御はブロック408へ移る。ブロッ
ク408はその画素をフレーム・バッファに記憶し、そ
の画素に対するz値をzバッファに記憶する。それから
ブロック410はその画素に対するエッジング平面ビッ
トを値1にセットし、バージン・ビットをリセットす
る。それから制御はブロック412に進む。ブロック4
12は処理すべき画素がもっとあるかどうかを判定し、
もしあればブロック402に戻って次の画素を得る。全
ての充填画素が処理された後で、ブロック412は制御
を図3に戻す。
【0046】図6は図4のブロック304から呼び出さ
れた多角形縁表現機能のフローチャーで図6を参照し
て、エントリの後で、ブロック502は最初に、または
次に処理すべき縁画素を得る。ブロック504は、ブロ
ック502において検索した新しい画素のz値がその画
素記憶位置におけるzバッファ値より小さいか、等しい
かを判定する。新しいz値がzバッファの内容より大き
いと、ブロック504はブロック506に進む。そのブ
ロックにおいてはエッジング平面ビットがセットされた
か、またはその画素記憶位置に対してバージン・ビット
がセットされたかを判定する。エッジング平面ビットは
図5の方法によってセットされ、バージン・ビットはz
バッファの以前のクリヤによってセットされる。そうす
ると別のグラフィックス・プリミティブのその記憶位置
への以後の書込みはない。エッジング平面ビットまたは
バージン・ビットのいずれかがセットされるか、z値が
zバッファの内容より小さいか、それに等しいと、制御
はブロック508に進む。そのブロックにおいては新し
い画素をフレーム・バッファに記憶し、新しい画素のz
値をzバッファに記憶し、バージン・ビットをリセット
し、エッジング平面ビットをリセットする。
【0047】この記憶を実行した後で、またはz比較が
失敗して、バージン・ビットもエッジング平面ビットも
セットされなかったとすると、制御はブロック510に
進む。そのブロックにおいては画素がまだあるかどうか
を判定し、もしあれば、制御をブロック502に戻して
次の画素を得る。全ての画素が処理された後で、ブロッ
ク514は図4に戻る。
【0048】図7は、図4のブロック306から呼び出
されたエッジング平面ビットのクリヤ機能のフローチャ
ートを示す。ここで図7を参照して、エントリの後で、
ブロック602は最初の充填画素または次の充填画素を
得、ブロック604はその画素に対するエッジング平面
ビットをクリヤする。ブロック606においては処理す
べき画素がまだあるかどうかを判定し、もしあれば、制
御をブロック602に戻して次の充填画素を処理する。
全ての充填画素が処理された後で、ブロック602は図
4に戻る。
【0049】ハードウェアでエッジング平面法を実施す
るためには、zバッファ回路をハードウェアで構成する
必要がある。1つの負荷ビットを各zバッファ記憶位置
に付加することによって、または1ビットのzバッファ
解像力を犠牲にすることによって、エッジング平面を得
ることができる。多くのハードウェアにおいては、高速
zバッファ・リヤを行うために各記憶位置の1ビットが
バージン・ビットとして使用される。以下に説明する、
好適な実施例のハードウェア実現においては、エッジン
グ平面ビットは、下記のように、zバッファ中のバージ
ン・ビットを共用する。したがって、バージン・ビット
は、zバッファが有効なビットを含んでいないかどうか
を示すバージンビットとして、およびエッジング動作中
にエッジング平面ビットとして、2種類の機能のために
用いられる。
【0050】支援するために好適な実施例のハードウェ
アを利用できるならば、使用されるエッジング平面法は
いぜんとして3ステップ・プロセス、すなわち、第1〜
第3段階である。第1の段階においては、充填画素がフ
レーム・バッファとzバッファに返され、画素をフレー
ム・バッファに書き込んだ後ではその画素のためのzバ
ッファ中のバージン・ビットが1にセットされることを
除いて、z比較と、z置換と、フレーム・バッファ書込
みとが可能にされる。これは、画素への書込みの後の正
常な動作とは逆である。というのは、通常はバージン・
ビットがクリヤされてzバッファがデータを含んでいる
ことを示すからである。この方法の第2のステップは、
やはりz比較と、z置換と、フレーム・バッファ書込み
とを用いて、充填画素がフレーム・バッファとzバッフ
ァに返される。第1の段階の後では、バージン・ビット
は各多角形充填画素に対して常にセットされるから、縁
画素は充填画素を常に置換する。第3の段階は、再びz
置換と、フレーム・バッファ書込みとを用いることなし
に、充填画素をフレーム・バッファに戻すが、多角形の
各画素に対してバージン・ビットがクリヤされる。第3
の段階が終わった後で、全てのバージン・ビットはクリ
ヤされ、全てのエッジング平面ビットはクリヤされる。
【0051】この方法は2つの負荷ハードウェア動作を
必要とする。第1の動作は、フレーム・バッファとzバ
ッファのある画素のための記憶位置にデータが書き込ま
れた時にバージン・ビットをセットすることである。こ
れは正常な動作の反対である。第2の動作は、充填デー
タを表現するために必要な全ての段階を実行することで
あるが、そのデータは書き込まれず、その代わりにバー
ジン・ビットがクリヤされる。
【0052】第1の段階を実行する時は、zバッファに
おいて2種類の画素に遭遇する。セットされたバージン
・ビットを有する画素とクリヤされたバージン・ビット
を有する画素がそれである。ある記憶位置に対してバー
ジン・ビットがセットされると充填画素は全ての比較に
勝つ。その理由は、これがバージン・ビットの機能だか
らである。したがって、第1の段階の後では、クリヤさ
れたバージン・ビットを有する画素とのどのような比較
の結果にもかかわらず、セットされたバージン・ビット
を有する充填区域には画素は残されない。したがって、
第1の段階の後では、物体を表現している間はどの充填
画素のバージン・ビットにも情報は記憶されない。その
ために、この方法の以後の2回のステップにおいては、
バージン・ビットをエッジング平面ビットとして使用で
きる。
【0053】第2の段階中は、zバッファ中において2
種類の画素に依然として遭遇する。それらの画素は、バ
ージン・ビットがクリヤされている画素と、バージン・
ビットがセットされている画素である。バージン・ビッ
トがクリヤされている画素に対しては、現在のプリミテ
ィブの表現に先だって表現されているプリミティブによ
ってビットはクリヤされている。その結果、ビットは充
填区域の外、または多角形充填z値に対するz比較に勝
ったビットに対する以前に記憶されたz値である。それ
らの画素は、従来の隠されている表面除去の希望に応じ
て、縁画素z比較と競合する。このようにして、それら
はzバッファの正常な機能において勝ち、または負け
る。
【0054】しかし、バージン・ビットがセットされて
いる画素に対しては、2つの理由のいずれかによってバ
ージン・ビットをセットできる。画素は、それが充填区
域の外側にあって、最後のバッファクリヤ以後の別のプ
リミティブによって表現されるために真にバージン画素
であるか、充填区域の内側にあって、エッジング平面ビ
ットとしてセットされたバージン・ビットを有するかで
ある。いずれの場合にも、バージン・ビットがセットさ
れているから、標準z比較法によって定められるよう
に、エッジング画素は常に勝つ。これは望ましいことで
ある。というのは、縁画素が充填画素または真のバージ
ン画素を置換することを予測されるからである。
【0055】したがって、段階2が終わった後で、フレ
ーム・バッファは全ての辺画素または充填画素に対して
正正確であり、zバッファは全ての画素に対して正確で
ある。
【0056】残っている唯一の問題は、辺画素でもなか
った全ての充填画素に対してバージン・ビットをクリヤ
することである。これは全ての充填画素バージン・ビッ
トをクリヤすることによって行われる。これは第3の段
階で行われる。第3の段階は、充填画素の記憶位置を単
に決定するだけで、充填画素を再び表現する。各画素が
表現されると、各画素に対してバージン・ビットが値0
にリセットされることを除き、フレーム・バッファとz
バッファの内容は変更されない。したがって、第3の段
階が終わった後で、フレーム・バッファ値とzバッファ
値は充填画素および辺画素に対して正確であり、バージ
ン・ビットも充填画素および縁画素に対して正確であ
る。
【0057】図8は、グラフィックス表示装置108
(図1)においてエッジング平面法を実施するために必
要なハードウェアのブロック図である。ここで図8を参
照して、グラフィックス表示装置108は図1を参照し
て説明したようにシステム・バス104に接続される。
制御論理702が上記2つの付加動作、すなわち、z置
換でバージン・ビットをセットする動作と、表現の時に
バージン・ビットのみをクリヤする第2の動作と、を含
む。それら2つの動作に加えて、制御論理702はフレ
ーム・バッファおよびzバッファに対する全ての標準動
作を実行する。データがシステム・バス104からデー
タ・バス704を介してフレーム・バッファ706に送
られ、そこから表示装置708に送られる。zバッファ
706はバージン・ビット714を含み、かつ別々のエ
ッジング平面ビット(図示せず)も含むことができる。
zバッファ712はバス710を介してアクセスされ
る。
【0058】以上本発明を好適な実施例について説明し
たが、本発明の目的は完全に達成されたことがわかるで
あろう。また、本発明の要旨および範囲を逸脱すること
なしに、構造および回路を多く変更できること、および
広く異なる実施例および用途が当業者には自ずと明らか
であることを理解されるであろう。ここで行った開示お
よび説明は例示することを意図するものであって、どの
ような意味においても本発明を限定するものではなく、
特許請求の範囲によって範囲を定めることが更に好まし
い。
【0059】ここで、本発明の各実施例を整理し、要約
して以下に、各実施例ごとに項分けして列挙する。
【0060】(1).物体の各充填画素について、その
充填画素の奥行き値を、その充填画素に対して定められ
た充填画素記憶位置に記憶されている画素の奥行き値と
比較し、バージン・ビットを前記奥行き値に対して試験
し、前記バージン・ビットがセットされていること、ま
たは前記充填画素の奥行き値が前記充填画素記憶位置に
記憶されている前記画素の前記奥行き値に対して所定の
関係にあることを前記試験が示した時は、表示データを
書き込み、奥行き値データを書き込み、前記充填画素記
憶位置における前記充填画素に関するエッジング平面ビ
ットをセットするステップと、前記物体の各縁画素につ
いて、その縁画素の奥行き値を、その縁画素に対して定
められた縁画素記憶位置に記憶されている画素の奥行き
値と比較し、エッジング平面ビットおよびバージン・ビ
ットを前記縁画素記憶位置に対して試験し、前記エッジ
ング平面ビットがセットされた時、または前記バージン
・ビットがセットされた時、あるいは前記縁画素の奥行
き値が前記充填画素記憶位置に記憶されている前記画素
の前記奥行き値に対して所定の関係にあることを前記試
験が示した時は、表示データを書き込み、奥行き値デー
タを書き込み、前記バージン・ビットを書き込み、前記
縁画素記憶位置における前記縁画素に関する前記エッジ
ング平面ビットをリセットするステップと、前記物体の
各充填画素について、前記充填画素記憶位置における前
記エッジング平面をリセットするステップとを含む、グ
ラフィックス表示装置に物体およびその物体の縁部を表
示するためのコンピュータによって実施するグラフィッ
クス表示装置の表示方法である。
【0061】(2).前記エッジング平面ビットおよび
前記バージン・ビットが同じビットであることを特徴と
する前記(1)に記載のグラフィックス表示装置の表示
方法である。
【0062】(3).各前記充填画素に対する前記エッ
ジング平面ビットおよび前記縁画素が、前記グラフィッ
クス表示装置に接続されているプロセッサのメモリに含
まれているデータアレイの部分であることを特徴とする
前記(1)に記載のグラフィックス表示装置の表示方法
である。
【0063】(4).物体の各充填画素について、その
充填画素の奥行き値を、その充填画素に対して定められ
た充填画素記憶位置に記憶されている画素の奥行き値と
比較し、バージン・ビットを前記奥行き値において試験
し、前記バージン・ビットがセットされていること、ま
たは前記充填画素の奥行き値が、前記充填画素記憶位置
に記憶されている前記画素の前記奥行き値に対して所定
の関係にあることを前記試験が示した時は、表示データ
を書き込み、奥行き値データを書き込み、前記充填画素
記憶位置における前記充填画素に関する前記バージン・
ビットをセットするステップと、前記物体の各縁画素に
ついて、その縁画素の奥行き値を、その縁画素に対して
定められた縁画素記憶位置に記憶されている画素の奥行
き値と比較し、バージン・ビットを前記縁画素記憶位置
に対して試験し、前記バージン・ビットがセットされた
時、または前記縁画素の奥行き値が前記縁画素記憶位置
に記憶されている前記画素の前記奥行き値に対して所定
の関係にあることを前記試験が示した時は、表示データ
を書き込み、奥行き値データを書き込み、前記バージン
・ビットを書き込み、前記縁画素記憶位置における前記
縁画素に関する前記バージン・ビットをリセットするス
テップと、前記物体の各充填画素について、前記充填画
素記憶位置における前記バージン・ビットをリセットす
るステップとを含む、グラフィックス表示装置に物体お
よびその物体の辺を表示するためのコンピュータによっ
て実施するグラフィックス表示装置の表示方法である。
【0064】(5).物体の各充填画素について、その
充填画素の奥行き値を、その充填画素に対して定められ
た充填画素記憶位置に記憶されている画素の奥行き値と
比較し、バージン・ビットを前記奥行き値に対して試験
し、前記バージン・ビットがセットされていること、ま
たは前記充填画素の奥行き値が前記充填画素記憶位置に
記憶されている前記画素の前記奥行き値に対して所定の
関係にあることを前記試験が示した時は、表示データを
書き込み、奥行き値データを書き込み、前記充填画素記
憶位置における前記充填画素に関するエッジング平面ビ
ットをセットするステップと、前記物体の各転写絵画素
について、その転写絵画素の奥行き値を、その転写絵画
素に対して定められた転写絵画素記憶位置に記憶されて
いる画素の奥行き値と比較し、エッジング平面ビットお
よびバージン・ビットを前記転写絵画素記憶位置に対し
て試験し、前記エッジング平面ビットがセットされた
時、または前記バージンビットがセットされた時、ある
いは前記転写絵画素の奥行き値が前記転写絵画素記憶位
置に記憶されている前記画素の前記奥行き値に対して所
定の関係にあることを前記試験が示した時は、表示デー
タを書き込み、奥行き値データを書き込み、前記バージ
ン・ビットを書き込み、前記転写絵画素記憶位置におけ
る前記転写絵画素に関する前記エッジング平面ビットを
リセットするステップと、前記物体の各充填画素につい
て、前記充填画素記憶位置における前記エッジング平面
ビットをリセットするステップとを含む、グラフィック
ス表示装置に物体およびその物体を少なくとも部分的に
覆う転写絵を表示するためのコンピュータによって実施
するグラフィックス表示装置の表示方法である。
【0065】(6).前記エッジング平面ビットおよび
前記バージン・ビットが同じビットであることを特徴と
する前記(5)に記載のグラフィックス表示装置の表示
方法である。
【0066】(7).各前記充填画素に対する前記エッ
ジング平面ビットおよび前記転写絵画素が、前記グラフ
ィックス表示装置に接続されているプロセッサのメモリ
に含まれているデータアレイの部分であることを特徴と
する前記(5)に記載のグラフィックス表示装置の表示
方法である。
【0067】(8).物体の各充填画素について、その
充填画素の奥行き値を、その充填画素に対して定められ
た充填画素記憶位置に記憶されている画素の奥行き値と
比較し、バージン・ビットを前記奥行き値において試験
し、前記バージン・ビットがセットされていること、ま
たは前記充填画素の奥行き値が、前記充填画素記憶位置
に記憶されている前記画素の前記奥行き値に対して所定
の関係にあることを前記試験が示した時は、表示データ
を書き込み、奥行き値データを書き込み、前記充填画素
記憶位置における前記充填画素に関する前記バージン・
ビットをセットするステップと、前記物体の各転写絵画
素について、その転写絵画素の奥行き値を、その転写絵
画素に対して定められた転写絵画素記憶位置に記憶され
ている画素の奥行き値と比較し、バージン・ビットを前
記縁画素記憶位置に対して試験し、前記バージン・ビッ
トがセットされた時、または前記転写絵画素の奥行き値
が前記転写絵画素記憶位置に記憶されている前記画素の
前記奥行き値に対して所定の関係にあることを前記試験
が示した時は、表示データを書き込み、奥行き値データ
を書き込み、前記バージン・ビットを書き込み、前記転
写絵画素記憶位置における前記転写絵画素に関する前記
バージン・ビットをリセットするステップと、前記物体
の各充填画素について、前記充填画素記憶位置において
前記バージン・ビットをリセットするステップとを含
む、グラフィックス表示装置に物体およびその物体を少
なくとも部分的に覆う転写絵を表示するためのコンピュ
ータによって実施するグラフィックス表示装置の表示方
法である。
【0068】
【発明の効果】以上のように、本発明によれば、第1の
段階で、多角形充填をz バッファ比較で表現し、置換を
可能にするとともに、フレーム・バッファとz バッファ
に書き込まれたまれた各画素に対して、画素に対するエ
ッジング平面ビットを1にセットし、第2の段階で、多
角形縁を表現し、zバッファ比較およびzバッファ置換
を可能にし、エッジング平面ビットが1にセットされて
いる画素を常に置換と、第3の段階で、多角形充填を表
現するが、各充填画素に対するエッジング平面ビットを
クリアするのみととするようにしたので、アーチファク
トを生じさせることなく、多角形の縁をグラフィック表
示装置z バッファの中に正しい距離情報を保持しなが
ら、不連続なしに、再表現することができる。
【図面の簡単な説明】
【図1】本発明を包含するコンピュータ・システムのブ
ロック図を示す。
【図2】物体のグラフィックス表示を示し、かつ縁縫い
付けがどのようにして起きるかを示す説明図である。
【図3】多角形の上に転写絵が部分的に表示されている
多角形のグラフィックス表示を示す説明図である。
【図4】本発明のトップ・レベル・フローチャートであ
る。
【図5】図4から呼び出された多角形充填表現機能のフ
ローチャートである。
【図6】図4から呼び出された多角形辺表現機能のフロ
ーチャートである。
【図7】図4から呼び出されたエッジング平面ビット・
クリヤ機能のローチャートである。
【図8】本発明を実施するために使用するハードウェア
を示すブロック図である。。
【符号の説明】
100 コンピュータ・システム 102 処理要素 104 システム・バス 106 キー・ボード 108 グラフィック表示装置 110 マウス装置 112 ディスク 114 通信インタフェーイス 116 メモリ 118 オペレーティング・システム 120 グラフィック・ソフトウェア 122 ユーザ・ソフトウェア 202 グラフィック・スクリーン 204 多角形 206、208、210、212、214、216
画素 302 多角形充填を表現するステップ 304 多角形縁を表現するステップ 306 多角形充填エリア中のエッジング平面ビット
をクリアするステップ 702 制御処理 704 データ・バス 706 フレーム・バッファ 708 表示装置 710 バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 物体の各充填画素について、その充填画
    素の奥行き値を、その充填画素に対して定められた充填
    画素記憶位置に記憶されている画素の奥行き値と比較
    し、バージン・ビットを前記奥行き値に対して試験し、
    前記バージン・ビットがセットされていること、または
    前記充填画素の奥行き値が前記充填画素記憶位置に記憶
    されている前記画素の前記奥行き値に対して所定の関係
    にあることを前記試験が示した時は、表示データを書き
    込み、奥行き値データを書き込み、前記充填画素記憶位
    置における前記充填画素に関するエッジング平面ビット
    をセットするステップと、 前記物体の各縁画素について、その縁画素の奥行き値
    を、その縁画素に対して定められた縁画素記憶位置に記
    憶されている画素の奥行き値と比較し、エッジング平面
    ビットおよびバージン・ビットを前記縁画素記憶位置に
    対して試験し、前記エッジング平面ビットがセットされ
    た時、または前記バージン・ビットがセットされた時、
    あるいは前記縁画素の奥行き値が前記充填画素記憶位置
    に記憶されている前記画素の前記奥行き値に対して所定
    の関係にあることを前記試験が示した時は、表示データ
    を書き込み、奥行き値データを書き込み、前記バージン
    ・ビットを書き込み、前記縁画素記憶位置における前記
    縁画素に関する前記エッジング平面ビットをリセットす
    るステップと、 前記物体の各充填画素について、前記充填画素記憶位置
    における前記エッジング平面ビットをリセットするステ
    ップとを含む、グラフィックス表示装置に物体の表示お
    よびその物体の縁部を表示するためのコンピュータによ
    って実施するグラフィックス表示装置の表示方法。
JP6284194A 1993-10-26 1994-10-25 グラフィックス表示装置の表示方法 Pending JPH07182526A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/143,686 US5416893A (en) 1993-10-26 1993-10-26 Method for displaying edging or decaling of an object in a graphics display
US143,686 1998-08-28

Publications (1)

Publication Number Publication Date
JPH07182526A true JPH07182526A (ja) 1995-07-21

Family

ID=22505148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284194A Pending JPH07182526A (ja) 1993-10-26 1994-10-25 グラフィックス表示装置の表示方法

Country Status (2)

Country Link
US (1) US5416893A (ja)
JP (1) JPH07182526A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243179B1 (ko) * 1994-06-30 2000-02-01 윤종용 그래픽 시스템의 신호처리방법 및 장치
US5561750A (en) * 1994-09-22 1996-10-01 Seiko Epson Corporation Z-buffer tag memory organization
US5611029A (en) * 1995-01-31 1997-03-11 Compaq Computer Corporation Run slice line draw engine with non-linear shading capabilities
US5742277A (en) * 1995-10-06 1998-04-21 Silicon Graphics, Inc. Antialiasing of silhouette edges
JP3162630B2 (ja) * 1996-07-31 2001-05-08 トヨタ自動車株式会社 ワイヤフレームモデルの面定義方法および装置
US5933156A (en) * 1997-12-03 1999-08-03 Margolin; Jed Z-Buffer for row addressable graphics memory with flash fill
US6259461B1 (en) 1998-10-14 2001-07-10 Hewlett Packard Company System and method for accelerating the rendering of graphics in a multi-pass rendering environment
US6473082B1 (en) 1999-05-18 2002-10-29 S3 Graphics Co., Ltd. System and method for implementing a two-layer z-range buffer
US6897869B1 (en) * 1999-10-25 2005-05-24 International Business Machines Corporation System and method for filling a polygon
US7119809B1 (en) 2000-05-15 2006-10-10 S3 Graphics Co., Ltd. Parallel architecture for graphics primitive decomposition
JP4307222B2 (ja) * 2003-11-17 2009-08-05 キヤノン株式会社 複合現実感提示方法、複合現実感提示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808988A (en) * 1984-04-13 1989-02-28 Megatek Corporation Digital vector generator for a graphic display system
US5123085A (en) * 1990-03-19 1992-06-16 Sun Microsystems, Inc. Method and apparatus for rendering anti-aliased polygons

Also Published As

Publication number Publication date
US5416893A (en) 1995-05-16

Similar Documents

Publication Publication Date Title
US6411294B1 (en) Image display apparatus and image display method
JP3635051B2 (ja) 画像生成方法及び装置、画像処理プログラムを記録した記録媒体、画像処理プログラム
US6115050A (en) Object-based anti-aliasing
US4924414A (en) Apparatus and method for obtaining priority numbers for drawing figures forming a display figure
US6147695A (en) System and method for combining multiple video streams
US5923333A (en) Fast alpha transparency rendering method
US5877773A (en) Multi-pass clipping in a geometry accelerator
JP3557208B2 (ja) 高性能複数層zバッファを有するコンピュータ・グラフィックス・システム
US7688319B2 (en) Method and apparatus for rendering semi-transparent surfaces
JPH0687267B2 (ja) ワイヤ・フレーム・グラフィック表示生成方法及び装置ならびに隠線除去システム
US5138699A (en) Hardware utilization of color interpolation capability in a color imaging system
GB2226219A (en) Method for three-dimensional clip checking for computer graphics
US6567098B1 (en) Method and apparatus in a data processing system for full scene anti-aliasing
JPH07182526A (ja) グラフィックス表示装置の表示方法
US7834879B2 (en) Drawing apparatus for displaying image data about a plurality of objects including semitransparent object and opaque object on computer display screen
JPH0371277A (ja) サーフェス・モデル描画方法およびその装置
JPH03139781A (ja) プリミテイブ描出方法、ポリゴン・シエーデイング方法、及びデイスプレイ・プロセツサ
KR100429092B1 (ko) 그래픽영상처리방법및장치
US5748863A (en) Method and system for fast interpolation of depth buffer values in a computer graphics display system
Herrell et al. High-quality polygon edging
KR100848687B1 (ko) 3차원 그래픽 처리 장치 및 그것의 동작 방법
US6377279B1 (en) Image generation apparatus and image generation method
JPH11203486A (ja) 半透明オブジェクトの表示方法及び、これを用いる画像表示装置
JPH10214352A (ja) 画像生成装置及び画像生成方法
JP2001243493A (ja) 画像描画方法、画像描画装置、記録媒体及びプログラム