JPH07183330A - 半導体素子の配線基板への接続方法 - Google Patents
半導体素子の配線基板への接続方法Info
- Publication number
- JPH07183330A JPH07183330A JP5323026A JP32302693A JPH07183330A JP H07183330 A JPH07183330 A JP H07183330A JP 5323026 A JP5323026 A JP 5323026A JP 32302693 A JP32302693 A JP 32302693A JP H07183330 A JPH07183330 A JP H07183330A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- wiring board
- electrode
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高速信号あるいは大電流の信号を半導体素子
と配線基板との間でやり取りすることが可能な半導体素
子の配線基板への接続方法を提供する。 【構成】 信号伝送線用電極パッド１２上に半田電極１
９の半田組成より低温で溶融する半田ボール２０を搭載
する工程と、不活性雰囲気中にて半田ボール２０を加熱
溶融することにより半田バンプ１８を形成する工程と、
半導体素子１１をフェイスダウンして、配線基板１４上
に半田漏れ金属で形成した電極パッド１６，１７に位置
合わせする工程と、不活性雰囲気中で半田バンプ１８を
加熱溶融して信号伝送線電極同士を接続し、次に、半田
電極１９を加熱溶融してグランド電極同士を接続し、該
半田電極１９の溶融半田の表面張力により先に接続した
半田バンプ１８は縦に引き伸ばされ、鼓型の半田バンプ
１８ａを形成する工程とを施す。
と配線基板との間でやり取りすることが可能な半導体素
子の配線基板への接続方法を提供する。 【構成】 信号伝送線用電極パッド１２上に半田電極１
９の半田組成より低温で溶融する半田ボール２０を搭載
する工程と、不活性雰囲気中にて半田ボール２０を加熱
溶融することにより半田バンプ１８を形成する工程と、
半導体素子１１をフェイスダウンして、配線基板１４上
に半田漏れ金属で形成した電極パッド１６，１７に位置
合わせする工程と、不活性雰囲気中で半田バンプ１８を
加熱溶融して信号伝送線電極同士を接続し、次に、半田
電極１９を加熱溶融してグランド電極同士を接続し、該
半田電極１９の溶融半田の表面張力により先に接続した
半田バンプ１８は縦に引き伸ばされ、鼓型の半田バンプ
１８ａを形成する工程とを施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の配線基板
への接続方法に係り、特に、半導体素子を配線基板にフ
ェイスダウンして半田合金接続する方法に関するもので
ある。
への接続方法に係り、特に、半導体素子を配線基板にフ
ェイスダウンして半田合金接続する方法に関するもので
ある。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特開昭６１−２９６７２９号公報に開示される
ようなものがあった。すなわち、高速信号伝送可能なチ
ップ接続、あるいは大電流の信号を流す端子から他の端
子への漏れ電流の影響を小さくすることのできるチップ
接続として、従来より、信号伝送線の接続端子をグラン
ド面の接続端子が取り囲む形の、いわば同軸構造の、半
導体集積回路の接続部を構成する方法が提案されてい
る。
例えば、特開昭６１−２９６７２９号公報に開示される
ようなものがあった。すなわち、高速信号伝送可能なチ
ップ接続、あるいは大電流の信号を流す端子から他の端
子への漏れ電流の影響を小さくすることのできるチップ
接続として、従来より、信号伝送線の接続端子をグラン
ド面の接続端子が取り囲む形の、いわば同軸構造の、半
導体集積回路の接続部を構成する方法が提案されてい
る。
【０００３】図４はかかる従来の半導体素子の配線基板
への接続面の平面図、図５は図４のＢ−Ｂ線拡大断面図
である。これらの図において、１は接続端子を形成した
半導体素子であり、信号伝送線のための電極パッド２
と、それを取り囲んで形成されたグランド面のための電
極パッド３からなる複合電極パッドを有する。４は半導
体素子１を搭載接続するための配線基板であり、内部配
線５を有し、半導体素子１に形成された電極パッド２，
３に対向する位置に形成された電極６，７上に、半田ボ
ールを加熱溶融して形成した半田バンプ８，９が形成さ
れている。
への接続面の平面図、図５は図４のＢ−Ｂ線拡大断面図
である。これらの図において、１は接続端子を形成した
半導体素子であり、信号伝送線のための電極パッド２
と、それを取り囲んで形成されたグランド面のための電
極パッド３からなる複合電極パッドを有する。４は半導
体素子１を搭載接続するための配線基板であり、内部配
線５を有し、半導体素子１に形成された電極パッド２，
３に対向する位置に形成された電極６，７上に、半田ボ
ールを加熱溶融して形成した半田バンプ８，９が形成さ
れている。
【０００４】この半導体素子１をフェイスダウンとし、
配線基板４を向かい合わせて、６０〜２５０℃の温度で
接続半田バンプ８，９を加熱溶融し、配線基板４の電極
６，７に半導体素子の電極パッド２，３を接続する。こ
れにより、高速信号あるいは大電流の信号を半導体素子
１と配線基板４との間でやり取りすることが可能とな
る。
配線基板４を向かい合わせて、６０〜２５０℃の温度で
接続半田バンプ８，９を加熱溶融し、配線基板４の電極
６，７に半導体素子の電極パッド２，３を接続する。こ
れにより、高速信号あるいは大電流の信号を半導体素子
１と配線基板４との間でやり取りすることが可能とな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子を基板に半田溶融接続する場合に、
半導体素子１と配線基板４との間に熱膨張係数の差があ
るため、半導体素子１の発熱や環境温度変化により、接
続半田バンプ８，９に繰り返し剪断応力が発生し、最終
的には疲労破壊するという問題がある。
た従来の半導体素子を基板に半田溶融接続する場合に、
半導体素子１と配線基板４との間に熱膨張係数の差があ
るため、半導体素子１の発熱や環境温度変化により、接
続半田バンプ８，９に繰り返し剪断応力が発生し、最終
的には疲労破壊するという問題がある。
【０００６】また、高速信号あるいは大電流の信号を扱
う半導体素子１は、発熱量は大きいが、上記構成の接続
方法では放熱経路が接続バンプのみで放熱性に欠けるた
め、チップ裏面に放熱フィン等の放熱手段を別に設ける
必要があった。さらに、この放熱手段は、半田接続部へ
の不要な応力を発生させないため、極めて複雑な構造と
なる欠点があった。
う半導体素子１は、発熱量は大きいが、上記構成の接続
方法では放熱経路が接続バンプのみで放熱性に欠けるた
め、チップ裏面に放熱フィン等の放熱手段を別に設ける
必要があった。さらに、この放熱手段は、半田接続部へ
の不要な応力を発生させないため、極めて複雑な構造と
なる欠点があった。
【０００７】本発明は、以上述べた、熱膨張差に起因す
る接続半田部の疲労破壊の問題と、放熱性の悪さなどの
問題点を除去するため、信号伝送線用端子以外の半導体
素子表面全面をグランド面として半田接続し、放熱性に
優れ、半田接続部の疲労破壊に対する信頼性が高く、高
速信号あるいは大電流の信号を、半導体素子と配線基板
との間でやり取りすることが可能な、半導体素子の配線
基板への接続方法を提供することを目的とする。
る接続半田部の疲労破壊の問題と、放熱性の悪さなどの
問題点を除去するため、信号伝送線用端子以外の半導体
素子表面全面をグランド面として半田接続し、放熱性に
優れ、半田接続部の疲労破壊に対する信頼性が高く、高
速信号あるいは大電流の信号を、半導体素子と配線基板
との間でやり取りすることが可能な、半導体素子の配線
基板への接続方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子を配線基板にフェイスダウン
して半田にて接続する半導体素子の配線基板への接続方
法において、半導体素子には、信号伝送線用電極パッド
と、それを取り囲むとともに、該信号伝送線用電極パッ
ド以外の回路パターン領域を含む半導体素子の表面全面
にグランド電極パッドを形成する工程と、該グランド電
極パッド上に、予め成型した半田合金ペレットを搭載す
る工程と、不活性雰囲気中にて前記半田合金ペレットを
加熱溶融させ、半田電極を形成する工程と、前記信号伝
送線用電極パッド上に前記半田電極の半田組成より低温
で溶融す半田ボールを搭載する工程と、不活性雰囲気中
にて前記半田ボールを加熱溶融することにより、半田バ
ンプを形成する工程と、前記半導体素子をフェイスダウ
ンして、配線基板上に半田漏れ金属で形成した電極パッ
ドに位置合わせする工程と、不活性雰囲気中で前記半田
バンプを加熱溶融して信号伝送線電極同士を接続し、次
いで、前記半田電極を加熱溶融してグランド電極同士を
接続し、該半田電極の溶融半田の表面張力により先に接
続した半田バンプが縦に引き伸ばされた鼓型の半田バン
プを形成する工程とを施すようにしたものである。
成するために、半導体素子を配線基板にフェイスダウン
して半田にて接続する半導体素子の配線基板への接続方
法において、半導体素子には、信号伝送線用電極パッド
と、それを取り囲むとともに、該信号伝送線用電極パッ
ド以外の回路パターン領域を含む半導体素子の表面全面
にグランド電極パッドを形成する工程と、該グランド電
極パッド上に、予め成型した半田合金ペレットを搭載す
る工程と、不活性雰囲気中にて前記半田合金ペレットを
加熱溶融させ、半田電極を形成する工程と、前記信号伝
送線用電極パッド上に前記半田電極の半田組成より低温
で溶融す半田ボールを搭載する工程と、不活性雰囲気中
にて前記半田ボールを加熱溶融することにより、半田バ
ンプを形成する工程と、前記半導体素子をフェイスダウ
ンして、配線基板上に半田漏れ金属で形成した電極パッ
ドに位置合わせする工程と、不活性雰囲気中で前記半田
バンプを加熱溶融して信号伝送線電極同士を接続し、次
いで、前記半田電極を加熱溶融してグランド電極同士を
接続し、該半田電極の溶融半田の表面張力により先に接
続した半田バンプが縦に引き伸ばされた鼓型の半田バン
プを形成する工程とを施すようにしたものである。
【０００９】
【作用】本発明によれば、上記したように、信号伝送線
の接続端子をグランド面の接続端子が取り囲むととも
に、信号伝送線の接続端子以外の回路パターン領域を含
む半導体素子表面全面に半田接続端子を設け、配線基板
間と半田接続するようにしたので、高速信号あるいは大
電流の信号を半導体素子と配線基板との間でやり取りす
ることが可能となる。また、半導体素子と配線基板間が
半田により充填された構造となっているため、配線基板
に対する放熱性に優れ、高発熱の半導体素子を用いて
も、半導体素子裏面より放熱する必要がなく、複雑な放
熱構造を必要としない。
の接続端子をグランド面の接続端子が取り囲むととも
に、信号伝送線の接続端子以外の回路パターン領域を含
む半導体素子表面全面に半田接続端子を設け、配線基板
間と半田接続するようにしたので、高速信号あるいは大
電流の信号を半導体素子と配線基板との間でやり取りす
ることが可能となる。また、半導体素子と配線基板間が
半田により充填された構造となっているため、配線基板
に対する放熱性に優れ、高発熱の半導体素子を用いて
も、半導体素子裏面より放熱する必要がなく、複雑な放
熱構造を必要としない。
【００１０】さらに、半導体素子と配線基板間が半田に
より充填された構造となっているため、半導体素子と配
線基板との間に熱膨張係数があっても、充填された半田
が、半導体素子の発熱や環境温度変化により発生する繰
り返し剪断応力を緩和し、半田接続部の疲労破壊に対す
る信頼性を高くすることが可能である。さらに、半導体
素子と配線基板間に充填した半田の溶融時の表面張力に
より、信号伝送線の接続端子バンプを引き伸ばし鼓形の
半田バンプとすることができる。
より充填された構造となっているため、半導体素子と配
線基板との間に熱膨張係数があっても、充填された半田
が、半導体素子の発熱や環境温度変化により発生する繰
り返し剪断応力を緩和し、半田接続部の疲労破壊に対す
る信頼性を高くすることが可能である。さらに、半導体
素子と配線基板間に充填した半田の溶融時の表面張力に
より、信号伝送線の接続端子バンプを引き伸ばし鼓形の
半田バンプとすることができる。
【００１１】半田バンプの熱疲労特性は、半田バンプの
形状を変えることにより大幅に改善できることが報告さ
れており、鼓形に引き伸ばした半田バンプは、半田接続
の疲労破壊に対する信頼性を高めることができる。ま
た、グランド半田接続端子の半田を、信号伝送線接続端
子部に搭載する半田ボールの搭載マスクとすることによ
り、高精度の半田ボール搭載を極めて容易に行うことが
できる。
形状を変えることにより大幅に改善できることが報告さ
れており、鼓形に引き伸ばした半田バンプは、半田接続
の疲労破壊に対する信頼性を高めることができる。ま
た、グランド半田接続端子の半田を、信号伝送線接続端
子部に搭載する半田ボールの搭載マスクとすることによ
り、高精度の半田ボール搭載を極めて容易に行うことが
できる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の配線基板への接続工程断面図、図２は本発明
の実施例を示す半導体素子の配線基板への接続面の平面
図、図３は図２のＡ−Ａ線拡大断面図である。
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の配線基板への接続工程断面図、図２は本発明
の実施例を示す半導体素子の配線基板への接続面の平面
図、図３は図２のＡ−Ａ線拡大断面図である。
【００１３】図２及び図３において、半導体素子１１
は、信号伝送線用電極パッド１２と、それを取り囲むと
ともに信号伝送線用電極パッド１２以外の回路パターン
領域を含む半導体素子１１表面全面に形成されるグラン
ド電極パッド１３を有する。信号伝送線用電極パッド１
２には、半田ボール２０（図１参照）を加熱溶融して形
成される半田バンプ１８が形成され、グランド電極パッ
ド１３には、半田合金ペレット２１（図１参照）を搭載
し、加熱溶融して半田電極１９が全面に形成されてい
る。
は、信号伝送線用電極パッド１２と、それを取り囲むと
ともに信号伝送線用電極パッド１２以外の回路パターン
領域を含む半導体素子１１表面全面に形成されるグラン
ド電極パッド１３を有する。信号伝送線用電極パッド１
２には、半田ボール２０（図１参照）を加熱溶融して形
成される半田バンプ１８が形成され、グランド電極パッ
ド１３には、半田合金ペレット２１（図１参照）を搭載
し、加熱溶融して半田電極１９が全面に形成されてい
る。
【００１４】１４は半導体素子１１を搭載接続するため
の配線基板であり、内部配線を有し、半導体素子１１に
形成された信号伝送線用電極パッド１２、グランド電極
パッド１３に対向する位置に、半田接続のための電極パ
ッド１６及び１７がそれぞれ形成されている。これらの
半導体素子１１と配線基板１４を向かい合わせて半田バ
ンプ１８、半田電極１９を加熱溶融することにより、配
線基板１４の電極パッド１６及び１７に半導体素子１１
の信号伝送線用電極パッド１２，グランド電極パッド１
３が接続されている。
の配線基板であり、内部配線を有し、半導体素子１１に
形成された信号伝送線用電極パッド１２、グランド電極
パッド１３に対向する位置に、半田接続のための電極パ
ッド１６及び１７がそれぞれ形成されている。これらの
半導体素子１１と配線基板１４を向かい合わせて半田バ
ンプ１８、半田電極１９を加熱溶融することにより、配
線基板１４の電極パッド１６及び１７に半導体素子１１
の信号伝送線用電極パッド１２，グランド電極パッド１
３が接続されている。
【００１５】以下、本発明の実施例を示す半導体素子の
配線基板への接続工程を図１を参照しながら説明する。
まず、図１（ａ）に示すように、半導体素子１１には、
信号伝送線用電極パッド１２と、それを取り囲むととも
に信号伝送線用電極パッド１２以外の回路パターン領域
を含む半導体素子１１の表面全面にグランド電極パッド
１３を形成する。これらは、パッシベーションスルーホ
ールを形成した半導体ウエハのＡｌ配線パッドの上に密
着金属である、例えばＴｉを、次に拡散防止金属であ
る、例えばＰｔを、さらに半田の漏れ金属である、例え
ばＣｕを、それぞれ蒸着などの真空成膜技術で形成し、
ホト・エッチング技術により信号伝送線用電極パッド１
２，グランド電極パッド１３を形成する。
配線基板への接続工程を図１を参照しながら説明する。
まず、図１（ａ）に示すように、半導体素子１１には、
信号伝送線用電極パッド１２と、それを取り囲むととも
に信号伝送線用電極パッド１２以外の回路パターン領域
を含む半導体素子１１の表面全面にグランド電極パッド
１３を形成する。これらは、パッシベーションスルーホ
ールを形成した半導体ウエハのＡｌ配線パッドの上に密
着金属である、例えばＴｉを、次に拡散防止金属であ
る、例えばＰｔを、さらに半田の漏れ金属である、例え
ばＣｕを、それぞれ蒸着などの真空成膜技術で形成し、
ホト・エッチング技術により信号伝送線用電極パッド１
２，グランド電極パッド１３を形成する。
【００１６】次いで、図１（ｂ）に示すように、まず、
グランド電極パッド１３上に、この接続端子形状に予め
成型した半田合金ペレット２１を搭載する。次に、図１
（ｃ）に示すように、不活性雰囲気中にて半田合金ペレ
ット２１を加熱溶融させ、半田電極１９を形成する。次
に、図１（ｄ）に示すように、信号伝送線用電極パッド
１２上に半田ボール２０を搭載する。この時、半田電極
１９の半田高さを、例えば１５０μｍとすれば、これを
半田ボール搭載の位置決めマスクとすることが可能とな
り、半田ボール２０を半田電極１９により画定される空
間部に埋め込むことで、位置合わせが可能である。半田
ボール２０の直径は、ここでは２００μｍとした。
グランド電極パッド１３上に、この接続端子形状に予め
成型した半田合金ペレット２１を搭載する。次に、図１
（ｃ）に示すように、不活性雰囲気中にて半田合金ペレ
ット２１を加熱溶融させ、半田電極１９を形成する。次
に、図１（ｄ）に示すように、信号伝送線用電極パッド
１２上に半田ボール２０を搭載する。この時、半田電極
１９の半田高さを、例えば１５０μｍとすれば、これを
半田ボール搭載の位置決めマスクとすることが可能とな
り、半田ボール２０を半田電極１９により画定される空
間部に埋め込むことで、位置合わせが可能である。半田
ボール２０の直径は、ここでは２００μｍとした。
【００１７】次いで、図１（ｅ）に示すように、不活性
雰囲気中にて半田ボール２０を加熱溶融することによ
り、半田バンプ１８を形成する。なお、半田バンプ１８
の半田組成は、半田電極１９の半田組成より低温で溶融
するものを用いる。例えば半田電極１９の半田には、Ｐ
ｂ：Ｓｎ（５：９５）の高温半田（液相線温度 ３１４
℃）、半田バンプ１８には、Ｐｂ：Ｓｎ（３７：６３）
の共晶半田（同 １８３℃）を用いる。
雰囲気中にて半田ボール２０を加熱溶融することによ
り、半田バンプ１８を形成する。なお、半田バンプ１８
の半田組成は、半田電極１９の半田組成より低温で溶融
するものを用いる。例えば半田電極１９の半田には、Ｐ
ｂ：Ｓｎ（５：９５）の高温半田（液相線温度 ３１４
℃）、半田バンプ１８には、Ｐｂ：Ｓｎ（３７：６３）
の共晶半田（同 １８３℃）を用いる。
【００１８】したがって、半田バンプ１８の加熱溶融形
成温度は、半田電極１９の加熱溶融温度より低温で行
う。この後、半導体ウエハより半導体素子１１を切り出
す。次に、図１（ｆ）に示すように、半導体素子１１を
フェイスダウンにし、配線基板１４上に、銅などの半田
漏れ金属で形成した電極パッド１６、１７と位置合わせ
する。
成温度は、半田電極１９の加熱溶融温度より低温で行
う。この後、半導体ウエハより半導体素子１１を切り出
す。次に、図１（ｆ）に示すように、半導体素子１１を
フェイスダウンにし、配線基板１４上に、銅などの半田
漏れ金属で形成した電極パッド１６、１７と位置合わせ
する。
【００１９】次に、図１（ｇ）に示すように、不活性雰
囲気中で半田を加熱溶融する。なお、半田合金の溶融温
度は、まず、半田バンプ１８の溶融する温度で行い、信
号伝送線電極同士、つまり、信号伝送線用電極パッド１
２と電極パッド１６を接続した後、半田電極１９の半田
の溶融温度に加熱し、グランド電極同士、つまり、グラ
ンド電極パッド１３と電極パッド１７とを接続する。こ
れにより、大面積の半田電極１９の溶融半田の表面張力
により、先に接続した半田バンプ１８は、縦に引き伸ば
され、鼓型の半田バンプ１８ａとなる。
囲気中で半田を加熱溶融する。なお、半田合金の溶融温
度は、まず、半田バンプ１８の溶融する温度で行い、信
号伝送線電極同士、つまり、信号伝送線用電極パッド１
２と電極パッド１６を接続した後、半田電極１９の半田
の溶融温度に加熱し、グランド電極同士、つまり、グラ
ンド電極パッド１３と電極パッド１７とを接続する。こ
れにより、大面積の半田電極１９の溶融半田の表面張力
により、先に接続した半田バンプ１８は、縦に引き伸ば
され、鼓型の半田バンプ１８ａとなる。
【００２０】この半田バンプ１８の引き伸ばし程度は、
半田電極１９の半田量や、電極パッド１７の面積を変化
させることで調整できる。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づいて種々
の変形が可能であり、これらを本発明の範囲から排除す
るものではない。
半田電極１９の半田量や、電極パッド１７の面積を変化
させることで調整できる。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づいて種々
の変形が可能であり、これらを本発明の範囲から排除す
るものではない。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、信号伝送線の接続端子をグランド面の接続端子
が取り囲むとともに、信号伝送線の接続端子以外の回路
パターン領域を含む半導体素子表面全面に半田接続端子
を設け、配線基板間と半田接続するようにしたので、 （１）高速信号あるいは大電流の信号を、半導体素子と
配線基板との間で、やり取りすることが可能となる。
よれば、信号伝送線の接続端子をグランド面の接続端子
が取り囲むとともに、信号伝送線の接続端子以外の回路
パターン領域を含む半導体素子表面全面に半田接続端子
を設け、配線基板間と半田接続するようにしたので、 （１）高速信号あるいは大電流の信号を、半導体素子と
配線基板との間で、やり取りすることが可能となる。
【００２２】（２）半導体素子と配線基板間が半田によ
り充填された構造となっているため、配線基板に対する
放熱性に優れ、高発熱の半導体素子を用いても半導体素
子裏面より放熱する必要がなく、複雑な放熱構造を必要
としない。 （３）半導体素子と配線基板間が半田により充填された
構造となっているため、半導体素子と配線基板との間に
熱膨張係数の差があっても、充填された半田が半導体素
子の発熱や、環境温度変化により発生する繰り返し剪断
応力を緩和し、半田接続部の疲労破壊に対する信頼性を
向上させることができる。
り充填された構造となっているため、配線基板に対する
放熱性に優れ、高発熱の半導体素子を用いても半導体素
子裏面より放熱する必要がなく、複雑な放熱構造を必要
としない。 （３）半導体素子と配線基板間が半田により充填された
構造となっているため、半導体素子と配線基板との間に
熱膨張係数の差があっても、充填された半田が半導体素
子の発熱や、環境温度変化により発生する繰り返し剪断
応力を緩和し、半田接続部の疲労破壊に対する信頼性を
向上させることができる。
【００２３】（４）半導体素子と配線基板間に充填した
半田の溶融時の表面張力により、信号伝送線用接続端子
バンプを引き伸ばし、鼓形の半田バンプとすることがで
きるため、良く知られる通り半田接続の疲労破壊に対す
る信頼性を高めることができる。 （５）グランド半田接続端子の半田を、接続端子部に搭
載する半田ボールの搭載マスクとし、半田ボールの高精
度な搭載を容易に行うことができる。
半田の溶融時の表面張力により、信号伝送線用接続端子
バンプを引き伸ばし、鼓形の半田バンプとすることがで
きるため、良く知られる通り半田接続の疲労破壊に対す
る信頼性を高めることができる。 （５）グランド半田接続端子の半田を、接続端子部に搭
載する半田ボールの搭載マスクとし、半田ボールの高精
度な搭載を容易に行うことができる。
【図１】本発明の実施例を示す半導体素子の配線基板へ
の接続工程断面図である。
の接続工程断面図である。
【図２】本発明の実施例を示す半導体素子の配線基板へ
の接続面の平面図である。
の接続面の平面図である。
【図３】図２のＡ−Ａ線拡大断面図である。
【図４】従来の半導体素子の配線基板への接続面の平面
図である。
図である。
【図５】図４のＢ−Ｂ線拡大断面図である。
１１ 半導体素子 １２ 信号伝送線用電極パッド １３ グランド電極パッド １４ 配線基板 １６，１７ 電極パッド １８ 半田バンプ １８ａ 鼓型の半田バンプ １９ 半田電極 ２０ 半田ボール ２１ 半田合金ペレット
Claims (3)
- 【請求項１】 半導体素子を配線基板にフェイスダウン
して半田にて接続する半導体素子の配線基板への接続方
法において、（ａ）半導体素子には、信号伝送線用電極
パッドと、それを取り囲むとともに、該信号伝送線用電
極パッド以外の回路パターン領域を含む半導体素子の表
面全面にグランド電極パッドを形成する工程と、（ｂ）
該グランド電極パッド上に、予め成型した半田合金ペレ
ットを搭載する工程と、（ｃ）不活性雰囲気中にて前記
半田合金ペレットを加熱溶融させ、半田電極を形成する
工程と、（ｄ）前記信号伝送線用電極パッド上に前記半
田電極の半田組成より低温で溶融する半田ボールを搭載
する工程と、（ｅ）不活性雰囲気中にて前記半田ボール
を加熱溶融することにより、半田バンプを形成する工程
と、（ｆ）前記半導体素子をフェイスダウンして、配線
基板上に半田漏れ金属で形成した電極パッドに位置合わ
せする工程と、（ｇ）不活性雰囲気中で前記半田バンプ
を加熱溶融して信号伝送線電極同士を接続し、次いで、
前記半田電極を加熱溶融してグランド電極同士を接続
し、該半田電極の溶融半田の表面張力により先に接続し
た半田バンプが縦に引き伸ばされた鼓型の半田バンプを
形成する工程とを施すことを特徴とする半導体素子の配
線基板への接続方法。 - 【請求項２】 前記半田電極の半田には、Ｐｂ：Ｓｎ
（５：９５）の高温半田（液相線温度 ３１４℃）、半
田バンプの半田には、Ｐｂ：Ｓｎ（３７：６３）の共晶
半田（液相線温度 １８３℃）を用いることを特徴とす
る請求項１記載の半導体素子の配線基板への接続方法。 - 【請求項３】 前記半田電極が形成され画定された空間
部に半田バンプを搭載し、該半田バンプを位置決めする
ことを特徴とする請求項１記載の半導体素子の配線基板
への接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323026A JPH07183330A (ja) | 1993-12-22 | 1993-12-22 | 半導体素子の配線基板への接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323026A JPH07183330A (ja) | 1993-12-22 | 1993-12-22 | 半導体素子の配線基板への接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183330A true JPH07183330A (ja) | 1995-07-21 |
Family
ID=18150295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5323026A Withdrawn JPH07183330A (ja) | 1993-12-22 | 1993-12-22 | 半導体素子の配線基板への接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183330A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999728A1 (en) * | 1998-11-04 | 2000-05-10 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | An electrical component and an electrical circuit module having connected ground planes |
| JP2002134648A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 実装用配線基板および半導体装置の実装構造 |
| JP2005026715A (ja) * | 1996-08-27 | 2005-01-27 | Nippon Steel Corp | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
| JP2008187211A (ja) * | 1996-08-27 | 2008-08-14 | Nippon Steel Materials Co Ltd | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
| JP2011035155A (ja) * | 2009-07-31 | 2011-02-17 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-12-22 JP JP5323026A patent/JPH07183330A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026715A (ja) * | 1996-08-27 | 2005-01-27 | Nippon Steel Corp | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
| JP2008187211A (ja) * | 1996-08-27 | 2008-08-14 | Nippon Steel Materials Co Ltd | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
| EP0999728A1 (en) * | 1998-11-04 | 2000-05-10 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | An electrical component and an electrical circuit module having connected ground planes |
| WO2000027174A1 (en) * | 1998-11-04 | 2000-05-11 | Telefonaktiebolaget Lm Ericsson (Publ) | An electrical component and an electrical circuit module having connected ground planes |
| US6281844B1 (en) | 1998-11-04 | 2001-08-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Electrical component and an electrical circuit module having connected ground planes |
| JP2002134648A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 実装用配線基板および半導体装置の実装構造 |
| JP2011035155A (ja) * | 2009-07-31 | 2011-02-17 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
| US6659512B1 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
| US6251766B1 (en) | Method for improving attachment reliability of semiconductor chips and modules | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| US5337219A (en) | Electronic package | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JP3007497B2 (ja) | 半導体集積回路装置、その製造方法、及びその実装方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| US6600233B2 (en) | Integrated circuit package with surface mounted pins on an organic substrate | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| KR100225791B1 (ko) | 플립칩실장용기판 및 그 제조방법 | |
| JPS6057944A (ja) | 半導体装置 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JP2893634B2 (ja) | 電子部品の接続構造 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH03217024A (ja) | 半導体装置 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0982756A (ja) | 半導体装置の製造方法 | |
| JPH07169790A (ja) | フリップチップ接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |