JPH07183448A

JPH07183448A - 半導体パッケージ

Info

Publication number: JPH07183448A
Application number: JP5325554A
Authority: JP
Inventors: Takashi Takahashi; 孝高橋; Hironori Asai; 博紀浅井; Keiichi Yano; 圭一矢野; Toshishige Yamamoto; 利重山本; Kouji Shiotani; 候治塩谷; Shizuteru Hashimoto; 静輝橋本; Hitoshi Tokushige; 仁得重
Original assignee: Toshiba Corp; Sumitomo Metal Ceramics Inc; Sumitomo Metal Industries Ltd
Current assignee: Toshiba Corp; Nippon Steel Corp; Nippon Steel and Sumikin Electronics Devices Inc
Priority date: 1993-12-24
Filing date: 1993-12-24
Publication date: 1995-07-21

Abstract

(57)【要約】【目的】安価なリードフレーム構造のパッケージに
て、リードフレームの抵抗やインダクタンスの周波数依
存性を抑制すると共に、パッケージによる信号遅延の低
減を図った半導体パッケージを提供する。【構成】半導体チップ２が搭載されたセラミックス基
体１と、セラミックス基体１の半導体チップ２の搭載面
側に接合され、かつ半導体チップ２に電気的に接続され
たリードフレーム５と、半導体チップ２を覆うように、
セラミックス基体１に接合されたセラミックスキャップ
７とを具備する半導体パッケージ９である。リードフレ
ーム５は、銅系合金により構成されており、かつこの銅
系合金からなるリードフレームは比誘電率が 5以下の封
着材によりセラミックス基体１に接合されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速デバイスの搭載用
として好適な半導体パッケージに関する。

【０００２】

【従来の技術】一般に、半導体チップのパッケージに
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックパッケージが使用されている。これらのうち、特
にセラミックパッケージは、ＬＳＩを気密封止する際の
信頼性が高く、優れた放熱性を有するため、コンピュー
タの演算部に用いるＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ等のパッケージングに使用されている。

【０００３】上述したセラミックパッケージの構造とし
ては、リードフレームを用いたＤＩＰ（デュアルインラ
インパッケージ）、ＱＦＰ（クァドフラッドパッケー
ジ）や、リードピンを用いたＰＧＡ（ピングリッドアレ
イ）、入出力用のランドを用いたＬＧＡ（ランドグリッ
ドアレイ）等が知られている。これらのうち、リードフ
レームを用いたパッケージは、構造が簡単で、安価に作
製できることから、各種の半導体チップに広く使用され
ている。特に、ＱＦＰは入出力信号数の増加にも対応で
き、表面実装タイプであること等から多用されている。

【０００４】ところで、上記したようなセラミックパッ
ケージのリードフレームとしては、一般に42wt%Ni-Feや
29wt%Ni-16wt%Co-Fe等の Fe-Ni系合金が用いられてい
る。しかし、このような Fe-Ni系合金は強磁性体である
ため、パルス信号の立上り直後や高周波信号の場合には
表皮効果により抵抗が増大し、その結果として出力信号
の電圧レベルが低下するという問題や、比透磁率が大き
いためにインダクタンスが大きく、かつインダクタンス
が周波数により変化する、換言すればノイズレベルが高
いという問題を有していた。図５に、42wt%Ni-Feからな
るリードフレームを用いたセラミックＱＦＰの抵抗の周
波数依存性を、また図６に同様なセラミックＱＦＰのイ
ンダクタンスの周波数依存性を示す。このような抵抗や
インダクタンスの周波数依存性は、いずれも半導体チッ
プの動作特性に対して悪影響を及ぼすものであるため、
その対応が強く求められている。

【０００５】また、パッケージの電気容量（キャパシタ
ンス）は、リードの物理的形状と封着材の比誘電率で決
定する。ここで、半導体パッケージの電気特性を等価回
路として図７に示す。半導体チップ（ＬＳＩ）からの信
号がパッケージ（ＰＫＧ）側に伝搬するとき、信号は電
気抵抗（Ｒ）、インダクタンス（Ｌ）、キャパシタンス
（Ｃ）の値に応じて遅れる。これら定数のうち、信号の
遅れに対してはキャパシタンスの影響が最も大きい。パ
ッケージの信号遅延は、半導体デバイスの性能を低下さ
せるためにできるだけ小さいことが望ましいが、従来の
半導体パッケージにおいては、ガラス系の封着材が主に
用いられていたことから、信号遅延を十分に抑制するこ
とができないという問題があった。特に、ＭＰＵ(Micro
Proces-sing Unit)等のように、高速で作動するデバイ
スでは、パッケージによる信号遅延を小さくすることが
望まれている。

【０００６】

【発明が解決しようとする課題】上述したように、従来
の Fe-Ni系リードフレームを用いたセラミックパッケー
ジ、特にＱＦＰは、構造が簡単で、安価に作製でき、か
つ入出力信号数の増加にもある程度まで対応可能である
反面、抵抗やインダクタンスに周波数依存性があり、か
つ信号遅延時間が大きいこと等から、半導体チップ特に
高速動作型の半導体チップの動作特性に悪影響を及ぼし
易いという問題を有していた。

【０００７】ところで、特開平3-167850号公報には、 F
e-Ni系合金からなる芯体の表面にCu層をクラッドしたリ
ードフレームを用いた半導体パッケージが記載されてい
る。これは、 Fe-Ni系合金の導電率が低いことや、リー
ドフレームの微細化（端子の微細化）に伴う高抵抗化を
補うために、 Fe-Ni系リードフレームの表面にCuクラッ
ド層を設けたものであり、Cuクラッド層の厚さは Fe-Ni
系芯体の断面積の20〜40%としている。このようなCuク
ラッド層をリードフレームに適用した場合、その層厚自
体が上記したように厚くなり、所定厚のリードフレーム
を構成するためには、当然ながら Fe-Ni系芯体自体を薄
くしなければならなくなる。このことは、入出力信号数
の増加への対応を図るべく、リードフレームの厚さを薄
くする傾向にある現状においては、リードフレーム全体
としての強度低下を招き、例えば実装性等を低下させて
しまう。また、信号遅延時間に関しても、特に改善され
てはいない。

【０００８】また、特開平4-133456号公報には、 Fe-Ni
合金からなるリードフレーム（内部リード）の両面に、
Al薄膜層またはAl合金薄膜層を設けた半導体装置（半導
体パッケージ）が記載されている。しかしながら、いず
れの場合も封着材により信号遅延時間が大きくなるとい
う問題は解決されていない。

【０００９】本発明は、このような課題に対処してなさ
れたもので、安価なリードフレーム構造のパッケージに
て、リードフレームの抵抗やインダクタンスの周波数依
存性を抑制すると共に、パッケージによる信号遅延の低
減を図った、高速デバイスの搭載用として好適な半導体
パッケージを提供することを目的としている。

【００１０】

【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップが搭載されたセラミックス基体と、
前記セラミックス基体の前記半導体チップの搭載面側に
封着材で接合され、かつ前記半導体チップに電気的に接
続されたリードフレームと、前記セラミックス基体に前
記リードフレームを介して接合されたセラミックスキャ
ップとを具備する半導体パッケージにおいて、前記リー
ドフレームが銅系合金により構成されていると共に、こ
の銅系合金からなるリードフレームが比誘電率が 5以下
の封着材により前記セラミックス基体に接合されている
ことを特徴としている。

【００１１】

【作用】導体断面の電流分布を考えた場合、直流では断
面に均一に電流が分布しているが、電流が時間的に変化
する、例えばパルスの立上り直後や高周波数の場合等で
は、電流分布は断面表層に集中し、内部には電流が流れ
なくなる。これを表皮効果といい、表皮効果による表皮
の深さ、つまり電流分布が集中する表面からの厚みδ
は、次式で計算できる。

【００１２】

【数１】（式中、ωは角周波数（=2πf)、μは透磁率、σは電導
率を表す）これより、高周波になるほど表皮効果が大きくなり、す
なわち電流分布が集中する表面からの厚みδは薄くな
り、抵抗が高くなることが分かる。

【００１３】また、強磁性体例えば Fe-Ni合金（42アロ
イ等）の比透磁率は非常に大きく、かつ比透磁率は周波
数依存性を有する。インダクタンスは透磁率に依存し、
例えば理想的な 2本の平行円筒導体の場合のインダクタ
ンス計算式は、

【数２】である。従って、強磁性体のインダクタンスは周波数依
存性があり、低周波数ではインダクタンスが大きく、高
周波になるほど小さくなる。一方、非磁性体は透磁率が
ほぼ真空中の透磁率（μ₀=4π×10^-7H/m)と等しく、比
透磁率を 1として取り扱うことができる。よって、非磁
性体のインダクタンスは、周波数にほとんど依存しな
い。

【００１４】一方、導体を流れる信号の速度は、周囲の
媒体の比透磁率により変化する。その結果、信号の遅延
時間は下記の式で表される。

【００１５】

【数３】（式中、Ｃは光速度、ε_rは媒体の比誘電率、ε₀は真
空の誘電率を表す）これよりε_rが大きくなるほど信号の遅延時間が大きく
なることが分かる。

【００１６】そこで、本発明の半導体パッケージにおい
ては、リードフレームを非磁性体である銅系合金により
構成すると共に、封着材に比誘電率が 5以下の材料を用
いている。表皮効果に関しては、リードフレーム自体
（銅系合金）の電気抵抗が小さいことから、表皮効果に
より電流分布が集中する表皮の厚さが薄くなっても、十
分にリードフレームの低抵抗化を図ることができると共
に、抵抗の周波数依存性を解消することができる。ま
た、比透磁率を 1として取り扱うことができる非磁性体
（銅系合金）によりリードフレームを構成しているた
め、リードフレームのインダクタンスが小さくなると共
に周波数依存性も解消され、よってノイズレベルを低減
することが可能となる。さらに、信号遅延時間は、比誘
電率が 5以下の封着材を用いていることから、十分に小
さくすることができる。なお、リードフレームとしての
強度は、Cu系合金の組成を適宜選択することにより十分
に維持することができ、実装性等を低下させることもな
い。

【００１７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１８】図１は、本発明を適用した一実施例による
半導体パッケージ（ＱＦＰ）の構成を示す断面図であ
る。同図において、１は半導体チップ２の収容部となる
キャビティ１ａを有するセラミックス基体である。セラ
ミックス基体１のキャビティ１ａ内には、 Ag-ポリイミ
ド、 Ag-ガラス等の接合材を用いて半導体チップ２が接
合搭載されている。

【００１９】セラミック基体１の構成材料としては、一
般的な酸化アルミニウム（Al₂O ₃）等を用いることも
可能であり、特に放熱性に優れる窒化アルミニウム(Al
N) を用いることが好ましい。これにより、半導体チッ
プの高集積化や高速動作化に伴う放出熱量の増大に対応
することができ、十分な放熱性を確保した上でパッケー
ジを小形化することが可能となる。また、パッケージを
小形化することによって、信号遅延の抑制にも効果を発
揮する。

【００２０】また、上記セラミックス基体１の半導体チ
ップ２の搭載面側、すなわちセラミックス基体１の外縁
側凸状端面上には、封着材４によって、銅系合金からな
るリードフレーム５が接合されており、このリードフレ
ーム５と半導体チップ２の各電極とは、ボンディングワ
イヤ６等によって電気的に接続されている。

【００２１】ここで、上記封着材４としては、比誘電率
が 5以下のものが用いられ、これによりリードフレーム
５による信号遅延を抑制している。比誘電率が 5以下の
封着材４のうちでも、特に樹脂系の封着材を用いること
が好ましく、これによりセラミックス基体１と銅系合金
からなるリードフレーム５との熱膨張係数の差により生
じる熱応力を、軟質な樹脂系封着材により緩和すること
ができる。従って、リードフレームの封着工程におい
て、セラミックス基体１にクラックや割れ等が発生する
ことを防止でき、半導体パッケージの信頼性を高めるこ
とができる。このような比誘電率が 5以下の樹脂系封着
材としては、エポキシ系やポリイミド系等が例示され
る。

【００２２】また、リードフレーム５の構成材料となる
銅系合金としては、導電率(IACS)が80%以上で、かつ機
械的強度（引張り強度）が50kgf/mm²以上のものを用い
ることが好ましい。このような銅系合金としては、 Cu-
Cr-Zr-Si系合金、Cu-Fe-P-Mg系合金、Cu-Sn-Cr系合金、
Cu-Fe-Sn-P系合金等が例示される。例えば、上記 Cu-Cr
-Zr-Si系合金の具体的な組成としては、 Cu-0.55Cr-0.2
5Zr-0.04Siが挙げられる。

【００２３】半導体チップ２が接合、搭載されたセラミ
ックス基体１の上面側には、上述したリードフレーム５
を介して、セラミックスキャップ（封止部材）７が、上
述した封着材４と同様な封着材８によって接合されてい
る。このセラミックスキャップ７の材質としては、各種
のセラミックス焼結体を適用することが可能である。熱
膨張係数を考慮して、窒化アルミニウムやムライトを主
成分とする焼結体を用いることが好ましい。なお、上記
セラミックスキャップ７に限らず、セラミックス製の枠
体をリードフレーム５を介してセラミックス基体１の上
面側に接合し、その内部に封止用樹脂を充填することに
よっても実施できる。このようにして、半導体パッケー
ジ９が構成されている。

【００２４】次に、上記構成の半導体パッケージの具体
例およびその評価結果について述べる。

【００２５】実施例１〜３まず、外形27.2×27.2mm、キャビティサイズ16.5×16.5
mmのアルミナ基体（実施例１）と、同形状の窒化アルミ
ニウム基体（実施例２、３）を用意し、これに熱抵抗測
定用の半導体チップ（外形：10×10mm）を接合搭載し
た。次いで、 Cu-Cr-Zr-Si組成の銅系合金からなるリー
ドフレームをそれぞれの基体に対して、実施例１、２に
ついてはエポキシ系封着材により、また実施例３につい
てはポリイミド系封止剤により接合した。なお、各リー
ドフレームの先端には、ワイヤボンディングのためにAg
メッキを薄く施した。そして、各リードフレームと半導
体チップの電極とをワイヤボンディングし、さらにリー
ドフレームを介してセラミックスキャップ（ムライト
製）を接合して、それぞれ半導体パッケージを得た。

【００２６】このようにして得た各半導体パッケージに
おけるリードフレームの封着性を表１に示す。また、各
半導体パッケージのリードフレームの電気抵抗を、300k
Hzから6GHzまでの帯域幅を有するネットワークアナライ
ザ(HP8753C) を使用して測定した。電気抵抗の周波数依
存性の測定結果として、200MHzにおける抵抗Ｒ₂₀₀と1M
Hzにおける抵抗Ｒ₁との比を表１に示す。また、実施例
２と比較例２による各半導体パッケージのリードフレー
ムにおける周波数と電気抵抗Ｒとの関係を図２に示す。
さらに、図３に示すようなリードフレームにおいて、コ
ーナーの最長部Ａのリードの信号遅延時間の計算結果も
併せて表１に示す。

【００２７】

【表１】表１から明らかなように、実施例１〜３による半導体パ
ッケージにおいては、セラミックス基体とCu系合金から
なるリードフレームとの熱膨張係数が大きく異なるが、
軟質の樹脂系封着材を用いているため、封着時の熱応力
を緩和することができ、封着工程で何等問題を生じるこ
とはなかった。一方、ガラス系封着材を用いた比較例１
による半導体パッケージでは、封着部に熱応力によって
クラックが生じ、実用に耐え得るようなものではなかっ
た。

【００２８】また、電気抵抗に関しては、表１および図
３から明らかなように、42アロイからなるリードフレー
ムを用いた半導体パッケージでは表皮効果により電気抵
抗が測定周波数と共に見掛け上増大し、1MHzと200MHzの
ときの電気抵抗を比較すると6倍と大きくなった。これ
に対して、実施例１〜３による半導体パッケージでは、
低抵抗でかつ周波数によらない特性を得ることができ
た。さらに、リードフレームにおける信号遅延時間につ
いても、実施例１〜３によれば比較例２に比べて格段に
改善されていることが分かる。

【００２９】次に、上記実施例２の半導体パッケージと
比較例２のそれを用いて、パッケージの伝送特性（Ｓ₂₁
パラメータ）を、300kHzから6GHzまでの帯域幅を有する
ネットワークアナライザ(HP8753C) を使用して測定し
た。その結果を図４に示す。比較例２の半導体パッケー
ジでは、周波数が高くなるにつれて通過電圧が低下し、
信号が通りにくくなることが判明した。出力が入力に対
して 1dB低下した周波数をパッケージの限界周波数とす
ると、比較例２の半導体パッケージでは約100MHzが限界
であった。一方、実施例２の半導体パッケージでは、 1
000MHz(1GHz)以上の信号でも出力の低下は僅かであっ
た。

【００３０】上述した各測定結果から明らかなように、
本発明による半導体パッケージは、リードフレームの封
着性を低下させるようなこともなく、かつ信号遅延が小
さく、高周波まで信号を良好に通過させることが可能で
あることから、特に高速デバイス用のパッケージとして
実用性に優れていることが明らかである。

【００３１】また、実施例１、２による半導体パッケー
ジの熱抵抗を、同一構造のプラスチックパッケージ（Cu
リードフレーム使用）による値と共に表２に示す。な
お、測定は恒温槽内で自然空冷により実施した。半導体
チップのＰＮ接合部の温度は次式で表される。

【００３２】Ｔ_j＝Ｒ_th×Ｗ（式中、Ｒ_thは熱抵抗、Ｗは消費電力である）

【表２】室温を40℃、半導体チップの使用限界温度（Ｔ_jmax）を
80℃とすると、参考例によるプラスチックパッケージで
は、消費電力は1W以下でないとＴ_jmaxを超えてしまう。
これに対して、実施例１では1.3W、実施例２では2Wまで
の消費電力の半導体チップを搭載することが可能であ
る。一般に、高速デバイスは消費電力が大きいため、こ
の点からも本発明の半導体パッケージは高速デバイス用
として適しているといえる。

【００３３】なお、上記実施例１〜３の半導体パッケー
ジでは、リードフレームの先端にワイヤボンディングの
ためにAgメッキを施したが、リードフレームの構成材料
であるCu系合金の組成を選択することにより、Agメッキ
を省くことも可能であり、より低コスト化することがで
きる。また、上記実施例においては、リードフレームと
半導体チップとの電気的な接続をワイヤボンディングに
より行った例について説明したが、本発明はこれに限定
されるものではなく、ＴＡＢやフリップチップ法を使用
したものについても適用可能である。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
安価なリードフレーム構造のパッケージにて、リードフ
レームの抵抗やインダクタンスの周波数依存性を抑制す
ることができると共に、信号遅延時間を改善することが
できる。よって、特に高速デバイスの搭載用に適した安
価で高性能の半導体パッケージを提供することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体パッケージの
構成を示す断面図である。

【図２】本発明の一実施例の半導体パッケージにおけ
るリードフレームの電気抵抗の周波数依存性を従来の半
導体パッケージと比較して示す特性図である。

【図３】信号遅延時間の計算を説明するためのリード
フレームの構造を示す図である。

【図４】本発明の一実施例による半導体パッケージの
伝送特性の周波数依存性を従来の半導体パッケージと比
較して示す特性図である。

【図５】従来の Fe-Ni系合金からなるリードフレーム
の抵抗の周波数依存性を示す図である。

【図６】従来の Fe-Ni系合金からなるリードフレーム
のインダクタンスの周波数依存性を示す図である。

【図７】半導体パッケージの電気特性を等価回路とし
て示す図である。

【符号の説明】

１……セラミックス基体２……半導体チップ４、８……封着材５……Cu系合金からなるリードフレーム７……セラミックスキャップ９……半導体パッケージ

───────────────────────────────────────────────────── フロントページの続き (72)発明者浅井博紀神奈川県横浜市鶴見区末広町２の４株式会社東芝京浜事業所内 (72)発明者矢野圭一神奈川県横浜市鶴見区末広町２の４株式会社東芝京浜事業所内 (72)発明者山本利重大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内 (72)発明者塩谷候治大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内 (72)発明者橋本静輝山口県美祢市大嶺町東分字岩倉2701番１株式会社住友金属セラミックス内 (72)発明者得重仁山口県美祢市大嶺町東分字岩倉2701番１株式会社住友金属セラミックス内

Claims

【特許請求の範囲】

【請求項１】半導体チップが搭載されたセラミックス
基体と、前記セラミックス基体の前記半導体チップの搭
載面側に封着材で接合され、かつ前記半導体チップに電
気的に接続されたリードフレームと、前記セラミックス
基体に前記リードフレームを介して接合されたセラミッ
クスキャップとを具備する半導体パッケージにおいて、前記リードフレームが銅系合金により構成されていると
共に、この銅系合金からなるリードフレームが比誘電率
が 5以下の封着材により前記セラミックス基体に接合さ
れていることを特徴とする半導体パッケージ。
【請求項２】請求項１記載の半導体パッケージにおい
て、前記リードフレームは、Cu-Cr-Zr系合金からなることを
特徴とする半導体パッケージ。
【請求項３】請求項１記載の半導体パッケージにおい
て、前記封着材は、エポキシ系またはポリイミド系であるこ
とを特徴とする半導体パッケージ。