JPH07183791A - 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 - Google Patents
集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法Info
- Publication number
- JPH07183791A JPH07183791A JP6290591A JP29059194A JPH07183791A JP H07183791 A JPH07183791 A JP H07183791A JP 6290591 A JP6290591 A JP 6290591A JP 29059194 A JP29059194 A JP 29059194A JP H07183791 A JPH07183791 A JP H07183791A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pin
- terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 少なくとも１つの双方向ピン，すなわち，出
力端子あるいは入力端子の二重のモードで作動するよう
に構成されたピンを有する集積回路を得る。 【構成】 集積回路１は，デジタルおよび（あるいは）
アナログの信号を受信および送信するための少なくとも
１つの入力端子と１つの出力端子とをそれぞれ有し，異
なる論理動作を充足する集積回路の別々の回路部３，２
４と結合される。それらの端子は１つのピン２により構
成され，回路部３，２４はピン２の論理状態を検出する
ために，集積回路１内に配置される。
力端子あるいは入力端子の二重のモードで作動するよう
に構成されたピンを有する集積回路を得る。 【構成】 集積回路１は，デジタルおよび（あるいは）
アナログの信号を受信および送信するための少なくとも
１つの入力端子と１つの出力端子とをそれぞれ有し，異
なる論理動作を充足する集積回路の別々の回路部３，２
４と結合される。それらの端子は１つのピン２により構
成され，回路部３，２４はピン２の論理状態を検出する
ために，集積回路１内に配置される。
Description
【０００１】
【産業上の利用分野】本発明は，双方向ピンを組み込ん
だ半導体集積回路およびその回路システムおよびそれと
共に用いる装置ならびに集積回路の使用方法に関するも
のである。
だ半導体集積回路およびその回路システムおよびそれと
共に用いる装置ならびに集積回路の使用方法に関するも
のである。
【０００２】
【従来技術】周知のように，外部接続ピンは，電子半導
体集積回路を含むパッケージのための端子を構成してい
る。それらは，キャリアボードに素早く接続できる方式
で搭載できるようにし，同時に電気的接続を可能にす
る。
体集積回路を含むパッケージのための端子を構成してい
る。それらは，キャリアボードに素早く接続できる方式
で搭載できるようにし，同時に電気的接続を可能にす
る。
【０００３】この分野においては，パッケージの製造コ
ストの削減と，組み込まれた電子装置の効率および信頼
性を向上させるという両方の目的のため，外部ピンの数
を最小限に押さえることが望まれる。
ストの削減と，組み込まれた電子装置の効率および信頼
性を向上させるという両方の目的のため，外部ピンの数
を最小限に押さえることが望まれる。
【０００４】この要望は，その回路に多数の論理機能を
組み込むことを要請されながら，反面，回路を外部的に
接続するためのピンの数は制約されなければならない。
これは，集積回路設計者の必要性とは矛盾する。回路設
計者にとっての，もう１つの問題は，回路がメーカー側
のパッケージングラインの必要性を満たさなければなら
ない。こうしたことから，現在の傾向においては，回路
設計者の仕事において用いられる外部のピンは減少傾向
を示していることが理解できる。
組み込むことを要請されながら，反面，回路を外部的に
接続するためのピンの数は制約されなければならない。
これは，集積回路設計者の必要性とは矛盾する。回路設
計者にとっての，もう１つの問題は，回路がメーカー側
のパッケージングラインの必要性を満たさなければなら
ない。こうしたことから，現在の傾向においては，回路
設計者の仕事において用いられる外部のピンは減少傾向
を示していることが理解できる。
【０００５】こうした理由から，回路設計者は自己が希
望する全ての機能を提供するために充分な数のピンを用
いる機会は滅多に与えられない。すなわち，回路設計者
は，回路性能および（あるいは）外部回路とのインター
フェース上の可能性の制約を受け入れざるを得ない。
望する全ての機能を提供するために充分な数のピンを用
いる機会は滅多に与えられない。すなわち，回路設計者
は，回路性能および（あるいは）外部回路とのインター
フェース上の可能性の制約を受け入れざるを得ない。
【０００６】
【発明が解決しようとする課題】上記のように，単極の
ピンが複数の機能を果たすことができれば望ましいが，
複数の機能間において，外乱とか相互影響が発生する可
能性があり，こうしたことは従来においては実行不可能
であった。
ピンが複数の機能を果たすことができれば望ましいが，
複数の機能間において，外乱とか相互影響が発生する可
能性があり，こうしたことは従来においては実行不可能
であった。
【０００７】図４において，例えば，ロジック・ロウ
（例えば，０〜２．５Ｖ），あるいは，ロジック・ハイ
（３．５〜５Ｖ）のいずれかに対応して電圧値が存在す
る第１のデジタル出力ピンＡを有する集積回路を示す。
デジタルあるいは制御入力のために第２のピンＢの存在
が望ましく，その状態は，例えば，オープン回路である
か，あるいは接地されているかのいずれかである。ピン
ＡおよびピンＢが一致していれば，ピンＢ上で受信され
た制御信号は，ピンＡの出力の正常な動作に干渉する。
（例えば，０〜２．５Ｖ），あるいは，ロジック・ハイ
（３．５〜５Ｖ）のいずれかに対応して電圧値が存在す
る第１のデジタル出力ピンＡを有する集積回路を示す。
デジタルあるいは制御入力のために第２のピンＢの存在
が望ましく，その状態は，例えば，オープン回路である
か，あるいは接地されているかのいずれかである。ピン
ＡおよびピンＢが一致していれば，ピンＢ上で受信され
た制御信号は，ピンＡの出力の正常な動作に干渉する。
【０００８】上記した方式の制約を克服し，より少ない
数の外部ピンの使用を可能にするように改良された集積
回路を提供することが望ましい。
数の外部ピンの使用を可能にするように改良された集積
回路を提供することが望ましい。
【０００９】本発明は，少なくとも１つの双方向ピン，
すなわち，出力端子あるいは入力端子の二重のモードで
作動するように構成されたピンを有する集積回路を得る
ことを第１の目的とする。
すなわち，出力端子あるいは入力端子の二重のモードで
作動するように構成されたピンを有する集積回路を得る
ことを第１の目的とする。
【００１０】また，本発明は，少なくとも２つの別個の
回路機能を，異なったデジタルあるいはアナログ論理機
能性を有する１つのピンにおいて提供し，さらに，１つ
の機能が他方の機能とは全く関係していないような構成
を提供することを第２の目的とする。
回路機能を，異なったデジタルあるいはアナログ論理機
能性を有する１つのピンにおいて提供し，さらに，１つ
の機能が他方の機能とは全く関係していないような構成
を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る集積回路は，第１の機能を実行
し，入力端子を有している第１の回路と，第２の機能を
実行し，出力端子を有している第２の回路と，前記第１
の回路に対する入力信号と，前記第２の回路からの出力
信号が該ピンの上に同時に存在できるように前記入力端
子に接続された１つのピンと，前記ピンの状態を検出す
るための前記第１の回路，第２の回路およびピンに接続
された第３の回路とを具備するものである。
めに，請求項１に係る集積回路は，第１の機能を実行
し，入力端子を有している第１の回路と，第２の機能を
実行し，出力端子を有している第２の回路と，前記第１
の回路に対する入力信号と，前記第２の回路からの出力
信号が該ピンの上に同時に存在できるように前記入力端
子に接続された１つのピンと，前記ピンの状態を検出す
るための前記第１の回路，第２の回路およびピンに接続
された第３の回路とを具備するものである。
【００１２】また，請求項２に係る集積回路は，前記回
路が，前記ピンに電気的に接続された内部インピーダン
スと，基準信号に接続された第１の端子，および，内部
インピーダンスに接続された第２の端子を有しており，
前記ピン上に存在する信号の変化を検出するための比較
器を含むものである。
路が，前記ピンに電気的に接続された内部インピーダン
スと，基準信号に接続された第１の端子，および，内部
インピーダンスに接続された第２の端子を有しており，
前記ピン上に存在する信号の変化を検出するための比較
器を含むものである。
【００１３】また，請求項３に係る集積回路は，前記回
路が，さらに，複数のスイッチを有するアクチュエータ
・ブロックを含んでおり，前記スイッチが内部インピー
ダンスを前記比較器の第２の端子に並列に接続するもの
である。
路が，さらに，複数のスイッチを有するアクチュエータ
・ブロックを含んでおり，前記スイッチが内部インピー
ダンスを前記比較器の第２の端子に並列に接続するもの
である。
【００１４】また，請求項４に係る集積回路は，前記ス
イッチが，電界効果トランジスタを含むものである。
イッチが，電界効果トランジスタを含むものである。
【００１５】また，請求項５に係る集積回路は，前記内
部インピーダンスが，直列に接続された複数の抵抗を含
むものである。
部インピーダンスが，直列に接続された複数の抵抗を含
むものである。
【００１６】また，請求項６に係る集積回路は，前記一
組の抵抗が，少なくとも３つの抵抗を含むものである。
組の抵抗が，少なくとも３つの抵抗を含むものである。
【００１７】また，請求項７に係る集積回路は，前記回
路が，さらに，１つのスイッチと，前記スイッチに接続
された外部抵抗を含んでおり，前記スイッチおよび外部
抵抗が前記ピンに接続されているものである。
路が，さらに，１つのスイッチと，前記スイッチに接続
された外部抵抗を含んでおり，前記スイッチおよび外部
抵抗が前記ピンに接続されているものである。
【００１８】また，請求項８に係る回路システムは，第
１の論理機能を実行するための，入力端子を有する第１
の回路と，第２の論理機能を実行するための，出力端子
を有する第２の回路とを有する回路システムにおいて，
前記入力端子および出力端子に電気的に接続された双方
向ピンと，前記第１の回路，第２の回路および単極のピ
ンに接続された，前記第１の回路に前記ピンを介して第
１の信号を提供するための，さらに，前記第２の回路か
ら前記単極のピンに第２の信号を提供するための回路と
によって構成されており，前記第１の信号が前記第１の
回路に提供されるのと同時に前記第２の信号を前記ピン
により検出するものである。
１の論理機能を実行するための，入力端子を有する第１
の回路と，第２の論理機能を実行するための，出力端子
を有する第２の回路とを有する回路システムにおいて，
前記入力端子および出力端子に電気的に接続された双方
向ピンと，前記第１の回路，第２の回路および単極のピ
ンに接続された，前記第１の回路に前記ピンを介して第
１の信号を提供するための，さらに，前記第２の回路か
ら前記単極のピンに第２の信号を提供するための回路と
によって構成されており，前記第１の信号が前記第１の
回路に提供されるのと同時に前記第２の信号を前記ピン
により検出するものである。
【００１９】また，請求項９に係る回路システムは，前
記回路が，制御端子を有しているスイッチを含んでお
り，前記入力信号が前記制御端子における信号から抽出
されるものである。
記回路が，制御端子を有しているスイッチを含んでお
り，前記入力信号が前記制御端子における信号から抽出
されるものである。
【００２０】また，請求項１０に係る回路システムは，
前記スイッチが，マイクロプロセッサのゲートを含むも
のである。
前記スイッチが，マイクロプロセッサのゲートを含むも
のである。
【００２１】また，請求項１１に係る回路システムは，
前記回路が，前記ピン，入力端子および出力端子に電気
的に接続された内部インピーダンスを含むものである。
前記回路が，前記ピン，入力端子および出力端子に電気
的に接続された内部インピーダンスを含むものである。
【００２２】また，請求項１２に係る回路システムは，
さらに，前記内部インピーダンスに接続された電流ソー
スと，前記内部インピーダンスを介しての電圧から抽出
される電圧を検出するための比較器を含むものである。
さらに，前記内部インピーダンスに接続された電流ソー
スと，前記内部インピーダンスを介しての電圧から抽出
される電圧を検出するための比較器を含むものである。
【００２３】また，請求項１３に係る回路システムは，
さらに，前記内部インピーダンスを介しての電圧から抽
出される電圧を前記インピーダンス制御スイッチの位置
に応じて変化させるための内部インピーダンスの制御を
目的とする第１および第２の位置を有する，少なくとも
１つのインピーダンス制御スイッチを含むものである。
さらに，前記内部インピーダンスを介しての電圧から抽
出される電圧を前記インピーダンス制御スイッチの位置
に応じて変化させるための内部インピーダンスの制御を
目的とする第１および第２の位置を有する，少なくとも
１つのインピーダンス制御スイッチを含むものである。
【００２４】また，請求項１４に係る回路システムは，
前記インピーダンス制御スイッチが，前記出力端子に電
気的に接続されている１つの制御端子を有するものであ
る。
前記インピーダンス制御スイッチが，前記出力端子に電
気的に接続されている１つの制御端子を有するものであ
る。
【００２５】また，請求項１５に係る回路システムは，
前記インピーダンス制御スイッチが，ＭＯＳトランジス
タを含むものである。
前記インピーダンス制御スイッチが，ＭＯＳトランジス
タを含むものである。
【００２６】また，請求項１６に係る回路システムは，
前記比較器が，基準電圧に接続された入力端子を有して
おり，前記スイッチが第１の位置にある場合，前記抽出
された電圧が基準電圧を越えており，前記スイッチが第
２の位置にある場合，前記抽出された電圧が基準電圧を
越えないものである。
前記比較器が，基準電圧に接続された入力端子を有して
おり，前記スイッチが第１の位置にある場合，前記抽出
された電圧が基準電圧を越えており，前記スイッチが第
２の位置にある場合，前記抽出された電圧が基準電圧を
越えないものである。
【００２７】また，請求項１７に係る装置は，入力信号
を受信するための入力端子を有する第１の回路および出
力信号を提供するための出力端子を有する第２の回路と
共に使用するための装置において，前記入力端子および
出力端子と電気的に接続された単一の端子ピンと，前記
端子ピンに接続され，制御端子を有するスイッチと，前
記スイッチの制御端子上の信号に対応して前記第１の回
路に入力信号を提供し，さらに，前記入力信号が前記第
１の回路に提供されるのと同時に前記出力信号から抽出
された信号を提供するために前記ピンに接続された回路
を含むものである。
を受信するための入力端子を有する第１の回路および出
力信号を提供するための出力端子を有する第２の回路と
共に使用するための装置において，前記入力端子および
出力端子と電気的に接続された単一の端子ピンと，前記
端子ピンに接続され，制御端子を有するスイッチと，前
記スイッチの制御端子上の信号に対応して前記第１の回
路に入力信号を提供し，さらに，前記入力信号が前記第
１の回路に提供されるのと同時に前記出力信号から抽出
された信号を提供するために前記ピンに接続された回路
を含むものである。
【００２８】また，請求項１８に係る装置は，前記回路
が，電流ソースと前記端子ピンに接続された制御可能な
インピーダンスを含んでおり，前記インピーダンスが少
なくとも部分的に前記制御端子上の信号に対応し，さら
に，少なくとも部分的に前記出力信号に対応して制御さ
れているものである。
が，電流ソースと前記端子ピンに接続された制御可能な
インピーダンスを含んでおり，前記インピーダンスが少
なくとも部分的に前記制御端子上の信号に対応し，さら
に，少なくとも部分的に前記出力信号に対応して制御さ
れているものである。
【００２９】また，請求項１９に係る装置は，前記回路
が，さらに，複数の電気スイッチを含み，少なくとも１
つは前記出力端子に接続されているものである。
が，さらに，複数の電気スイッチを含み，少なくとも１
つは前記出力端子に接続されているものである。
【００３０】また，請求項２０に係る使用方法は，入力
端子で入力信号を受信するための第１の回路と，出力端
子で出力信号を提供するための第２の回路を有してお
り，前記入力端子および出力端子が前記ピンに同時に電
気的に接続され，さらに，前記ピンが制御端子を有する
スイッチに接続されている集積回路を使用する方法にお
いて，前記ピン上の信号から前記出力信号を抽出する工
程と，前記制御端子に信号を提供することによって，前
記第１の回路に入力信号を提供する工程とを有するもの
である。
端子で入力信号を受信するための第１の回路と，出力端
子で出力信号を提供するための第２の回路を有してお
り，前記入力端子および出力端子が前記ピンに同時に電
気的に接続され，さらに，前記ピンが制御端子を有する
スイッチに接続されている集積回路を使用する方法にお
いて，前記ピン上の信号から前記出力信号を抽出する工
程と，前記制御端子に信号を提供することによって，前
記第１の回路に入力信号を提供する工程とを有するもの
である。
【００３１】また，請求項２１に係る回路ステムは，出
力端子において，第１の電圧レベルと，第２の電圧レベ
ルとを有する出力信号を提供するための第１の回路と，
入力端子において，前記第１の電圧レベルと，前記第２
の電圧レベルとを有する入力信号を受信するための第２
の回路とを有するデジタル回路システムにおいて，端子
ピンと，前記端子ピンおよび基準電圧に電気的に接続さ
れたスイッチと，そして，前記端子ピン，入力端子およ
び出力端子に接続され，前記第１の回路からの前記出力
信号を受信し，さらに，前記第２の回路に前記入力信号
を提供し，第１の電圧レベル，第２の電圧レベルのうち
の１つを前記スイッチに応答して前記第２の回路に提供
すると同時に，前記出力端子の電圧レベルに応答して前
記端子ピンに電圧レベルを提供する回路とを具備するも
のである。
力端子において，第１の電圧レベルと，第２の電圧レベ
ルとを有する出力信号を提供するための第１の回路と，
入力端子において，前記第１の電圧レベルと，前記第２
の電圧レベルとを有する入力信号を受信するための第２
の回路とを有するデジタル回路システムにおいて，端子
ピンと，前記端子ピンおよび基準電圧に電気的に接続さ
れたスイッチと，そして，前記端子ピン，入力端子およ
び出力端子に接続され，前記第１の回路からの前記出力
信号を受信し，さらに，前記第２の回路に前記入力信号
を提供し，第１の電圧レベル，第２の電圧レベルのうち
の１つを前記スイッチに応答して前記第２の回路に提供
すると同時に，前記出力端子の電圧レベルに応答して前
記端子ピンに電圧レベルを提供する回路とを具備するも
のである。
【００３２】また，請求項２２に係る回路システムは，
前記第１の電圧レベルが，高デジタル電圧レベルの範囲
であり，第２の電圧レベルが，低デジタル電圧レベルの
範囲である。
前記第１の電圧レベルが，高デジタル電圧レベルの範囲
であり，第２の電圧レベルが，低デジタル電圧レベルの
範囲である。
【００３３】また，請求項２３に係る回路システムは，
出力端子で出力信号を提供するための出力端子を有する
第１の回路と，入力端子で入力信号を受信するための第
２の回路と共に用いるための回路において，前記入力端
子および出力端子に接続された制御可能なインピーダン
スと，前記インピーダンスおよび前記出力端子に接続さ
れた，少なくとも１つの電気スイッチと，前記制御可能
インピーダンスに接続された単極の端子ピンと，前記端
子ピンに接続された抵抗と，そして，前記抵抗に直列に
接続されたスイッチとを具備しており，前記スイッチと
前記抵抗とが前記端子ピンと基準電圧との間において直
列に接続されているものである。
出力端子で出力信号を提供するための出力端子を有する
第１の回路と，入力端子で入力信号を受信するための第
２の回路と共に用いるための回路において，前記入力端
子および出力端子に接続された制御可能なインピーダン
スと，前記インピーダンスおよび前記出力端子に接続さ
れた，少なくとも１つの電気スイッチと，前記制御可能
インピーダンスに接続された単極の端子ピンと，前記端
子ピンに接続された抵抗と，そして，前記抵抗に直列に
接続されたスイッチとを具備しており，前記スイッチと
前記抵抗とが前記端子ピンと基準電圧との間において直
列に接続されているものである。
【００３４】また，請求項２４に係る回路システムは，
さらに，前記インピーダンスと前記抵抗に電流を提供す
るための電流ソースと，前記インピーダンスを通じて流
れている電流から抽出される電圧を検出するための電圧
検出器とを含むものである。
さらに，前記インピーダンスと前記抵抗に電流を提供す
るための電流ソースと，前記インピーダンスを通じて流
れている電流から抽出される電圧を検出するための電圧
検出器とを含むものである。
【００３５】また，請求項２５に係る回路システムは，
前記電圧検出器が，比較器である。
前記電圧検出器が，比較器である。
【００３６】また，請求項２６に係る回路システムは，
前記抽出された電圧が，電気スイッチと，前記抵抗に直
列に接続された前記スイッチが開閉状態によって変動す
るものである。
前記抽出された電圧が，電気スイッチと，前記抵抗に直
列に接続された前記スイッチが開閉状態によって変動す
るものである。
【００３７】また，請求項２７に係る回路システムは，
前記回路が，さらに，前記インピーダンスに電流を提供
するための電流ソースと，前記インピーダンスを通じて
流れる電流から抽出された電圧を検出するための，基準
電圧に接続された比較器とを含んでおり，さらに，複数
の電気スイッチがあり，少なくともその一部が前記出力
端子に接続されており，前記インピーダンスを通じて流
れる電流から抽出される電圧が，電気スイッチおよび前
記抵抗に直列に接続されたスイッチの開閉状態に応じて
変動し，さらに，前記第１および第２の回路が，それぞ
れ第１および第２のビット値に対応する高電圧範囲と低
電圧範囲内の電圧を提供および受信するためのデジタル
回路であることを特徴とし，さらに，抵抗に直列に接続
されたスイッチが閉じられている場合，前記検出された
抽出電圧が基準電圧よりも高いので，前記比較器が高電
圧範囲の電圧を提供するように構成されており，また，
前記抵抗に直列に接続されたスイッチが開いている場
合，前記検出された抽出電圧が基準電圧以下で前記比較
器が低電圧範囲内の電圧を提供するように構成されてお
り，さらに，前記出力信号が高電圧範囲の電圧を有して
いる場合，前記端子ピンが高電圧範囲内の電圧を有して
おり，そして，前記出力信号が低電圧範囲内の電圧を有
している場合，端子ピンが低電圧範囲の電圧を有してい
るものである。
前記回路が，さらに，前記インピーダンスに電流を提供
するための電流ソースと，前記インピーダンスを通じて
流れる電流から抽出された電圧を検出するための，基準
電圧に接続された比較器とを含んでおり，さらに，複数
の電気スイッチがあり，少なくともその一部が前記出力
端子に接続されており，前記インピーダンスを通じて流
れる電流から抽出される電圧が，電気スイッチおよび前
記抵抗に直列に接続されたスイッチの開閉状態に応じて
変動し，さらに，前記第１および第２の回路が，それぞ
れ第１および第２のビット値に対応する高電圧範囲と低
電圧範囲内の電圧を提供および受信するためのデジタル
回路であることを特徴とし，さらに，抵抗に直列に接続
されたスイッチが閉じられている場合，前記検出された
抽出電圧が基準電圧よりも高いので，前記比較器が高電
圧範囲の電圧を提供するように構成されており，また，
前記抵抗に直列に接続されたスイッチが開いている場
合，前記検出された抽出電圧が基準電圧以下で前記比較
器が低電圧範囲内の電圧を提供するように構成されてお
り，さらに，前記出力信号が高電圧範囲の電圧を有して
いる場合，前記端子ピンが高電圧範囲内の電圧を有して
おり，そして，前記出力信号が低電圧範囲内の電圧を有
している場合，端子ピンが低電圧範囲の電圧を有してい
るものである。
【００３８】
【作用】本発明において，単極のピンはデジタル出力端
子およびデジタル入力端子として機能し，同時に電子回
路は，そのピンの論理状態を検出する。
子およびデジタル入力端子として機能し，同時に電子回
路は，そのピンの論理状態を検出する。
【００３９】ピンは，好ましくは，外部抵抗およびスイ
ッチを介してアースに接続されることが望ましい。ま
た，その回路は，そのピンと，そして内部抵抗に接続さ
れたアクチュエータ・ブロックを含んでいることが望ま
しい。該アクチュエータ・ブロックの出力は，比較器の
１つの端子に対する入力となり，他の端子は基準電位に
接続されている。
ッチを介してアースに接続されることが望ましい。ま
た，その回路は，そのピンと，そして内部抵抗に接続さ
れたアクチュエータ・ブロックを含んでいることが望ま
しい。該アクチュエータ・ブロックの出力は，比較器の
１つの端子に対する入力となり，他の端子は基準電位に
接続されている。
【００４０】
【実施例】以下，この発明に係る集積回路およびその回
路システムおよびそれと共に用いる装置ならびに集積回
路の使用方法の実施例を図面に基づいて説明する。図１
は，本発明に係る半導体集積回路の構成を示すブロック
図であり，図において，半導体集積回路１は，本発明に
係る二重機能で双方向の外部ピンを有している。回路１
は，例えば，本発明の出願人が製造する商標名，ＴＤＡ
７３３７で知られるオーディオ装置である。
路システムおよびそれと共に用いる装置ならびに集積回
路の使用方法の実施例を図面に基づいて説明する。図１
は，本発明に係る半導体集積回路の構成を示すブロック
図であり，図において，半導体集積回路１は，本発明に
係る二重機能で双方向の外部ピンを有している。回路１
は，例えば，本発明の出願人が製造する商標名，ＴＤＡ
７３３７で知られるオーディオ装置である。
【００４１】ピン２は，インバータ２４を介して，ＡＭ
Ｓ（自動音楽センサ）の符号が付されている第１の回路
部分３の出力端子に接続されている。この出力端子は標
準的なＣＭＯＳのスレッショルド電圧レベル，すなわ
ち，０〜５Ｖの範囲の出力電圧値を有している。また，
ピン２は，ＭＵＴＥの符号を付した第２の回路２４の入
力端子にも接続されており，オーディオ回路１の“ｍｕ
ｔｅ”機能を起動させたり，停止させたりするためのも
のである。
Ｓ（自動音楽センサ）の符号が付されている第１の回路
部分３の出力端子に接続されている。この出力端子は標
準的なＣＭＯＳのスレッショルド電圧レベル，すなわ
ち，０〜５Ｖの範囲の出力電圧値を有している。また，
ピン２は，ＭＵＴＥの符号を付した第２の回路２４の入
力端子にも接続されており，オーディオ回路１の“ｍｕ
ｔｅ”機能を起動させたり，停止させたりするためのも
のである。
【００４２】本発明によれば，このピンは，例えば，そ
のオーディオ回路のスタンバイ機能を可能にさせるため
など，別の機能の組み込みのための別の回路部分に接続
することができる。
のオーディオ回路のスタンバイ機能を可能にさせるため
など，別の機能の組み込みのための別の回路部分に接続
することができる。
【００４３】回路１の外側で，ピン２は，その値が設定
されており，好ましくは４０ｋｏｈｍｓ程度である抵抗
Ｒｅｘｔを介してアースに接続されている。この抵抗Ｒ
ｅｘｔとアースとの間に通常，外部オープン・コレクタ
回路あるいはマイクロプロセッサのゲートのいずれかに
よって直列に接続されたオープンマイクロスイッチ５が
設けられている。
されており，好ましくは４０ｋｏｈｍｓ程度である抵抗
Ｒｅｘｔを介してアースに接続されている。この抵抗Ｒ
ｅｘｔとアースとの間に通常，外部オープン・コレクタ
回路あるいはマイクロプロセッサのゲートのいずれかに
よって直列に接続されたオープンマイクロスイッチ５が
設けられている。
【００４４】ピン２の電圧レベルは，デジタル出力の論
理状態を明確にする。スイッチ５が外部抵抗Ｒｅｘｔ
を接地することによって閉じられるとピン２に投入され
る電圧が制御入力の論理状態を示し，したがって，デジ
タル入力機能に対して対応するデジタルコマンドを提供
する。
理状態を明確にする。スイッチ５が外部抵抗Ｒｅｘｔ
を接地することによって閉じられるとピン２に投入され
る電圧が制御入力の論理状態を示し，したがって，デジ
タル入力機能に対して対応するデジタルコマンドを提供
する。
【００４５】図２において，本発明により，ピン２の論
理状態を検出し，その動作機能をデジタル出力か，デジ
タル入力のいずれかに配置するために回路１の内部に回
路１０が設けられている。回路１０は，アクチュエータ
・ブロック６と，基準電圧Ｖｒｅｆが提供される第１の
反転入力端子８とを有する比較器７を有しており，第２
の非反転入力端子９はアクチュエータ・ブロック６の出
力端子に接続されている。ブロック６は，ピン２の電圧
値と機能的に接続された，少なくとも一対の通常開放さ
れた電子スイッチ１１および１２を有しており，すなわ
ち，ピン２の電圧値がピックアップされ，電子スイッチ
１１および１２を駆動可能なようにアクチュエータ・ブ
ロック６に，電圧信号として送り出す。
理状態を検出し，その動作機能をデジタル出力か，デジ
タル入力のいずれかに配置するために回路１の内部に回
路１０が設けられている。回路１０は，アクチュエータ
・ブロック６と，基準電圧Ｖｒｅｆが提供される第１の
反転入力端子８とを有する比較器７を有しており，第２
の非反転入力端子９はアクチュエータ・ブロック６の出
力端子に接続されている。ブロック６は，ピン２の電圧
値と機能的に接続された，少なくとも一対の通常開放さ
れた電子スイッチ１１および１２を有しており，すなわ
ち，ピン２の電圧値がピックアップされ，電子スイッチ
１１および１２を駆動可能なようにアクチュエータ・ブ
ロック６に，電圧信号として送り出す。
【００４６】内部インピーダンスＲｉｎｔは，ピン２と
アースとの間に接続されており，ピン２上に現れる電圧
値の変動を検出することができる。スイッチ１１，１２
は，内部インピーデンスＲｉｎｔの両端を比較器７の非
反転入力端子９に並列に接続する。比較器７は，ＭＵＴ
Ｅ２４（図１参照）などの回路の入力端子に接続するた
めの出力端子１６を有している。
アースとの間に接続されており，ピン２上に現れる電圧
値の変動を検出することができる。スイッチ１１，１２
は，内部インピーデンスＲｉｎｔの両端を比較器７の非
反転入力端子９に並列に接続する。比較器７は，ＭＵＴ
Ｅ２４（図１参照）などの回路の入力端子に接続するた
めの出力端子１６を有している。
【００４７】図３に示されている実施例において，回路
１０を，より詳細に説明する。内部抵抗Ｒｉｎｔは，信
号アースとピン２との間に直列に接続された一組の抵抗
Ｒ１，Ｒ２およびＲ３を有している。これらの抵抗の値
は，それぞれ，６，３０および６ｋｏｈｍｓであること
が望ましい。
１０を，より詳細に説明する。内部抵抗Ｒｉｎｔは，信
号アースとピン２との間に直列に接続された一組の抵抗
Ｒ１，Ｒ２およびＲ３を有している。これらの抵抗の値
は，それぞれ，６，３０および６ｋｏｈｍｓであること
が望ましい。
【００４８】第１の抵抗Ｒ１は，その一端がアースに接
続されており，他端が，好ましくは，ＭＯＳタイプであ
る第１の電界効果トランジスタＭ１および抵抗Ｒ２に接
続されている。トランジスタＭ１は，比較器７の非反転
入力端子９と，第２のＭＯＳトランジタＭ２のソース端
子に接続されたソース端子を有している。
続されており，他端が，好ましくは，ＭＯＳタイプであ
る第１の電界効果トランジスタＭ１および抵抗Ｒ２に接
続されている。トランジスタＭ１は，比較器７の非反転
入力端子９と，第２のＭＯＳトランジタＭ２のソース端
子に接続されたソース端子を有している。
【００４９】この第２のトランジスタＭ２は，抵抗Ｒ２
とＲ３のと間に接続されたドレイン端子と，その出力端
子がトラジスタＭ１のゲート端子に接続されたインバー
タ１３の入力端子に接続されたゲート端子を有してい
る。トランジスタＭ１とＭ２は，図２に示した２つのス
イッチ１１，１２と基本的には，同様の機能を果たす。
とＲ３のと間に接続されたドレイン端子と，その出力端
子がトラジスタＭ１のゲート端子に接続されたインバー
タ１３の入力端子に接続されたゲート端子を有してい
る。トランジスタＭ１とＭ２は，図２に示した２つのス
イッチ１１，１２と基本的には，同様の機能を果たす。
【００５０】抵抗Ｒ１，Ｒ２，Ｒ３は，第４の抵抗Ｒ４
と第３のＭＯＳトランジスタＭ３も含んでいるネットワ
ーク１４内に配置されている。好ましくは，４０ｋｏｈ
ｍｓ程度である抵抗Ｒ４はアースと，ピン２に接続され
たドレイン端子を有するトランジスタＭ３のソースとの
間に接続されている。
と第３のＭＯＳトランジスタＭ３も含んでいるネットワ
ーク１４内に配置されている。好ましくは，４０ｋｏｈ
ｍｓ程度である抵抗Ｒ４はアースと，ピン２に接続され
たドレイン端子を有するトランジスタＭ３のソースとの
間に接続されている。
【００５１】トランジスタＭ３のゲート端子は，さら
に，対応するソースおよびドレイン端子の結合によって
トランジスタＭ３に接続されている第４のトランジスタ
Ｍ４のゲート端子に接続されている。第４のトランジス
タＭ４のドレインおよびソース端子間には１２０ｋｏｈ
ｍｓ程度のバイアス用抵抗Ｒ５が接続されている。電流
ソースＡ１は，正８ｖｏｌｔ供給電圧Ｖｄｄをトランジ
スタＭ４のドレイン端子に供給する。
に，対応するソースおよびドレイン端子の結合によって
トランジスタＭ３に接続されている第４のトランジスタ
Ｍ４のゲート端子に接続されている。第４のトランジス
タＭ４のドレインおよびソース端子間には１２０ｋｏｈ
ｍｓ程度のバイアス用抵抗Ｒ５が接続されている。電流
ソースＡ１は，正８ｖｏｌｔ供給電圧Ｖｄｄをトランジ
スタＭ４のドレイン端子に供給する。
【００５２】インバータ４は，ＡＭＳ３（図１参照）な
どの回路の出力端子に接続された入力端子１８と，トラ
ンジスタＭ３およびＭ４のゲート端子と，トランジスタ
Ｍ２のゲート端子に接続された出力端子１９を有してい
る。
どの回路の出力端子に接続された入力端子１８と，トラ
ンジスタＭ３およびＭ４のゲート端子と，トランジスタ
Ｍ２のゲート端子に接続された出力端子１９を有してい
る。
【００５３】マイクロスイッチ５を動作させることによ
って，外部抵抗Ｒｅｘｔがアースに接続されているか否
かに応じて内部インピーデンスＲｉｎｔ内での変化を引
き起こす。
って，外部抵抗Ｒｅｘｔがアースに接続されているか否
かに応じて内部インピーデンスＲｉｎｔ内での変化を引
き起こす。
【００５４】内部インピーダンスの変化は，電流／電圧
変換により，比較器７によって検出される。したがっ
て，比較器７は，その出力端子の論理状態を変化させ，
回路１の一定の内部回路（図示せず）に制御信号１６を
送信する。内部インピーダンスの変化は，ピン２上の電
圧値の変化を引き起こす。特に，外部抵抗がアースされ
ている場合，電圧が低下する。
変換により，比較器７によって検出される。したがっ
て，比較器７は，その出力端子の論理状態を変化させ，
回路１の一定の内部回路（図示せず）に制御信号１６を
送信する。内部インピーダンスの変化は，ピン２上の電
圧値の変化を引き起こす。特に，外部抵抗がアースされ
ている場合，電圧が低下する。
【００５５】したがって，この変化が，ＭＯＳ技術回路
動作の状態と一致した値の範囲内で起きることが必要で
ある。しかしながら，外部抵抗の接続は，出力ピン２の
論理状態の変化を引き起こさない。
動作の状態と一致した値の範囲内で起きることが必要で
ある。しかしながら，外部抵抗の接続は，出力ピン２の
論理状態の変化を引き起こさない。
【００５６】本発明に係る回路の動作は，図３に示す実
施例を参考にして，検討する必要がある。その動作の４
つの異なった状態をインバータ４に投入される出力電圧
と，スイッチ５の開閉状態に基づいて，以下に説明す
る。
施例を参考にして，検討する必要がある。その動作の４
つの異なった状態をインバータ４に投入される出力電圧
と，スイッチ５の開閉状態に基づいて，以下に説明す
る。
【００５７】１）抵抗Ｒｅｘｔがアースに接続されてい
ない場合の高出力電圧 この場合，トランジタＭ１はオンであり，他のトランジ
スタＭ２はオフである。ソースＡ１からの電流は，トラ
ンジスタＭ４を介して抵抗Ｒ３，Ｒ２およびＲ１に流れ
る。
ない場合の高出力電圧 この場合，トランジタＭ１はオンであり，他のトランジ
スタＭ２はオフである。ソースＡ１からの電流は，トラ
ンジスタＭ４を介して抵抗Ｒ３，Ｒ２およびＲ１に流れ
る。
【００５８】この電流値は，トランジスタＭ１から比較
器７の入力端子９に転送される電圧値がスレッショルド
値Ｖｒｅｆより高くなるように設定されている。したが
って，比較器の出力は，Ａ１＊（Ｒ１＋Ｒ２＋Ｒ３）の
値とほぼ等しいロジック・ハイである。ピン２の電圧値
も高いが，標準的なＣＭＯＳ技術の電圧値と一致する。
器７の入力端子９に転送される電圧値がスレッショルド
値Ｖｒｅｆより高くなるように設定されている。したが
って，比較器の出力は，Ａ１＊（Ｒ１＋Ｒ２＋Ｒ３）の
値とほぼ等しいロジック・ハイである。ピン２の電圧値
も高いが，標準的なＣＭＯＳ技術の電圧値と一致する。
【００５９】２）抵抗Ｒｅｘｔがアースに接続されてい
る場合の高出力電圧 この場合は，抵抗Ｒｅｘｔが，一連の抵抗Ｒ１，Ｒ２，
Ｒ３を介して流れている電流の降下を引き起こすことを
除けば，上記の場合と同様である。したがって，比較器
入力端子９の電圧値は，その比較器を切り替えるには不
十分である。上記の場合と比較して，比較器出力端子１
６の電圧は，ロジック・ロウであり，並列に接続された
抵抗Ｒ１，Ｒ２，Ｒ３と，外部抵抗Ｒｅｘｔに依存して
いる。抵抗値を適切に設定することによって，ＣＭＯＳ
技術との一貫性をデジタルスレッショルド値の範囲内に
維持することが可能である。
る場合の高出力電圧 この場合は，抵抗Ｒｅｘｔが，一連の抵抗Ｒ１，Ｒ２，
Ｒ３を介して流れている電流の降下を引き起こすことを
除けば，上記の場合と同様である。したがって，比較器
入力端子９の電圧値は，その比較器を切り替えるには不
十分である。上記の場合と比較して，比較器出力端子１
６の電圧は，ロジック・ロウであり，並列に接続された
抵抗Ｒ１，Ｒ２，Ｒ３と，外部抵抗Ｒｅｘｔに依存して
いる。抵抗値を適切に設定することによって，ＣＭＯＳ
技術との一貫性をデジタルスレッショルド値の範囲内に
維持することが可能である。
【００６０】ピン２は，常に，Ａ１＊〔（Ｒ１＋Ｒ２＋
Ｒ３）／／Ｒｅｘｔ〕に等しい，ロッジック・ハイの状
態に保持されているので，外部抵抗の接続は，単に比較
器出力端子１６での電圧値の変化を引き起こさせるため
だけのものといってもよい。
Ｒ３）／／Ｒｅｘｔ〕に等しい，ロッジック・ハイの状
態に保持されているので，外部抵抗の接続は，単に比較
器出力端子１６での電圧値の変化を引き起こさせるため
だけのものといってもよい。
【００６１】３）抵抗がアースに接続されていない場合
の低出力電圧値 ソースＡ１から流れる電流は，抵抗Ｒ３，Ｒ２，Ｒ１お
よびＲ５を介して流れる。トランジスタＭ２はオンであ
り，トランジスタＭ１はオフである。抵抗Ｒ２に接続さ
れている比較器入力端子９の電圧は，基準スレショルド
電圧Ｖｒｅｆよりも高く，比較器７の出力はロジック・
ハイの状態にある。しかしながら，ピン２の電圧値は低
く，そして，直列に接続された抵抗Ｒ１，Ｒ２およびＲ
３と，Ｒ４とが並列に接続されていることからＡ１＊
〔（Ｒ１＋Ｒ２＋Ｒ３）／／Ｒ４〕に等しい。
の低出力電圧値 ソースＡ１から流れる電流は，抵抗Ｒ３，Ｒ２，Ｒ１お
よびＲ５を介して流れる。トランジスタＭ２はオンであ
り，トランジスタＭ１はオフである。抵抗Ｒ２に接続さ
れている比較器入力端子９の電圧は，基準スレショルド
電圧Ｖｒｅｆよりも高く，比較器７の出力はロジック・
ハイの状態にある。しかしながら，ピン２の電圧値は低
く，そして，直列に接続された抵抗Ｒ１，Ｒ２およびＲ
３と，Ｒ４とが並列に接続されていることからＡ１＊
〔（Ｒ１＋Ｒ２＋Ｒ３）／／Ｒ４〕に等しい。
【００６２】４）抵抗がアースに接続されている場合の
低出力電圧 ソースＡ１からの一定の電流が，アースに接続された外
部抵抗Ｒｅｘｔに還流される。比較器７の入力端子９の
電圧は，基準電圧Ｖｒｅｆより低く，出力端子１６の電
圧は，ロジック・ロウの状態にある。ピン２の電圧値
は，抵抗Ｒ４，外部抵抗Ｒｅｘｔ，および直列に接続さ
れたＲ１，Ｒ２，Ｒ３の並列接続によって固定されてい
る。したがって，ピン２における電圧値は上記の（３）
の場合とは異なっているが，依然としてロジック・ロウ
の状態であり，ＣＭＯＳ技術回路の状態と一致してい
る。
低出力電圧 ソースＡ１からの一定の電流が，アースに接続された外
部抵抗Ｒｅｘｔに還流される。比較器７の入力端子９の
電圧は，基準電圧Ｖｒｅｆより低く，出力端子１６の電
圧は，ロジック・ロウの状態にある。ピン２の電圧値
は，抵抗Ｒ４，外部抵抗Ｒｅｘｔ，および直列に接続さ
れたＲ１，Ｒ２，Ｒ３の並列接続によって固定されてい
る。したがって，ピン２における電圧値は上記の（３）
の場合とは異なっているが，依然としてロジック・ロウ
の状態であり，ＣＭＯＳ技術回路の状態と一致してい
る。
【００６３】外部抵抗がアースに接続された場合，ピン
２の論理値が変更なしに比較器の論理値の変化が起き
る。ピン２上の電圧値は，外部抵抗が接続されているか
否かによって多少変動するが，この変動は，ＣＭＯＳ技
術との一貫した値の範囲内で許容しうるものである。
２の論理値が変更なしに比較器の論理値の変化が起き
る。ピン２上の電圧値は，外部抵抗が接続されているか
否かによって多少変動するが，この変動は，ＣＭＯＳ技
術との一貫した値の範囲内で許容しうるものである。
【００６４】外部抵抗の接続が，ピン２で受信される制
御信号を示しているのと同様に，ピン２は，制御入力端
子として動作するけれども，出力端子として機能する際
には論理値の変更を受けない。したがって，比較器１６
の入力電圧は，スイッチ５の開閉状態に依存し，出力電
圧や，ピン２の電圧値には依存しない。ピン２の電圧
は，出力電圧に依存し，スイッチ５または比較器１６の
出力には依存しない。
御信号を示しているのと同様に，ピン２は，制御入力端
子として動作するけれども，出力端子として機能する際
には論理値の変更を受けない。したがって，比較器１６
の入力電圧は，スイッチ５の開閉状態に依存し，出力電
圧や，ピン２の電圧値には依存しない。ピン２の電圧
は，出力電圧に依存し，スイッチ５または比較器１６の
出力には依存しない。
【００６５】本発明に係る集積回路は，こうした技術的
問題を解決し，単極ピンが本発明を用いなければ，先行
技術におけるように２つの異なった制御ピンを必要とす
るであろう２つの別個のデジタル機能を果たすのに用い
ることができるなど多数の利点を提供してくれる。同じ
ピンを用いる２つの機能は相互に全く依存しあっておら
ず，出力論理値もＣＭＯＳ一貫性を保持する。したがっ
て，ピン２のデジタルコマンドは，そのピンよって実行
されるデジタル出力機能とは無関係である。
問題を解決し，単極ピンが本発明を用いなければ，先行
技術におけるように２つの異なった制御ピンを必要とす
るであろう２つの別個のデジタル機能を果たすのに用い
ることができるなど多数の利点を提供してくれる。同じ
ピンを用いる２つの機能は相互に全く依存しあっておら
ず，出力論理値もＣＭＯＳ一貫性を保持する。したがっ
て，ピン２のデジタルコマンドは，そのピンよって実行
されるデジタル出力機能とは無関係である。
【００６６】好都合なことに，この発明に係る回路は，
設定された値の外部インピーダンスの接続に続いて，デ
ジタル出力端子からの出力電圧の変動の測定に用いるこ
とができる。
設定された値の外部インピーダンスの接続に続いて，デ
ジタル出力端子からの出力電圧の変動の測定に用いるこ
とができる。
【００６７】以上に説明した本発明の実施例により，上
記特許請求の範囲に述べる本発明の範囲から逸脱せずに
上記の回路において，変更や修正が可能であることは勿
論である。例えば，本発明に係る回路は，スイッチング
のスパイクを回避するために，遅延回路を組み込むこと
もできる。比較器７は，単一のバイポーラｎｐｎトラン
ジスタであってもよく，また，スタンド・バイ機能はデ
ジタル制御ＭＵＴＥ機能で置き換えることもできる。
記特許請求の範囲に述べる本発明の範囲から逸脱せずに
上記の回路において，変更や修正が可能であることは勿
論である。例えば，本発明に係る回路は，スイッチング
のスパイクを回避するために，遅延回路を組み込むこと
もできる。比較器７は，単一のバイポーラｎｐｎトラン
ジスタであってもよく，また，スタンド・バイ機能はデ
ジタル制御ＭＵＴＥ機能で置き換えることもできる。
【００６８】
【発明の効果】以上説明したとおり，この発明に係る集
積回路およびその回路システムおよびそれと共に用いる
装置ならびに集積回路の使用方法は，少なくとも１つの
双方向ピン，すなわち，出力端子あるいは入力端子の二
重のモードで作動するように構成されたピンを有する集
積回路を得ることができる。
積回路およびその回路システムおよびそれと共に用いる
装置ならびに集積回路の使用方法は，少なくとも１つの
双方向ピン，すなわち，出力端子あるいは入力端子の二
重のモードで作動するように構成されたピンを有する集
積回路を得ることができる。
【００６９】また，本発明は，少なくとも２つの別個の
回路機能を，異なったデジタルあるいはアナログ論理機
能性を有する１つのピンにおいて提供し，さらに，１つ
の機能が他方の機能とは全く関係していないような構成
を提供することができる。
回路機能を，異なったデジタルあるいはアナログ論理機
能性を有する１つのピンにおいて提供し，さらに，１つ
の機能が他方の機能とは全く関係していないような構成
を提供することができる。
【図１】本発明に係る集積回路の概略構成を示す説明図
である。
である。
【図２】図１に示した構成をさらに詳細に示した説明図
である。
である。
【図３】図２に示した回路の詳細な構成を示す回路図で
ある。
ある。
【図４】従来における集積回路の構成を示すブロック図
である。
である。
１ 集積回路 ２ ピン ３ 第１の回路 ４ インバータ ５ スイッチ ６ アクチュエータ・ブロック ７ 比較器 ８ 反転入力端子 ９ 非反転入力端子 １０ 回路 １１ 電子スイッチ １２ 電子スイッチ １３ インバータ １４ ネットワーク
Claims (27)
- 【請求項１】 第１の機能を実行し，入力端子を有して
いる第１の回路と，第２の機能を実行し，出力端子を有
している第２の回路と，前記第１の回路に対する入力信
号と，前記第２の回路からの出力信号が該ピンの上に同
時に存在できるように前記入力端子に接続された１つの
ピンと，前記ピンの状態を検出するための前記第１の回
路，第２の回路およびピンに接続された第３の回路とを
具備することを特徴とする集積回路。 - 【請求項２】 前記回路が，前記ピンに電気的に接続さ
れた内部インピーダンスと，基準信号に接続された第１
の端子，および，内部インピーダンスに接続された第２
の端子を有しており，前記ピン上に存在する信号の変化
を検出するための比較器を含むことを特徴とする請求項
１記載の集積回路。 - 【請求項３】 前記回路が，さらに，複数のスイッチを
有するアクチュエータ・ブロックを含んでおり，前記ス
イッチが内部インピーダンスを前記比較器の第２の端子
に並列に接続することを特徴とする請求項２記載の集積
回路。 - 【請求項４】 前記スイッチが，電界効果トランジスタ
を含むことを特徴とする請求項３記載の集積回路。 - 【請求項５】 前記内部インピーダンスが，直列に接続
された複数の抵抗を含むことを特徴とする請求項２記載
の集積回路。 - 【請求項６】 前記一組の抵抗が，少なくとも３つの抵
抗を含むことを特徴とする請求項５記載の集積回路。 - 【請求項７】 前記回路が，さらに，１つのスイッチ
と，前記スイッチに接続された外部抵抗を含んでおり，
前記スイッチおよび外部抵抗が前記ピンに接続されてい
ることを特徴とする請求項１記載の集積回路。 - 【請求項８】 第１の論理機能を実行するための，入力
端子を有する第１の回路と，第２の論理機能を実行する
ための，出力端子を有する第２の回路とを有する回路シ
ステムにおいて，前記入力端子および出力端子に電気的
に接続された双方向ピンと，前記第１の回路，第２の回
路および単極のピンに接続された，前記第１の回路に前
記ピンを介して第１の信号を提供するための，さらに，
前記第２の回路から前記単極のピンに第２の信号を提供
するための回路とによって構成されており，前記第１の
信号が前記第１の回路に提供されるのと同時に前記第２
の信号を前記ピンにより検出することを特徴とする回路
システム。 - 【請求項９】 前記回路が，制御端子を有しているスイ
ッチを含んでおり，前記入力信号が前記制御端子におけ
る信号から抽出されることを特徴とする請求項８記載の
回路システム。 - 【請求項１０】 前記スイッチが，マイクロプロセッサ
のゲートを含むことを特徴とする請求項９記載の回路シ
ステム。 - 【請求項１１】 前記回路が，前記ピン，入力端子およ
び出力端子に電気的に接続された内部インピーダンスを
含むことを特徴とする請求項８記載の回路システム。 - 【請求項１２】 さらに，前記内部インピーダンスに接
続された電流ソースと，前記内部インピーダンスを介し
ての電圧から抽出される電圧を検出するための比較器を
含むことを特徴とする請求項１１記載の回路システム。 - 【請求項１３】 さらに，前記内部インピーダンスを介
しての電圧から抽出される電圧を前記インピーダンス制
御スイッチの位置に応じて変化させるための内部インピ
ーダンスの制御を目的とする第１および第２の位置を有
する，少なくとも１つのインピーダンス制御スイッチを
含むことを特徴とする請求項１２記載の回路システム。 - 【請求項１４】 前記インピーダンス制御スイッチが，
前記出力端子に電気的に接続されている１つの制御端子
を有することを特徴とする請求項１３記載の回路システ
ム。 - 【請求項１５】 前記インピーダンス制御スイッチが，
ＭＯＳトランジスタを含むことを特徴とする請求項１４
記載の回路システム。 - 【請求項１６】 前記比較器が，基準電圧に接続された
入力端子を有しており，前記スイッチが第１の位置にあ
る場合，前記抽出された電圧が基準電圧を越えており，
前記スイッチが第２の位置にある場合，前記抽出された
電圧が基準電圧を越えないことを特徴とする請求項１３
記載の回路システム。 - 【請求項１７】 入力信号を受信するための入力端子を
有する第１の回路および出力信号を提供するための出力
端子を有する第２の回路と共に使用するための装置にお
いて，前記入力端子および出力端子と電気的に接続され
た単一の端子ピンと，前記端子ピンに接続され，制御端
子を有するスイッチと，前記スイッチの制御端子上の信
号に対応して前記第１の回路に入力信号を提供し，さら
に，前記入力信号が前記第１の回路に提供されるのと同
時に前記出力信号から抽出された信号を提供するために
前記ピンに接続された回路を含むことを特徴とする装
置。 - 【請求項１８】 前記回路が，電流ソースと前記端子ピ
ンに接続された制御可能なインピーダンスを含んでお
り，前記インピーダンスが少なくとも部分的に前記制御
端子上の信号に対応し，さらに，少なくとも部分的に前
記出力信号に対応して制御されていることを特徴とする
請求項１７記載の装置。 - 【請求項１９】 前記回路が，さらに，複数の電気スイ
ッチを含み，少なくとも１つは前記出力端子に接続され
ていることを特徴とする請求項１８記載の装置。 - 【請求項２０】 入力端子で入力信号を受信するための
第１の回路と，出力端子で出力信号を提供するための第
２の回路を有しており，前記入力端子および出力端子が
前記ピンに同時に電気的に接続され，さらに，前記ピン
が制御端子を有するスイッチに接続されている集積回路
を使用する方法において，前記ピン上の信号から前記出
力信号を抽出する工程と，前記制御端子に信号を提供す
ることによって，前記第１の回路に入力信号を提供する
工程とを有することを特徴とする使用方法。 - 【請求項２１】 出力端子において，第１の電圧レベル
と，第２の電圧レベルとを有する出力信号を提供するた
めの第１の回路と，入力端子において，前記第１の電圧
レベルと，前記第２の電圧レベルとを有する入力信号を
受信するための第２の回路とを有するデジタル回路シス
テムにおいて，端子ピンと，前記端子ピンおよび基準電
圧に電気的に接続されたスイッチと，そして，前記端子
ピン，入力端子および出力端子に接続され，前記第１の
回路からの前記出力信号を受信し，さらに，前記第２の
回路に前記入力信号を提供し，第１の電圧レベル，第２
の電圧レベルのうちの１つを前記スイッチに応答して前
記第２の回路に提供すると同時に，前記出力端子の電圧
レベルに応答して前記端子ピンに電圧レベルを提供する
回路とを具備することを特徴とする回路システム。 - 【請求項２２】 前記第１の電圧レベルが，高デジタル
電圧レベルの範囲であり，第２の電圧レベルが，低デジ
タル電圧レベルの範囲であることを特徴とする請求項２
１記載の回路システム。 - 【請求項２３】 出力端子で出力信号を提供するための
出力端子を有する第１の回路と，入力端子で入力信号を
受信するための第２の回路と共に用いるための回路にお
いて，前記入力端子および出力端子に接続された制御可
能なインピーダンスと，前記インピーダンスおよび前記
出力端子に接続された，少なくとも１つの電気スイッチ
と，前記制御可能インピーダンスに接続された単極の端
子ピンと，前記端子ピンに接続された抵抗と，そして，
前記抵抗に直列に接続されたスイッチとを具備してお
り，前記スイッチと前記抵抗とが前記端子ピンと基準電
圧との間において直列に接続されていることを特徴とす
る回路システム。 - 【請求項２４】 さらに，前記インピーダンスと前記抵
抗に電流を提供するための電流ソースと，前記インピー
ダンスを通じて流れている電流から抽出される電圧を検
出するための電圧検出器とを含むことを特徴とする請求
項２３記載の回路システム。 - 【請求項２５】 前記電圧検出器が，比較器であること
を特徴とする請求項２４記載の回路システム。 - 【請求項２６】 前記抽出された電圧が，電気スイッチ
と，前記抵抗に直列に接続された前記スイッチが開閉状
態によって変動することを特徴とする請求項２４記載の
回路システム。 - 【請求項２７】 前記回路が，さらに，前記インピーダ
ンスに電流を提供するための電流ソースと，前記インピ
ーダンスを通じて流れる電流から抽出された電圧を検出
するための，基準電圧に接続された比較器とを含んでお
り，さらに，複数の電気スイッチがあり，少なくともそ
の一部が前記出力端子に接続されており，前記インピー
ダンスを通じて流れる電流から抽出される電圧が，電気
スイッチおよび前記抵抗に直列に接続されたスイッチの
開閉状態に応じて変動し，さらに，前記第１および第２
の回路が，それぞれ第１および第２のビット値に対応す
る高電圧範囲と低電圧範囲内の電圧を提供および受信す
るためのデジタル回路であることを特徴とし，さらに，
抵抗に直列に接続されたスイッチが閉じられている場
合，前記検出された抽出電圧が基準電圧よりも高いの
で，前記比較器が高電圧範囲の電圧を提供するように構
成されており，また，前記抵抗に直列に接続されたスイ
ッチが開いている場合，前記検出された抽出電圧が基準
電圧以下で前記比較器が低電圧範囲内の電圧を提供する
ように構成されており，さらに，前記出力信号が高電圧
範囲の電圧を有している場合，前記端子ピンが高電圧範
囲内の電圧を有しており，そして，前記出力信号が低電
圧範囲内の電圧を有している場合，端子ピンが低電圧範
囲の電圧を有していることを特徴とする請求項２３記載
の回路システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93830437A EP0651513B1 (en) | 1993-10-29 | 1993-10-29 | Integrated circuit with bidirectional pin |
| IT93830437.5 | 1993-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183791A true JPH07183791A (ja) | 1995-07-21 |
Family
ID=8215242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290591A Pending JPH07183791A (ja) | 1993-10-29 | 1994-10-31 | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5557236A (ja) |
| EP (1) | EP0651513B1 (ja) |
| JP (1) | JPH07183791A (ja) |
| KR (1) | KR950013044A (ja) |
| DE (1) | DE69312939T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
| JP7774096B1 (ja) * | 2024-06-07 | 2025-11-20 | カヤバ株式会社 | 電子機器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0743756B1 (de) * | 1995-05-05 | 1997-08-13 | Siemens Aktiengesellschaft | Konfigurierbare integrierte Schaltung |
| JPH10332790A (ja) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | 集積回路装置及びその検査方法 |
| KR100657255B1 (ko) * | 2000-06-16 | 2006-12-14 | 삼성전자주식회사 | 비디오 신호 처리 시스템 |
| US6922820B1 (en) * | 2000-10-12 | 2005-07-26 | Cypress Semiconductor Corp. | Circuit for generating silicon ID for PLDS |
| US7123729B2 (en) * | 2001-10-09 | 2006-10-17 | Thomson Licensing | Dual use of an integrated circuit pin and the switching of signals at said pin |
| US6833728B2 (en) * | 2001-10-23 | 2004-12-21 | Infineon Technologies Ag | Simultaneous bidirectional signal transmission |
| US7834235B2 (en) * | 2006-08-31 | 2010-11-16 | Kimberly-Clark Worldwide, Inc. | System for interactively training a child and a caregiver to assist the child to overcome bedwetting |
| GB2484524A (en) | 2010-10-14 | 2012-04-18 | Powervation Ltd | Pin programming a power supply controller |
| WO2013160715A1 (en) | 2012-04-26 | 2013-10-31 | Freescale Semiconductor, Inc. | Electronic device having a pin for setting its mode of operation and method to set a mode of operation for an electronic device having a pin |
| US20170294909A1 (en) * | 2016-04-12 | 2017-10-12 | Microchip Technology Incorporated | Power-Up Based Integrated Circuit Configuration |
| JP7031636B2 (ja) * | 2019-04-03 | 2022-03-08 | カシオ計算機株式会社 | 電子機器、ウェアラブルデバイス、信号処理方法、及びプログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526799A (en) * | 1978-06-23 | 1980-02-26 | Rca Corp | Circuit having twoopurpose terminal |
| US4350906A (en) * | 1978-06-23 | 1982-09-21 | Rca Corporation | Circuit with dual-purpose terminal |
| JPS5860825A (ja) * | 1981-10-06 | 1983-04-11 | Nec Corp | 半導体回路 |
| US4752700A (en) * | 1985-01-31 | 1988-06-21 | Maxim Integrated Products, Inc. | Apparatus for pre-defining circuit characteristics |
| US4797569A (en) * | 1987-01-27 | 1989-01-10 | Maxim Integrated Products | Apparatus for pre-defining circuit characteristics |
| US4835414A (en) * | 1988-03-14 | 1989-05-30 | Advanced Micro Devices, Inc. | Flexible, reconfigurable terminal pin |
| JPH01256212A (ja) * | 1988-04-06 | 1989-10-12 | Matsushita Electric Ind Co Ltd | 双方向バッファ回路 |
| JPH03148827A (ja) * | 1989-11-06 | 1991-06-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH04212519A (ja) * | 1990-09-03 | 1992-08-04 | Fujitsu Ltd | バス端子の切替回路 |
| JPH04262440A (ja) * | 1991-02-18 | 1992-09-17 | Nec Corp | 半導体集積回路 |
-
1993
- 1993-10-29 DE DE69312939T patent/DE69312939T2/de not_active Expired - Fee Related
- 1993-10-29 EP EP93830437A patent/EP0651513B1/en not_active Expired - Lifetime
-
1994
- 1994-09-19 US US08/308,708 patent/US5557236A/en not_active Expired - Lifetime
- 1994-10-28 KR KR1019940027913A patent/KR950013044A/ko not_active Ceased
- 1994-10-31 JP JP6290591A patent/JPH07183791A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
| JP7774096B1 (ja) * | 2024-06-07 | 2025-11-20 | カヤバ株式会社 | 電子機器 |
| WO2025253884A1 (ja) * | 2024-06-07 | 2025-12-11 | カヤバ株式会社 | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69312939D1 (de) | 1997-09-11 |
| EP0651513B1 (en) | 1997-08-06 |
| EP0651513A1 (en) | 1995-05-03 |
| US5557236A (en) | 1996-09-17 |
| DE69312939T2 (de) | 1998-01-02 |
| KR950013044A (ko) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316916B2 (en) | Method and mechanism to prevent corruption of data | |
| US5430438A (en) | Method and device for functional monitoring of an electrical load | |
| US6566911B1 (en) | Multiple-mode CMOS I/O cell | |
| US8575978B2 (en) | Semiconductor device, electronic device, and method of testing the semiconductor device | |
| JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
| US5399965A (en) | Floating data interface | |
| US5672917A (en) | Semiconductor power switch system | |
| US11955957B2 (en) | Smart electronic switch | |
| US20200244259A1 (en) | Multi-functional pin of an integrated circuit | |
| EP0357366A1 (en) | Improved current mirror circuit | |
| US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
| CN120414425A (zh) | 通信控制器短路保护 | |
| US5729062A (en) | Active plug-in circuit | |
| CN113796009B (zh) | 电子电路和传感器系统 | |
| US6420898B2 (en) | Input/output buffer capable of supporting a multiple of transmission logic buses | |
| WO1997003498A1 (fr) | Circuit de sortie et dispositif electronique utilisant ledit circuit | |
| CN111624518B (zh) | 传感器及其断路检测电路 | |
| CN119276251A (zh) | 智能半导体开关中的漏电流的检测 | |
| JP2003533069A (ja) | 電力をパッドを介して集積回路に供給するための回路構成 | |
| US6064256A (en) | High frequency multi-stage capacitively coupled amplifier circuits | |
| US5936389A (en) | Terminating resistance circuit | |
| US5789943A (en) | V.35 network terminator | |
| JPH1127845A (ja) | 過電流防止回路 | |
| CN111404538B (zh) | 连接电路及其连接方法 | |
| JPS6115418A (ja) | 電気回路装置 |