JPH07183821A - 復調器 - Google Patents
復調器Info
- Publication number
- JPH07183821A JPH07183821A JP5346079A JP34607993A JPH07183821A JP H07183821 A JPH07183821 A JP H07183821A JP 5346079 A JP5346079 A JP 5346079A JP 34607993 A JP34607993 A JP 34607993A JP H07183821 A JPH07183821 A JP H07183821A
- Authority
- JP
- Japan
- Prior art keywords
- fading
- subcarrier
- distortion amount
- subcarriers
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 フェージングピッチの長い環境下において，
フェージング補償回路の処理時間の短縮化及び消費電力
の削減が可能な復調器を提供することを第１の目的と
し，フェージング歪量の補償精度を向上させることを第
２の目的とする。 【構成】 各サブキャリアにおける一定時間内の包絡線
レベルを測定してフェージングピッチを求め，該フェー
ジングピッチの長さに応じて疑似フェージング歪量の算
出をするか否かを選択するよう構成することにより，処
理時間を短縮化する。また，各サブキャリア間の初期位
相誤差を検出し，所要のサブキャリアの位相に合わせる
よう構成することにより，補償精度を向上させる。
フェージング補償回路の処理時間の短縮化及び消費電力
の削減が可能な復調器を提供することを第１の目的と
し，フェージング歪量の補償精度を向上させることを第
２の目的とする。 【構成】 各サブキャリアにおける一定時間内の包絡線
レベルを測定してフェージングピッチを求め，該フェー
ジングピッチの長さに応じて疑似フェージング歪量の算
出をするか否かを選択するよう構成することにより，処
理時間を短縮化する。また，各サブキャリア間の初期位
相誤差を検出し，所要のサブキャリアの位相に合わせる
よう構成することにより，補償精度を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は，データを伝送する通信
装置の復調器に関するものである。
装置の復調器に関するものである。
【０００２】
【従来の技術】図２に，従来の復調器におけるフェージ
ング補償回路の構成図を示す。図２において，入力端子
１より入力された信号は，自動周波数制御装置２を介し
準同期直交検波器４に入力され，準同期直交検波器４に
は，自動周波数制御装置２より制御されたＶＣＯ３が接
続される。準同期直交検波器４より出力された信号は，
信号分離回路５を介して疑似フェージング歪量推定回路
６と各サブキャリアのフェージング補償回路８とに分離
入力される。また，疑似フェージング歪量推定回路６か
らの出力信号は，フェージング歪量推定回路７を介して
各サブキャリアのフェージング補償回路８に入力され，
上記フェージング歪量推定回路７からの信号を基に，各
フェージング補償回路８においてフェージング歪が補償
され，出力端子９からフェージング歪を除去された信号
が出力される。
ング補償回路の構成図を示す。図２において，入力端子
１より入力された信号は，自動周波数制御装置２を介し
準同期直交検波器４に入力され，準同期直交検波器４に
は，自動周波数制御装置２より制御されたＶＣＯ３が接
続される。準同期直交検波器４より出力された信号は，
信号分離回路５を介して疑似フェージング歪量推定回路
６と各サブキャリアのフェージング補償回路８とに分離
入力される。また，疑似フェージング歪量推定回路６か
らの出力信号は，フェージング歪量推定回路７を介して
各サブキャリアのフェージング補償回路８に入力され，
上記フェージング歪量推定回路７からの信号を基に，各
フェージング補償回路８においてフェージング歪が補償
され，出力端子９からフェージング歪を除去された信号
が出力される。
【０００３】以下，この従来例について説明する。各サ
ブキャリアの基本スロット構成は，図３に示すように振
幅と位相が既知であるパイロットシンボルを周期的に１
〜Ｎの各サブキャリア間で交互に挿入している構成であ
る。このうちのサブキャリア１〜４を用いて動作説明を
する。まず，各スロットの受信パイロットシンボル信号
におけるフェージング歪量を算出し，このフェージング
歪量を基準にして，１〜４のサブキャリア間においてパ
イロットシンボルと同じシンボル間隔に挿入されている
シンボル位置に，図４のように疑似的にフェージング歪
量を補間推定し設定する。
ブキャリアの基本スロット構成は，図３に示すように振
幅と位相が既知であるパイロットシンボルを周期的に１
〜Ｎの各サブキャリア間で交互に挿入している構成であ
る。このうちのサブキャリア１〜４を用いて動作説明を
する。まず，各スロットの受信パイロットシンボル信号
におけるフェージング歪量を算出し，このフェージング
歪量を基準にして，１〜４のサブキャリア間においてパ
イロットシンボルと同じシンボル間隔に挿入されている
シンボル位置に，図４のように疑似的にフェージング歪
量を補間推定し設定する。
【０００４】この疑似的なフェージング歪量の算出につ
いて，その具体例を図５を用いて説明する。図５におい
て，Ｓ１〜Ｓ４は各サブキャリア数，Ｃ１〜Ｃ４は，各
サブキャリアの同一シンボル位置におけるフェージング
歪量でＣ１，Ｃ３は，パイロットシンボルより算出した
歪量，Ｃ２，Ｃ４は，疑似フェージング歪量を示し，各
Ｃを結ぶ直線は，補間公式を用いて求めた補間直線であ
る。図５において，実際にパイロットシンボルより算出
したフェージング歪量である２点（Ｓ１，Ｃ１）（Ｓ
３，Ｃ３）を結ぶ直線の傾きを求め，補間法を用いて残
りの２点（Ｓ２，Ｃ２）（Ｓ４，Ｃ４）を推定する。ま
た，Ｃ１〜Ｃ４の歪量設定が反対の場合にも同様に２点
（Ｓ２，Ｃ２）（Ｓ４，Ｃ４）を用いて，２点（Ｓ１，
Ｃ１）（Ｓ３，Ｃ３）を推定する。以上のような過程を
行うことで，疑似フェージング歪量を推定する。
いて，その具体例を図５を用いて説明する。図５におい
て，Ｓ１〜Ｓ４は各サブキャリア数，Ｃ１〜Ｃ４は，各
サブキャリアの同一シンボル位置におけるフェージング
歪量でＣ１，Ｃ３は，パイロットシンボルより算出した
歪量，Ｃ２，Ｃ４は，疑似フェージング歪量を示し，各
Ｃを結ぶ直線は，補間公式を用いて求めた補間直線であ
る。図５において，実際にパイロットシンボルより算出
したフェージング歪量である２点（Ｓ１，Ｃ１）（Ｓ
３，Ｃ３）を結ぶ直線の傾きを求め，補間法を用いて残
りの２点（Ｓ２，Ｃ２）（Ｓ４，Ｃ４）を推定する。ま
た，Ｃ１〜Ｃ４の歪量設定が反対の場合にも同様に２点
（Ｓ２，Ｃ２）（Ｓ４，Ｃ４）を用いて，２点（Ｓ１，
Ｃ１）（Ｓ３，Ｃ３）を推定する。以上のような過程を
行うことで，疑似フェージング歪量を推定する。
【０００５】次に，パイロットシンボルのフェージング
歪量及び上記疑似的に設定したフェージング歪量を基準
にして補間推定を行い，各データシンボルにおけるフェ
ージング歪推定量を求めフェージング補償を行う。１つ
のサブキャリに着目した場合，以上の様に複数のサブキ
ャリア間で疑似的にフェージング歪量を補間推定し設定
することで，本来のパイロットシンボル挿入間隔つまり
サンプリング周期より，速い周期でサンプリングを行っ
たことと等しくなり，サブキャリア内のデータシンボル
数を変化させることなく，速いフェージング変動周期
（以下，フェージングピッチと呼ぶ）に対してのフェー
ジング補償追従性の向上を行う。
歪量及び上記疑似的に設定したフェージング歪量を基準
にして補間推定を行い，各データシンボルにおけるフェ
ージング歪推定量を求めフェージング補償を行う。１つ
のサブキャリに着目した場合，以上の様に複数のサブキ
ャリア間で疑似的にフェージング歪量を補間推定し設定
することで，本来のパイロットシンボル挿入間隔つまり
サンプリング周期より，速い周期でサンプリングを行っ
たことと等しくなり，サブキャリア内のデータシンボル
数を変化させることなく，速いフェージング変動周期
（以下，フェージングピッチと呼ぶ）に対してのフェー
ジング補償追従性の向上を行う。
【０００６】
【発明が解決しようとする課題】しかし，前述の従来例
では，実際に信号が受けるフェージングピッチに関係な
く，常に同じ処理を行なうため，フェージングピッチが
長い場合でも必要以上の速度でフェージング歪量を推定
しているため，処理時間，消費電力が必要以上にかかっ
てしまうという欠点がある。本発明では，この欠点を除
去し，フェージングピッチの長い環境下において，処理
時間を短縮できる復調器を提供することを第１の目的と
する。また，本発明の第２の目的は，フェージング歪の
補償精度を向上させた復調器を提供することにある。
では，実際に信号が受けるフェージングピッチに関係な
く，常に同じ処理を行なうため，フェージングピッチが
長い場合でも必要以上の速度でフェージング歪量を推定
しているため，処理時間，消費電力が必要以上にかかっ
てしまうという欠点がある。本発明では，この欠点を除
去し，フェージングピッチの長い環境下において，処理
時間を短縮できる復調器を提供することを第１の目的と
する。また，本発明の第２の目的は，フェージング歪の
補償精度を向上させた復調器を提供することにある。
【０００７】
【課題を解決するための手段】本発明は，上記第１の目
的を達成させるために，各サブキャリアリアにおける一
定時間内の包絡線レベルを測定してフェージングピッチ
を求め，該フェージングピッチの長さに応じて上述した
疑似フェージング歪量の算出を行なうか否かを択一的に
制御するようにしたものである。本発明は，上記第２の
目的を達成するために，各サブキャリアスロット先頭の
同期シンボルを利用し，同一時刻におけるサブキャリア
毎の初期位相誤差を検出し，所要のサブキャリアの位相
に合わせ込みを行なうことで，各サブキャリア間の位相
差を無くすようにしたものである。
的を達成させるために，各サブキャリアリアにおける一
定時間内の包絡線レベルを測定してフェージングピッチ
を求め，該フェージングピッチの長さに応じて上述した
疑似フェージング歪量の算出を行なうか否かを択一的に
制御するようにしたものである。本発明は，上記第２の
目的を達成するために，各サブキャリアスロット先頭の
同期シンボルを利用し，同一時刻におけるサブキャリア
毎の初期位相誤差を検出し，所要のサブキャリアの位相
に合わせ込みを行なうことで，各サブキャリア間の位相
差を無くすようにしたものである。
【０００８】
【作用】その結果，フェージングピッチが予め設定した
しきい値以上であれば，疑似フェージング歪量の算出を
停止し，フェージング歪量推定回路のみでフェージング
歪量を算出することによりフェージングの瞬時変動の比
較的ゆるやかな環境下では，疑似フェージング歪量の算
出が停止する頻度が高くなることから処理時間の短縮
化，低消費電力化を図ることが可能となる。また，各サ
ブキャリア間の位相差を無くすことにより，補償精度お
よび補償追従性の向上が可能となる。
しきい値以上であれば，疑似フェージング歪量の算出を
停止し，フェージング歪量推定回路のみでフェージング
歪量を算出することによりフェージングの瞬時変動の比
較的ゆるやかな環境下では，疑似フェージング歪量の算
出が停止する頻度が高くなることから処理時間の短縮
化，低消費電力化を図ることが可能となる。また，各サ
ブキャリア間の位相差を無くすことにより，補償精度お
よび補償追従性の向上が可能となる。
【０００９】
【実施例】以下，この本発明の一実施例について図１を
用いて説明する。図１において，入力端子１より入力さ
れた信号は，自動周波数制御装置２を介し準同期直交検
波器４に入力され，この準同期直交検波器４には，自動
周波数制御装置２より制御されたＶＣＯ３が接続され
る。準同期直交検波器４より出力された信号は，信号分
離回路５を介して各サブキャリアのフェージング補償回
路８とフェージングピッチ判定回路１０とに分離入力さ
れ，フェージングピッチ判定回路１０は，疑似フェージ
ング歪推定回路６とフェージング歪推定回路７に接続さ
れる。疑似フェージング歪推定回路６からの出力信号
は，フェージング歪推定回路７を介して各サブキャリア
のフェージング補償回路８に入力され，フェージング歪
推定回路７より出力された信号を基に，各フェージング
補償回路８においてフェージング歪が補償され，出力端
子９からフェージング歪を除去された信号が出力され
る。
用いて説明する。図１において，入力端子１より入力さ
れた信号は，自動周波数制御装置２を介し準同期直交検
波器４に入力され，この準同期直交検波器４には，自動
周波数制御装置２より制御されたＶＣＯ３が接続され
る。準同期直交検波器４より出力された信号は，信号分
離回路５を介して各サブキャリアのフェージング補償回
路８とフェージングピッチ判定回路１０とに分離入力さ
れ，フェージングピッチ判定回路１０は，疑似フェージ
ング歪推定回路６とフェージング歪推定回路７に接続さ
れる。疑似フェージング歪推定回路６からの出力信号
は，フェージング歪推定回路７を介して各サブキャリア
のフェージング補償回路８に入力され，フェージング歪
推定回路７より出力された信号を基に，各フェージング
補償回路８においてフェージング歪が補償され，出力端
子９からフェージング歪を除去された信号が出力され
る。
【００１０】以下，この実施例の動作について説明す
る。図１のフェージングピッチ判定回路１０において
は，包絡線検波器で包絡線を検出し，その包絡線レベル
を予め設定したしきい値と比較器により比較し，一定時
間内におけるしきい値との交差回数をカウンターを用い
てカウントすることでフェージングピッチを求め，以後
の処理過程の切り替えを行う。この求めたフェージング
ピッチが，本来の一つのサブキャリアにおけるパイロッ
トシンボル間隔で十分対応できる場合，疑似フェージン
グ歪量を設定せず，現行のパイロットシンボルより求め
たフェージング歪量を基に，各データシンボルにおける
フェージング歪推定量を算出する。また，フェージング
ピッチが本来の１サブキャリアにおけるパイロットシン
ボル間隔で対応できない場合，従来の方式通り疑似フェ
ージング歪量を設定し，フェージングピッチへの追従性
を向上させた後に各データシンボルにおけるフェージン
グ歪推定量を算出する。なお，フェージング補償につい
ては，従来と同様の方法で補償を行うものである。
る。図１のフェージングピッチ判定回路１０において
は，包絡線検波器で包絡線を検出し，その包絡線レベル
を予め設定したしきい値と比較器により比較し，一定時
間内におけるしきい値との交差回数をカウンターを用い
てカウントすることでフェージングピッチを求め，以後
の処理過程の切り替えを行う。この求めたフェージング
ピッチが，本来の一つのサブキャリアにおけるパイロッ
トシンボル間隔で十分対応できる場合，疑似フェージン
グ歪量を設定せず，現行のパイロットシンボルより求め
たフェージング歪量を基に，各データシンボルにおける
フェージング歪推定量を算出する。また，フェージング
ピッチが本来の１サブキャリアにおけるパイロットシン
ボル間隔で対応できない場合，従来の方式通り疑似フェ
ージング歪量を設定し，フェージングピッチへの追従性
を向上させた後に各データシンボルにおけるフェージン
グ歪推定量を算出する。なお，フェージング補償につい
ては，従来と同様の方法で補償を行うものである。
【００１１】図６に本発明の他の実施例の構成図を示
す。図６において，ＲＦ部，またはＩＦ部より入力端子
１に入力された信号は，自動周波数制御装置２を介し
て，準同期直交検波器４に入力され，再生された搬送波
により同相成分，直交成分に分離される。この準同期直
交検波器４より出力された同相，直交成分の信号は，サ
ブキャリア間位相差補正回路１１にてサブキャリア間の
位相差を補正し，信号分離回路５により，パイロットシ
ンボルとデータシンボルとに分離する。パイロットシン
ボルは，パイロットシンボル歪量算出回路１２に入力さ
れ，パイロットシンボルにおける歪量を算出する。デー
タシンボルは，各サブキャリアのフェージング補償回路
８に入力される。疑似フェージング歪推定回路６では，
パイロットシンボル歪量算出回路１２からの入力信号を
基に疑似フェージング歪量の補間推定を行う。フェージ
ング歪量推定回路７では，このパイロットシンボル歪量
算出回路１２からのパイロットシンボルにおける歪量，
および疑似フェージング歪量推定回路６からの疑似パイ
ロットシンボルの歪量を基に，各サブキャリアごとにデ
ータシンボルにおける歪量の推定を行う。フェージング
歪量推定回路７からの出力信号を基に，フェージング補
償回路８で各サブキャリアごとのフェージング補償を行
い，出力端子９からフェージング歪を除去された，再生
データシンボルが出力される。
す。図６において，ＲＦ部，またはＩＦ部より入力端子
１に入力された信号は，自動周波数制御装置２を介し
て，準同期直交検波器４に入力され，再生された搬送波
により同相成分，直交成分に分離される。この準同期直
交検波器４より出力された同相，直交成分の信号は，サ
ブキャリア間位相差補正回路１１にてサブキャリア間の
位相差を補正し，信号分離回路５により，パイロットシ
ンボルとデータシンボルとに分離する。パイロットシン
ボルは，パイロットシンボル歪量算出回路１２に入力さ
れ，パイロットシンボルにおける歪量を算出する。デー
タシンボルは，各サブキャリアのフェージング補償回路
８に入力される。疑似フェージング歪推定回路６では，
パイロットシンボル歪量算出回路１２からの入力信号を
基に疑似フェージング歪量の補間推定を行う。フェージ
ング歪量推定回路７では，このパイロットシンボル歪量
算出回路１２からのパイロットシンボルにおける歪量，
および疑似フェージング歪量推定回路６からの疑似パイ
ロットシンボルの歪量を基に，各サブキャリアごとにデ
ータシンボルにおける歪量の推定を行う。フェージング
歪量推定回路７からの出力信号を基に，フェージング補
償回路８で各サブキャリアごとのフェージング補償を行
い，出力端子９からフェージング歪を除去された，再生
データシンボルが出力される。
【００１２】以下，本実施例の動作について説明する。
図６において，サブキャリア間位相補正回路１１は，各
サブキャリアの同期シンボルの位相を検出し，この求め
た各位相を所要のサブキャリアの位相に，合わせ込みを
行う。次に，この位相の合わせ込みの詳細をサブキャリ
ア２を基準にサブキャリア１〜４を合わせ込む例につい
て以下説明する。図７において，同一時間上に位置して
いる各サブキャリアのスロット先頭の同期シンボルＰ１
の位相歪量θN を，同相成分の歪量ＩPIN と，直交成分
の歪量ＱPIN を用いて算出する。このθN は，図９に示
すように，レイリーフェージング下においては，フェー
ジングによる位相歪量Ｃp1と初期位相誤差△θN との和
で，この関係を式で示すと以下の式となる。
図６において，サブキャリア間位相補正回路１１は，各
サブキャリアの同期シンボルの位相を検出し，この求め
た各位相を所要のサブキャリアの位相に，合わせ込みを
行う。次に，この位相の合わせ込みの詳細をサブキャリ
ア２を基準にサブキャリア１〜４を合わせ込む例につい
て以下説明する。図７において，同一時間上に位置して
いる各サブキャリアのスロット先頭の同期シンボルＰ１
の位相歪量θN を，同相成分の歪量ＩPIN と，直交成分
の歪量ＱPIN を用いて算出する。このθN は，図９に示
すように，レイリーフェージング下においては，フェー
ジングによる位相歪量Ｃp1と初期位相誤差△θN との和
で，この関係を式で示すと以下の式となる。
【００１３】 θN＝ｔａｎ1（ＱP1N／ＩP1n）＝Ｃp1＋△θN・・・・ （Ｎ：サブキャリア数）
【００１４】以上のように，サブキャリア間位相差補正
回路１１内で算出した各θN を用いて，サブキャリア２
に合わせ込む位相差補正量θN-2を算出する。算出方法
は，図１０に示した各サブキャリアの同期シンボルにお
ける位相歪量θ1〜θ4を用い，サブキャリア２の位相歪
量θ2との位相差θN-2を求める。このθN-2 は，次の
式に示すように，各サブキャリア共通のフェージングに
よる位相歪量ＣP1の項は無くなり，サブキャリア２との
位相差だけが求まる。この値が，各サブキャリアの合わ
せ込む位相差補正量θN-2となる。
回路１１内で算出した各θN を用いて，サブキャリア２
に合わせ込む位相差補正量θN-2を算出する。算出方法
は，図１０に示した各サブキャリアの同期シンボルにお
ける位相歪量θ1〜θ4を用い，サブキャリア２の位相歪
量θ2との位相差θN-2を求める。このθN-2 は，次の
式に示すように，各サブキャリア共通のフェージングに
よる位相歪量ＣP1の項は無くなり，サブキャリア２との
位相差だけが求まる。この値が，各サブキャリアの合わ
せ込む位相差補正量θN-2となる。
【００１５】 θ1-2＝θ1−θ2＝（ＣP1＋△θ1）＋（Ｃp1＋△θ2） ＝△θ1−△θ2 θ3-2＝θ3−θ2＝△θ3−△θ2 θ4-2＝θ4−θ2＝△θ4−△θ2・・・・・
【００１６】以上の式で求めた各θN-2を用いて，各サ
ブキャリアごとにスロット内の全シンボルに対して位相
補正を行うことで，各サブキャリアの位相をサブキャリ
ア２に合わせ込むことができる。このように，全サブキ
ャリアの位相を均一に揃えることで，他サブキャリアの
パイロットシンボル利用が可能となり，準同期検波方式
を用いた場合も，他のサブキャリアのパイロットシンボ
ルを用いたフェージング補償が可能となる。また，フェ
ージング補償については，従来と同様の方法で補償を行
うものである。なお，図１に示す実施例において，同様
に準同期直交検波部４の出力段と信号分離回路５の入力
段間に，上記サブキャリア間位相差補正回路を設けるこ
とにより，処理時間を短縮でき，かつフェージング歪の
補償精度を向上させた復調器を提供できる。
ブキャリアごとにスロット内の全シンボルに対して位相
補正を行うことで，各サブキャリアの位相をサブキャリ
ア２に合わせ込むことができる。このように，全サブキ
ャリアの位相を均一に揃えることで，他サブキャリアの
パイロットシンボル利用が可能となり，準同期検波方式
を用いた場合も，他のサブキャリアのパイロットシンボ
ルを用いたフェージング補償が可能となる。また，フェ
ージング補償については，従来と同様の方法で補償を行
うものである。なお，図１に示す実施例において，同様
に準同期直交検波部４の出力段と信号分離回路５の入力
段間に，上記サブキャリア間位相差補正回路を設けるこ
とにより，処理時間を短縮でき，かつフェージング歪の
補償精度を向上させた復調器を提供できる。
【００１７】
【発明の効果】本発明によれば，フェージングピッチに
対する処理過程を切り換えることにより処理時間を短縮
し応答待機時間を増加させることができ，その分の消費
電力を削減できる。また，本発明によれば，サブキャリ
ア間の位相差をサブキャリア間位相差補正部で補正する
ことによりフェージング補償の補償精度および補償追従
性向上が可能となる。
対する処理過程を切り換えることにより処理時間を短縮
し応答待機時間を増加させることができ，その分の消費
電力を削減できる。また，本発明によれば，サブキャリ
ア間の位相差をサブキャリア間位相差補正部で補正する
ことによりフェージング補償の補償精度および補償追従
性向上が可能となる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】従来の復調器の構成を示すブロック図。
【図３】パイロットシンボルの挿入位置関係の一例を示
したスロット構成図。
したスロット構成図。
【図４】４つのサブキャリアを用いたスロット構成図。
【図５】実際のフェージング歪量と疑似フェージング歪
量との補間関係図。
量との補間関係図。
【図６】本発明の他の実施例の構成を示すブロック図。
【図７】スロット構成図。
【図８】疑似フェージング歪量設定図。
【図９】初期位相誤差を示す図。
【図１０】サブキャリア間位相差補正量を示す図。
１ 入力端子 ２ 自動周波数制御装置 ３ ＶＣＯ ４ 準同期直交検波器 ５ 信号分離回路 ６ 疑似フェージング歪量推定回路 ７ フェージング歪量推定回路 ８ フェージング補償回路 ９ 出力端子 １０ フェージングピッチ判定回路 １１ サブキャリア間位相差補正回路 １２ パイロットシンボル歪量算出回路
Claims (2)
- 【請求項１】 複数のサブキャリアを有するマルチキャ
リア伝送方式を用いたデータ伝送装置の復調器であっ
て，前記各々のサブキャリアにおいてデータシンボル列
に周期的に挿入されたパイロットシンボルを用いてフェ
ージング補償を行う復調器において，他のサブキャリア
におけるパイロットシンボルから擬似的にフェージング
歪量を算出する疑似フェージング歪量算出手段と，前記
各々のサブキャリアにおける包絡線レベルを測定してフ
ェージングピッチを求める手段と，該フェージングピッ
チの長さに応じて前記疑似フェージング歪量算出手段の
動作／非動作を択一的に制御する手段とを有することを
特徴とする復調器。 - 【請求項２】 複数のサブキャリアを有するマルチキャ
リア伝送方式を用いたデータ伝送装置の復調器であっ
て，前記各々のサブキャリアにおいてデータシンボル列
に周期的に挿入されたパイロットシンボルを用いてフェ
ージング補償を行う復調器において，前記各々のサブキ
ャリア間の位相差を補正する補正手段を有することを特
徴とする復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5346079A JPH07183821A (ja) | 1993-12-22 | 1993-12-22 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5346079A JPH07183821A (ja) | 1993-12-22 | 1993-12-22 | 復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183821A true JPH07183821A (ja) | 1995-07-21 |
Family
ID=18381001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5346079A Pending JPH07183821A (ja) | 1993-12-22 | 1993-12-22 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183821A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990023276A (ko) * | 1997-08-05 | 1999-03-25 | 이데이 노부유끼 | 수신장치, 무선통신 시스템 및 통신방법 |
-
1993
- 1993-12-22 JP JP5346079A patent/JPH07183821A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990023276A (ko) * | 1997-08-05 | 1999-03-25 | 이데이 노부유끼 | 수신장치, 무선통신 시스템 및 통신방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7139340B2 (en) | Robust OFDM carrier recovery methods and apparatus | |
| JP4125715B2 (ja) | Ｏｆｄｍシステムでの初期周波数の同期方法及び装置 | |
| EP1408664A2 (en) | Reception of multicarrier signals | |
| JP4293798B2 (ja) | マルチキャリア信号を搬送するチャネルの伝達関数を推定する方法及びマルチキャリア受信機 | |
| JPS6147454B2 (ja) | ||
| JP3116735B2 (ja) | 自動周波数補正装置 | |
| US7778357B2 (en) | COFDM demodulator | |
| EP1826971B1 (en) | Wireless receiver apparatus | |
| JP2000244440A (ja) | 周波数オフセット補正装置 | |
| JP3419567B2 (ja) | デジタル信号のシンボル識別点検出回路 | |
| GB2353681A (en) | OFDM symbol synchronisation | |
| JPH08265184A (ja) | マルチキャリア変調方式用受信機 | |
| JP2871655B1 (ja) | シンボル同期回路 | |
| JP2000341236A (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法 | |
| JP3145054B2 (ja) | 直交周波数分割多重方式用受信機 | |
| JP2818148B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP2002232389A (ja) | Ｏｆｄｍ受信装置 | |
| KR102574425B1 (ko) | 기저대역의 ofdm 수신 장치 및 그 장치에서의 샘플 클럭 오류 추정 방법 | |
| JP4563620B2 (ja) | 伝送路特性測定装置 | |
| JP2002290371A (ja) | 直交周波数分割多重伝送信号受信装置 | |
| JPH09246917A (ja) | 周波数誤差推定装置 | |
| CN101583185B (zh) | 宽带无线通信系统中的同步跟踪装置和同步跟踪方法 | |
| JP2002141885A (ja) | Ｏｆｄｍ受信機 | |
| JP3267786B2 (ja) | フェージング歪補償装置 | |
| JP3114409B2 (ja) | マルチキャリア変調方式用受信機 |