JPH07183879A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】同一周波数、または、その分周周波数に同期し
てデータが入出力されるデータ転送装置において、クロ
ック位相差検出回路を持つ事により、クロックの位相差
が生じる事によるデータの取りこぼしをなくし、確実な
データ転送を行う。 【構成】受信側は、送信側のクロック１をサンプリング
回路Ｂでクロック７によりサンプリングする。サンプリ
ングはクロック７の立ち上がり、立ち下がりで行う。位
相差検出回路Ｃでは、サンプリング結果３により位相差
を検出し、位相差結果４をデータラッチ制御回路Ｄに出
力する。位相差検出結果４によりデータラッチ制御回路
Ｄは、受信するデータの適切なラッチタイミングを発生
し、データラッチ回路に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同一周波数、または、
その分周された周波数に同期してデータが入出力される
データ転送装置において、クロック位相差検出回路を持
つ事により、クロックの位相差が生じる事によるデータ
の取りこぼしをなくし、確実なデータ転送を行うデータ
転送装置に関する。

【０００２】

【従来の技術】従来、この種のデータ転送装置は、送信
側のデータ転送用クロックに同期してデータを送信し、
受信側は、受信側のクロックに同期してデータをラッチ
する。上記のタイミング例を図４に示す。図４におい
て、送信側クロックと受信側クロックは、ともに同一の
水晶発振器出力をもとに発生したクロックではあるが、
回路間の接続の負荷による遅延、回路内の遅延、分周に
よる遅延等によるもので２つクロックに位相差を生じ
る。上記のクロックの位相差を生じる原因の内、回路間
の接続の負荷による遅延については、理論的に計算によ
り求める事が可能であるが、回路内の遅延、分周による
遅延等は、回路規模が拡大するにつれ内部バスの引き回
し等が起こり、製造過程でのデバイスの出来上りのばら
つきなどにより個々の遅延時間に差を生じる可能性があ
る。

【０００３】しかし、このような、同一水晶発振器から
クロックを得ている２つの回路間のデータ転送におい
て、回路の駆動周波数が十分に遅い場合は、デバイスの
できあがりのばらつき等による遅延の大きさの最大の場
合を想定して設計を行っても、２つの回路クロックの位
相差１８０度を超えるような事はなかった。そのため、
図４におけるデータラッチポイントのような、データ転
送クロックに対し半相遅れた位相においてデータをラッ
チする事により、データ転送に支障を来すような事はな
かった。

【０００４】また、上記のような回路構成の場合におい
て、受信側のクロックと送信側のクロックが異なる水晶
発振器から発生したクロックの場合においての、駆動周
波数が遅く、送信データを受信側のクロックでサンプリ
ングする時間が十分にあったためデータ転送に支障を来
す事はなかった。

【０００５】また、この種のデータ転送装置は、データ
転送速度の変動を伴う場合においてデータの取りこぼし
なくデーダ転送を行う事を目的として用いられている。
例えば、アナログ回路による構成としてＰＬＬ−ＶＣＯ
による構成ブロック図を図５に示す。ここで、ＰＬＬと
はＰｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐという技術の事
で、基準周波数発振器１０１と、位相周波数比較器１０
２と、ループ・フィルタ１０４と、ＶＣＯ１０３から構
成される。また、ＶＣＯとは電圧制御発振器（Ｖｏｌｔ
ｅｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏ
ｒ）のことである。ここで、基準周波数発振器１０１の
周波数をｆｒ、ＶＣＯ１０３の周波数をｆｏ とする。
ｆｒとｆｏの関係がｆｒ＞ｆｏのとき、つまりＶＣＯ１
０３の発振周波数ｆｏがｆｒより低いときの状態を想定
する。このとき、位相比較器１０２の出力ＰＤは、ＶＣ
Ｏ１０３の発振周波数を高くする信号を発生する。この
ＰＤはパルス信号なので、ループ・フィルタと呼ばれる
一種の積分器１０４で平均化してＶＣＯ回路１０３を制
御する直流電圧ＶＲに変換する。そして、制御電圧ＶＲ
によりＶＣＯ回路１０３の発振周波数は、以前よりも高
くなっていく。その結果、ｆｒ＝ｆｏになり、次に二つ
の波形が位相まで一致するようになるとＰＤは高インピ
ーダンス状態になりＰＬＬはロックする。このように、
ＰＬＬ技術を用いれば発振周波数範囲が広い発振回路を
作る事が出来る。上記の様な発振回路を用いてデータ転
送装置を構成すれば、可変データ転送速度を対応する回
路を構築する事ができる。

【０００６】また、たとえば、特開平３−１１８３６号
公報には、データ転送速度の変動を伴うサンプリング対
象データの周期とデータを読み取るタイミングを啓呈す
るサンプリングクロックの周期との同期を取る位相同期
回路に関する技術が記載されている。

【０００７】

【発明が解決しようとする課題】この従来のデータ転送
装置は、回路の駆動クロックが十分に遅い場合を想定し
ているため、回路規模の拡大化や回路の駆動周波数の高
速化等による影響を受けやすい、この結果、２つの回路
のクロックの位相差が半相を越えるような場合が生じ
る。また、製造過程におけるデバイスの出来上がりのば
らつきにより、遅延時間な幅が生じ、半相を越えるもの
や越えないものなどが出来る可能性がある。そのため
に、データ転送時にデータの取りこぼしが生じてしま
う。

【０００８】また、アナログ回路を使用するＰＬＬによ
る場合は、駆動クロックが高速で正確なデューティー比
を保証する必要がある回路においては、不向きである。
また、データ転送速度の変動を伴う場合のように、デー
タ転送の度に位相差検出を行うと、位相差検出に要する
時間がデータ転送の度に必要となり、回路の駆動周波数
の高速化に伴う高速なデータ転送が行えない。また、前
記のようにデータ転送速度の変動を伴う場合は、データ
サンプリングクロックの変動を伴うため発振回路等によ
り回路規模も大きくなってしまう。

【０００９】

【課題を解決するための手段】上述した問題点を解決す
るために、本発明のデータ転送装置では、クロックサン
プリング回路とクロック位相差検出回路を有する。

【００１０】

【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。図１において、Ａは送信側装置で、内部処理が終了
したデータ２を出力する回路とそのデータの転送用クロ
ック１を出力する回路を有している。Ｂはクロックサン
プリング回路で、クロック抽出回路Ｇより発生するサン
プリング信号Ｉでデータ転送用クロックをサンプリング
し、その結果３を位相差検出回路Ｃに出力する回路を有
している。Ｃは位相差検出回路でクロックサンプリング
回路Ｂからサンプリング結果３を受け取り位相差を検出
するとそと位相差検出結果４をデータラッチ制御回路に
出力する回路を有している。Ｄはデータラッチ制御回路
で、受信側のクロック７に同期させた信号で送信データ
をラッチするタイミングを発生する回路を有している。
Ｅはデータラッチ回路で、データラッチ制御信号５によ
り送信データ２をラッチし、受信側装置Ｆにデータ６を
出力する回路を有している。Ｆは受信側装置で、送信さ
れたデータを受け取りデータ処理を行う回路を有してい
る。Ｇはクロック抽出回路で、受信側内部クロックに同
期した信号でデータ転送用クロックをサンプリングする
ためのサンプリング信号８を出力する回路を有してい
る。

【００１１】次に、図１のシステムの動作について説明
する。図２は受信側のクロックの周波数が送信側のデー
タ転送用クロックの周波数の２倍の周波数で駆動する場
合のタイミング例である。送信側装置は、データ転送用
クロック１の立ち上がり同期でデータを変化せさて送信
する。受信側は、クロック抽出回路Ｇにより受信側の内
部クロック７に同期したサンプリング信号８を発生し、
データ転送用クロック１をクロックサンプリング回路Ｂ
でサンプリングする。

【００１２】必要なサンプリング数は、データ転送用ク
ロックと受信装置内部クロックの周波数の比率によって
変わるが、受信側を内部クロックが送信側のデータ転送
用クロックの２倍の周波数で駆動している図２の例の場
合は、連続した５箇所以上でのサンプリングを行う必要
がある５箇所未満の場合では、送信側のデータ転送用ク
ロックと受信側の内部クロックの位相差の大きさよって
は、位相差検出を出来ない場合がある。

【００１３】位相差検出に必要なタイミングは、図２の
様にデータ転送用クロックの立ち上がり変化でデータが
送信される場合は、データ転送用クロックの立ち下がり
のタイミングが必要であり、サンプリング結果において
はＨからＬに変化するタイミングが必要である。サンプ
リング回路Ｂはサンプリング信号８の立ち上がりにより
データ転送用クロック１のサンプリングを行い、サンプ
リング結果３を位相差検出回路Ｃに出力する。各ポイン
トでのサンプリングは、１度だけ行うため、サンプリン
グ信号８は、受信側の内部クロック７により発生する内
部クロックに同期したクロック半相の１ショットパルス
信号である。

【００１４】図２におけるサンプリング信号８が、サン
プリング回路内で発生する前記サンプリング信号を示し
たものである。図２の例のような場合では、サンプリン
グ結果３として５箇所のデータ、つまり、計５個のデー
タが出力される。

【００１５】位相差検出回路Ｃでは、サンプリング結果
３により位相差を検出し、結果４を出力する。図４にお
いて、位相差検出回路ではサンプリング結果３がＨより
Ｌにかわるタイミングを検出し、その結果をデータラッ
チ制御Ｄに出力する。

【００１６】データラッチ制御回路では、位相差遣出血
課に基づきデータラッチポイント５でデータをラッチす
るように、データラッチ回路に制御信号を出力する。デ
ータラッチ回路Ｅは、制御信号５により送信データラッ
チし、受信側装置Ｆへデータ６を出力する。

【００１７】また、送信側のクロックと受信側のクロッ
クの位相差が、受信側のクロックの半周期や１周期生じ
た場合は、クロックのサンプリングにおいてメタステー
ブルを起こす可能性がある。その場合におけるタイミン
グ例を図３に示す。図３において、サンプリング結果３
をＸで表しているのがメタステーブルを起こしたときを
示している。メタステーブルにおける不安定状態は、短
時間でＨかＬの安定状態になる。そのため、安定状態に
なった後位相差検出を行えば、上記の場合と同様にサン
プリング結果３がＨからＬに変化するタイミングを検出
することにより位相差を判定し、的確なデータラッチポ
イント５を決定する事が可能である。

【００１８】安定状態になるまでに要する時間は、デバ
イス固有のもので、そのデバイスの特徴に合わせた形で
安定状態になるまでの時間を設定する必要がある。図３
において、Ｘ１がＨに安定した場合はデータラッチポイ
ントは三角の示すタイミングで、Ｘ１がＬに安定した場
合は、Ｘ２はＨに安定するため、データラッチポイント
は四角の示すタイミングとなる。

【００１９】

【発明の効果】以上説明したように、本発明によるデー
タ転送装置は、送信側と受信側のクロックの位相差検出
回路を持っているため、受信側のクロックをベースとし
たタイミングでデータを受信する事が可能である。ま
た、単純な構成のため、受信側の装置の回路も容易に構
築する事が可能である。また、回路の駆動周波数が高速
化しても、各部分での遅延をこのシステムにより吸収す
る事が出来るため、回路間のデータ転送を取りこぼしな
く高速化する事が可能である。また、回路の駆動周波数
が高速化しても、各部分での遅延をこのシステムにより
吸収する事が出来るため、回路間のデータ転送を取りこ
ぼしなく高速化する事が可能である。また、本システム
において、位相差検出は初期設定の段階で１度行うだけ
でよく実際のデータ転送時に位相差検出を行う必要はな
いため、位相差検出によるデータ転送の遅れは生じな
い。

【図面の簡単な説明】

【図１】本発明による構成ブロック図である。

【図２】本発明によるデータ転送時のタイミング例であ
る。

【図３】本発明によるデータ転送時のタイミング例の
内、サンプリング信号がメタステーブルを起こす場合の
タイミング例である。

【図４】従来の技術によるデータ転送時のタイミング例
である。

【図５】従来の技術によるＰＬＬ−ＶＣＯの構成ブロッ
ク図である。

【符号の説明】

１０１ 基準周波数発振器 １０２ 位相周波数比較器 １０３ ＶＣＯ（電圧制御発振器） １０４ ループ・フィルタ Ａ 送信側装置 Ｂ クロックサンプリング回路 Ｃ 位相差検出回路 Ｄ データラッチ制御回路 Ｅ データラッチ回路 Ｆ 受信側装置 Ｇ クロック抽出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データ送信側のクロックを受信側のクロ
   ックでサンプリングするクロックサンプリング回路と、
   前記データ送信側のクロックと前記受信側のクロックと
   の異操作を検出する異操作け出回路と、送信されたデー
   タをラッチするタイミングを発生するデータラッチ制御
   回路と、前記送信されたデータをラッチするデータラッ
   チ回路とからなるデータ転送装置において、 前記データ送信側のクロックと前記受信側のクロックの
   位相差を検出する手段と、 前記位相差検出結果より、前記送信されたデータのラッ
   チタイミングを決定する手段とから構成される事を特徴
   とするデータ転送装置。