JPH07184367A - 電力トランジスタを緩やかにターンオフするための制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 特に誘導性負荷用の半導体電力トランジスタ
を緩やかにターンオフするための制御回路を提供する。 【構成】 そのスイッチを流れる負荷電流を制限する手
段Ｒ１，Ｒ２，１８と、計時及び制御回路１９，６，１
１，１２，１３とを具備し、指令パルスの持続時間にか
かわりなく、最大負荷電流値に達したときに所定の遅延
をもってスイッチを緩やかにターンオフするのを保証
し、それによって、負荷電流制限フェーズ中スイッチを
介しての電力放散を所定値内に保持し、かつ、ターンオ
フ過電圧を所定レベル内に保持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、誘導性負荷を制御す
る電力トランジスタを緩やかにターンオフするための制
御回路に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】よく知
られた事実であるが、今日の電気負荷用駆動回路は、バ
イポーラトランジスタ、ＭＯＳ技術の電界効果電力トラ
ンジスタ等の半導体スイッチング電力デバイスをたくさ
ん使用している。

【０００３】かかるデバイスは、調節中の状態と対比し
て、完全なオープン状態か又は完全なクローズ状態のい
ずれかで作動させ、オープン状態からクローズ状態に及
びその逆にスイッチングするときの短い遷移中に主とし
て発生するスイッチ電力損失を最小限に抑えることが好
ましい。

【０００４】基本的に誘導性負荷を制御するこのような
デバイスを使用することは、完全に満足な解決法を未だ
持っていないいくつかの重大な問題を提出する。

【０００５】例えば、エミッタが（エミッタ電流を測定
する低い値の抵抗器を付加的に介して）接地され、コレ
クタが誘導性負荷Ｌを介して正電源ＶＳに接続された
（ＮＰＮ型の）バイポーラ電力トランジスタについて考
えてみると、スイッチング損失を実質的になくしてオー
プン状態からクローズ状態に当該トランジスタを至らせ
ることができるようにすることが高く評価されるであろ
う。なぜならば、初期値が０でその初期値が負荷インダ
クタンスに対して線形的に大きくなるという負荷を介し
て電流が流れ始めるからである。

【０００６】負荷抵抗が無視しうる場合には、一定時間
にわたって非常に高い電流レベルに達し、負荷及びスイ
ッチの双方に害を与える可能性がある。

【０００７】強磁性回路を含む誘導性負荷の場合、問題
はより一層重大である。

【０００８】その場合、特定の電流レベルにおいて、そ
の磁気回路は飽和し、負荷インダクタンスは急峻にかつ
劇的に降下し、結果として負荷電流が急速に増大する。

【０００９】そのような過負荷状況を避けるために長い
間知られてきたことは、誘導性負荷を制御するためのス
イッチを、負荷インダクタンス及び最大許容電流に相関
させた制限された時間で切り替えなければならないとい
うこと、又はその代わりに、完全な導通状態から、所定
のレベルで負荷電流を保持する中間制御状態に、スイッ
チを駆動するのに有効な自動的作動型負荷制限回路を、
スイッチに設けなければならないということである。

【００１０】しかしながら、そのような対策は、当該問
題を部分的にしか解決することができない。

【００１１】前者の場合、実際に、高速なスイッチング
オフがトランジスタのコレクタに過電圧を発生させ、こ
の電圧は、スイッチングオフが高速であればあるほど一
層高くなり、それ故、構成部品が故障し、負荷が誤動作
し、又は望ましくない損傷を受ける可能性がある。

【００１２】後者の場合、電流制限回路が設けられ、負
荷電流が一定の最大レベルに設定されるので、該誘導器
のリアクタンス効果(reactive effect) が損なわれてし
まう。

【００１３】このことは、該誘導器が抵抗性負荷として
作用し、負荷における電圧降下が、制限器によって強制
される電流に内部抵抗を乗じたものに等しくなる、とい
うことを意味する。

【００１４】内部抵抗が低い場合には、電源電圧がほぼ
完全にトランジスタに印加され、トランジスタは大量の
電力を放散する。

【００１５】この状態は、非常に短時間ならば耐えうる
ものであるが、確実にトランジスタの加熱を誘発し、や
がては最終的にトランジスタを破壊する。

【００１６】かくして、この場合においてさえも、トラ
ンジスタのターンオフは、必要であり、前者の場合と同
じ問題をもたらす。

【００１７】一般に実践されてきたことであるが、スイ
ッチのオープンに伴う欠点を避けるため、負荷が許す場
合には、再循環ダイオード(recirculation diode) 、場
合によってはツェナーダイオードを設けて、誘導器の無
効エネルギー(reactive energy) を放散し、あるいは可
能であれば、容量性要素及び抵抗性要素からなる緩衝回
路(snubbing circuit)をスイッチと並列に設けて、誘導
器の無効エネルギーを容量性エネルギーに変換し、それ
を抵抗性要素を通して徐々に放散する。

【００１８】このような回路がスイッチングオフ過電圧
を効果的に制限するためには、それらの回路は適当なサ
イズのものである必要があり、それ故、構成部品として
は、大量の瞬時電力に耐え、一時的に大量のエネルギー
を蓄えることができるものを使用する必要がある。

【００１９】したがって、回路は、どうしても巨大で、
高価で、制御デバイスの中に統合するのが困難なものに
なってしまう。

【００２０】加えて、それらの回路は、スイッチがオー
プンのときに作動するのみであろうから、酷使されるこ
とになる。

【００２１】

【課題を解決するための手段及び作用】かかる欠点は、
電力トランジスタ用の緩やかなターンオフ制御回路によ
って回避され、この発明によれば、該制御回路において
は、誘導性負荷の無効エネルギーは、ある被制御過電圧
のところで、該スイッチデバイス自身内で放散せしめら
れ、該スイッチデバイスは、所定の時間内に最大値から
０値まで徐々にオープンされる。

【００２２】この発明の他の態様によれば、スイッチが
オープンし始める時刻は、所定の最大負荷電流に達した
ことによって設定され、これは、回路に与えられる指令
パルスの持続時間にかかわりなく達するべきこの最大電
流を規定する保持回路を使用してなされる。

【００２３】このように、誘導性負荷に印加される電流
パルスは、負荷インダクタンスの変動性及び指令パルス
の持続時間によって影響されることはない。

【００２４】この発明の更なる態様によれば、スイッチ
がオープンし始める時間は、最大負荷電流に達した後の
所定の時間に設定され、前記電流はその所定の時間を通
して保持されており、制御された電力放散がスイッチに
おいて発生可能であり、新しいスイッチオンはその活性
化時間よりも長い時間、該回路によって阻止され、それ
によって１以下のスイッチデューティサイクル(a switc
h duty cycle below unity) 、それ故瞬時放散電力より
都合よく小さい平均放散電力を提供する。

【００２５】そのような手段によって、トランジスタス
イッチは、それに印加される指令信号の変化する持続時
間とは全く独立に作用するようにすることができ、この
ことは、かかる指令がマニュアルで発行される場合に明
らかに有利となり、それ故、広範な変動に対して責任が
ある。

【００２６】これらの利益は、電力トランジスタ用の緩
やかなターンオフ制御回路であって、電流制限回路と、
所定の負荷電流にて活性化される計時ランプ発生器(tim
ingramp generator) と、前記ランプ発生器に結合され
て前記ランプに対して線形的に変化する電気信号を該制
限回路に印加する、好ましくは相互コンダクタンスの種
類の増幅器と、該ランプ発生器が活性化している間、該
入力指令信号を活性化レベルに保持する回路と、前記ラ
ンプ発生器用リセット回路と、を具備するものによって
達成される。

【００２７】

【実施例】本発明の特徴及び利益は、以下の好ましい実
施例の説明及び添付図面から、より明確に理解すること
ができる。

【００２８】図１について説明する。電力トランジスタ
３のための制御回路は、通常の駆動段２と、論理ＯＲ入
力ゲート５と、制御信号ＶＩＮ及び基準電圧Ｅ１を入力
として受信する、好ましくはヒステリシス信号比較器型
の入力受信器要素４と、を具備する。

【００２９】トランジスタ３（例えばＮＰＮ型）のコレ
クタは、正電源ＶＳから供給される誘導性負荷４に接続
され、そのエミッタは、１０^-2オームのオーダの低抵抗
を有する測定抵抗器Ｒ２を介してグランドに接続され
る。

【００３０】トランジスタ３のベースは、駆動段２から
の出力１７によって制御される。

【００３１】トランジスタ３のエミッタは、抵抗器Ｒ１
を介して演算増幅器１８の非反転入力に接続され、演算
増幅器１８の反転入力は、基準電圧Ｅ２に接続される。

【００３２】増幅器１８の出力は、駆動段２に接続さ
れ、エミッタ電流（これは、ベース電流がなければ、誘
導器４を通る負荷電流ＩＬに等しくなる）をＩＭ＊Ｒ２
＝Ｅ２となるような最大値ＩＭに制限するよう駆動段２
を制御する。

【００３３】該制御回路は、さらに、複数の増幅器／ヒ
ステリシス比較器６，１２，１３と、相互コンダクタン
ス増幅器１１と、電圧ランプ発生回路（定電流ＩＧ発生
器７、トランジスタ８、及びキャパシタ９を具備する）
と、バッファ又はインピーダンスアイソレータ１０と、
信号インバータ１５と、論理ＡＮＤゲート１４と、トラ
ンジスタ１６と、を具備する。

【００３４】比較器６の反転入力は、比較器１８の非反
転入力に接続され、比較器６の非反転入力は、基準電圧
Ｅ３に接続される。

【００３５】比較器６の出力は、トランジスタ８のベー
スに接続され、そのトランジスタのコレクタは、発生器
７から電力を供給され、エミッタは、グランドに接続さ
れる。

【００３６】キャパシタ９は、そのコレクタとそのエミ
ッタとの間に接続される。

【００３７】そのコレクタは、また、バッファ１０の入
力に接続され、そのバッファの出力は、増幅器１１の非
反転入力に接続され、その増幅器の反転入力は、基準電
圧Ｅ４に接続される。

【００３８】増幅器１１の出力は、抵抗器Ｒ３を介して
増幅器１８の非反転入力に接続される。

【００３９】バッファ１０の出力は、また、比較器１
２，１３の非反転入力に接続され、それらの比較器の反
転入力は、それぞれ基準電圧Ｅ５，Ｅ６に接続される。

【００４０】比較器１２の出力は、ＯＲゲート５の入力
に接続され、比較器１３の出力は、ＡＮＤゲート１４の
入力に接続される。

【００４１】ＡＮＤゲート１４のもう一方の入力は、論
理ＮＯＴ要素１５の出力に接続され、ＡＮＤゲート１４
の出力は、トランジスタ１６のベースに接続される。

【００４２】トランジスタ１６は、そのエミッタは接地
されているが、そのコレクタは、トランジスタ８のコレ
クタに接続される。

【００４３】回路指令信号ＶＩＮは、入力端子１に印加
され、そこから比較器４の入力及びＮＯＴ１５の入力へ
と導かれる。

【００４４】基準電圧Ｅ１，Ｅ２，…，Ｅ６は、応用上
の要求に適合するよう選択することができ、相互に異な
る必要はない。

【００４５】それらは、特定の要求に適するよう容易に
適応せしめられうる種々の作動条件を、それらのレベル
により定義する。

【００４６】その回路動作は、図２のタイムチャートに
よって説明される。図２は、それぞれ、指令信号ＶＩ
Ｎ、負荷電流ＩＬ、ランプ発生器からの出力電圧ＶＣ、
及び増幅器１１からの出力電流（又は電圧）Ｉ２、を表
す。

【００４７】このタイムチャートは、２つの分離した作
動条件を示しており、その１つは、所定の最大負荷電流
ＩＬ＝ＩＭに達したときの、トランジスタ３の緩やかな
ターンオフ駆動に関するものである。

【００４８】この場合、基準電圧Ｅ４は、都合よく０に
等しく設定し、基準電圧Ｅ３は、Ｅ２に等しく設定する
ことができる。

【００４９】そのときの各チャートは、基準Ｅ４＝０に
よって示される。

【００５０】第２の作動条件は、ひとたびＩＬ＝ＩＭの
負荷電流条件に達すると、所定の時間、電流制限回路に
よってそれが保持され、その時間の終わりで、トランジ
スタ３が、指令パルスＶＩＮの持続時間にかかわりなく
緩やかにターンオフする、というものを提供する。

【００５１】この場合、基準電圧Ｅ４は、都合よく、０
より大きくなる。

【００５２】対応するチャートは、基準Ｅ４＞０によっ
て示される。

【００５３】次に、Ｅ４＝０かつＥ３＝Ｅ２の場合を考
察する。

【００５４】時刻Ｔ０と時刻Ｔ１との間では、指令信号
ＶＩＮは、０の電気及び論理レベル（例えば、論理レベ
ル０が電気レベル０に対応し、正の電気レベルが論理レ
ベル１に対応する、と仮定する）にあり、トランジスタ
２はオープンである。

【００５５】負荷を電流が流れていないため、トランジ
スタ３のエミッタ電圧Ｖ２は０となり、比較器６はトラ
ンジスタ８のベースに正の電圧を印加し、これはトラン
ジスタ８を導通状態に保持する。

【００５６】キャパシタ９は短絡せしめられ、バッファ
１０からの出力電圧ＶＣは０となり、増幅器１１からの
電流／電圧出力も同様である。

【００５７】このように、増幅器１１も比較器１２，１
３も０の電流／電圧信号を出力する。

【００５８】この電気状態は、該回路の静止又は非活性
化条件を規定する。

【００５９】時刻Ｔ１において、正の電圧パルスが制御
入力１に印加され、段２に転送され、段２はトランジス
タ３を導通状態に設定する。

【００６０】したがって、電流ＩＬは、線形的に増加
し、Ｒ２における電圧降下を誘発する。

【００６１】このようにして、Ｖ２は線形的に増加す
る。

【００６２】時刻Ｔ２において、Ｒ２における電圧降下
が電圧Ｅ３と等しくなり、増幅器１８は、段２にエラー
信号を印加し、電流ＩＬを最大値ＩＭに制限する。

【００６３】それと同時に、Ｅ３＝Ｅ２と仮定されてい
るため、比較器６は、切り替わり、それによって出力を
０とし、トランジスタ８をオープンする。

【００６４】キャパシタ９は充電を開始し、電圧ＶＣは
線形則（ＶＣ＝ＩＧ（ｔ−ｔ２）／Ｃ）にしたがって増
加する。

【００６５】Ｅ４＝０のため、相互コンダクタンス増幅
器１１は、電流Ｉ２＝ＶＣ＊Ｋ＝ＩＧ（ｔ−ｔ２）＊Ｋ
／Ｃ（ここでＫは相互コンダクタンス）を出力する。

【００６６】増幅器６，１８の入力インピーダンスは、
無視できるほどのものにすることができるので、Ｒ１及
びＲ２を流れる電流Ｉ２は、増幅器１８への入力電圧を
持ち上げる傾向があり、増幅器１８は、段２に作用する
ことによって、電流ＩＬが、Ｒ１＊Ｉ２＋Ｒ２＊ＩＬが
Ｅ２に等しくなるほど減少するよう強制する。

【００６７】したがって、ＩＬは、Ｉ２が増加するにつ
れて線形的に増加する。

【００６８】理解できるように、成分Ｉ２によるＲ２で
の電圧降下は、電圧降下ＩＬ＊Ｒ２に比較して無視でき
るものである。

【００６９】この例（Ｅ４＝０）では、相互コンダクタ
ンス増幅器１１は、最も単純な形で、エミッタ抵抗が直
列抵抗器Ｒ１，Ｒ３によって与えられるエミッタフォロ
ワトランジスタ配列とすることができる。

【００７０】指令信号ＶＩＮの除去によりトランジスタ
３がターンオフフェーズ中にオープンするのを防ぐため
に、比較器１２は、電圧ＶＣが電圧Ｅ５（このケースで
は、０に近い値をとるように都合よく選択されており、
グラフＶＣ上のＥ５１で示される）を越えたときに、Ｔ
２に近接するＴ３から、ゲート５を介して段２に、正レ
ベルの保持信号を印加する。

【００７１】時刻Ｔ４において、トランジスタ３は、完
全にオフとなるが、制御回路が活性化している間は再び
スイッチオンされることはできない。

【００７２】制御回路は、比較器１３によってリセット
される。

【００７３】ランプ電圧ＶＣが（時刻Ｔ７において）基
準電圧Ｅ６に等しくなると、正レベルが比較器１３の出
力に現れ、ＡＮＤゲート１４を介して何も指令信号が入
力１に現れないならば、比較器１３は、トランジスタ１
６をクローズし、キャパシタ９を放電させ、キャパシタ
９の作動は、Ｔ７の直後の時刻Ｔ８にてすぐに完了す
る。

【００７４】Ｅ６を都合よく高くしかつ適当に低いラン
プ傾斜に選択することによって、所定の時間、トランジ
スタ３の再活性化を防ぐことが可能となり、したがっ
て、トランジスタ機能と一致するデューティサイクルを
提供することが可能となる。

【００７５】Ｅ４＞０の場合の回路動作も、全く同様で
ある。

【００７６】この場合、トランジスタ３における電流ラ
ンプは、時刻Ｔ１からＴ２にかけて、制限器１８によっ
て値ＩＭに電流が保持される場合の供給条件（時間Ｔ
２，Ｔ５）に従う。

【００７７】時刻Ｔ５において、電圧ＶＣが基準電圧Ｅ
４に等しくなると、増幅器１１は、導通し始め（Ｅ４＞
０の場合のグラフＩ２）、トランジスタ３は、徐々にタ
ーンオフする。

【００７８】よく理解できることであるが、説明した回
路は、ターンオフ過電圧に対する有効な保護をトランジ
スタ３に与え、過電圧は制限され、また同時に、不当な
活性化指令又はノイズから発する可能性のある、トラン
ジスタ３を通しての過度の電力放散に対する保護を与え
る。

【００７９】前述の説明は、好ましい実施例をカバーす
るのみであること、及び、本発明の範囲から逸脱するこ
となく、それに対して多くの変更がなされうること、が
理解される。

【００８０】特に、トランジスタ３，８，１６は、図示
されたＮＰＮ型トランジスタの代わりに、ＭＯＳＦＥＴ
デバイスでもよいであろう。

【００８１】発生器７は、抵抗器で置き換えることがで
きる。また、トランジスタ１６の機能は、トランジスタ
８によって実現可能である。この場合、入力１と、適当
な論理回路（基本的に、比較器６及びＡＮＤゲート１４
からの各出力を入力として受信するＯＲ）を介しての比
較器１３の出力と、の制御下に置かれる。

【００８２】また、抵抗器Ｒ３は、相互コンダクタンス
増幅器１１の場合には省略可能であり、増幅器１１が低
出力インピーダンスを有する電圧増幅器である場合のみ
必要となる。

【００８３】図３は、トランジスタ３の駆動段２を、完
全を期すために図示したものである。

【００８４】段２は、基本的に、２つのトランジスタ２
０，２１を具備し、ここで前者は、コレクタが抵抗制限
器２２を介して正電圧源ＶＳに接続され、エミッタがト
ランジスタ３（又はダーリントン構成のトランジスタ
対）のベースに接続される。

【００８５】トランジスタ２１のコレクタは、トランジ
スタ３のベースに接続され、エミッタは、グランドに接
続される。

【００８６】トランジスタ２０のベースは、ゲート５を
介して印加される入力信号ＶＩＮによって制御される。

【００８７】トランジスタ２１のベースは、増幅器１８
によって出力されるエラー及び調節信号ＶＲを入力とし
て受信する。

【００８８】負荷電流が最大電流ＩＭを越える傾向があ
るときには、トランジスタ２１は、導通し、トランジス
タ２０によってトランジスタ３に課されるベース電流を
部分的に汲み出してグランドに放電させるよう、誘発さ
れる。

【００８９】この回路では、トランジスタ３の緩やかな
ターンオフを保証するために、トランジスタ２０は、タ
ーンオフするのに必要な時間の間、導通状態に保持され
なければならないように思われる。

【００９０】このため、説明した制御回路は、指令パル
スのないときでさえも、ブロック２が活性化状態に保持
されるように、比較器１２及びゲート５を介して制御す
る。

【００９１】この保持は、ランプ発生器が活性化される
時刻Ｔ２に続く時刻Ｔ３から保証されるのみであること
に気づくであろう。

【００９２】しかしながら、ランプ発生器は、基準電圧
Ｅ３を０近くに選択することによって、Ｔ１直後のある
時刻にて活性化可能であろう。

【００９３】またよく理解されるであろうことだが、図
３の回路は、部分的にしか示されておらず、その好まし
い構成は、制御されるべき半導体スイッチの型によって
は大きく示されるであろう。

【００９４】

【発明の効果】以上説明したように、本発明によれば、
誘導性負荷を制御する電力トランジスタを緩やかにター
ンオフするための制御回路が提供される。

【図面の簡単な説明】

【図１】本発明に係る緩やかなターンオフ制御回路の好
ましい実施例のブロック回路図である。

【図２】図１の回路のいくつかの場所における電圧／電
流を示すタイムチャートである。

【図３】図１の回路用トランジスタ駆動段の回路例を示
す回路図である。

【符号の説明】

２…駆動段 ３…電力トランジスタ ６，１２，１３…増幅器／ヒステリシス比較器 １１…相互コンダクタンス増幅器 １８…演算増幅器 １９…電圧ランプ発生回路

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/64 9184−5Ｊ (72)発明者 ドナト タリービア イタリア国，95024 アキレアーレ，カタ ーニャ，コルソ シチリア 64

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体電力スイッチを緩やかにターンオ
   フするための制御回路であって、 指令入力信号によって活性化される駆動段（２）と、 前記スイッチを流れる負荷電流を検出する検出器手段
   （Ｒ２）と、 前記検出器手段に接続された負荷電流制限回路（１８，
   Ｒ１）と、 を具備するものにおいて、さらに、 所定の値を越える負荷電流によって活性化される第１の
   電気ランプ信号を発生させる計時回路（６，１９）と、 前記第１の電気信号を第１の入力で及び所定の電気基準
   信号を第２の入力で受信して、前記第１の信号に対し線
   形的に変化しかつ前記制限回路に入力される第２の電気
   ランプ信号を発生させる第１の増幅器と、 所定のレベルにおける前記第１のランプ信号によって活
   性化され、前記計時回路を非活性化状態にリセットする
   第１の回路手段（１３，１４，１５）と、 を具備することを特徴とする制御回路。
2. 【請求項２】 前記第２のランプ信号（１２）が前記計
   時回路（６，１９）に入力される、請求項１に記載の回
   路。
3. 【請求項３】 前記計時回路によって活性化され、前記
   第１のランプ信号（ＶＣ）の値が所定のレベル（Ｅ５）
   を越えたときに前記駆動段（２）に入力される前記指令
   信号を保持する第２の保持回路手段（１２，５）を具備
   する、請求項１又は請求項２に記載の回路。
4. 【請求項４】 前記制限回路は抵抗器（Ｒ１）を介して
   前記負荷電流検出手段（Ｒ２）に接続される第１の入力
   を有する第２の増幅器（１８）を具備し、前記第２の電
   気ランプ信号（Ｉ２）は前記第１の入力に印加され、前
   記増幅器の第２の入力は所定の基準電圧（Ｅ２）を受信
   する、請求項１、請求項２又は請求項３に記載の回路。
5. 【請求項５】 前記第１の増幅器（１１）は、前記第１
   の電気ランプ信号（ＶＣ）を受信する第１の入力と、所
   定のレベル（Ｅ４）を有する基準電圧を受信する第２の
   入力と、を有する相互コンダクタンス増幅器である、請
   求項１、請求項２、請求項３又は請求項４に記載の回
   路。
6. 【請求項６】 前記第１の回路手段（１３，１４，１
   ５）は、前記第１の電気ランプ信号（ＶＣ）を受信する
   第１の入力及び所定のレベル（Ｅ６）を有する基準電圧
   を受信する第２の入力を有する比較器（１３）と、前記
   制御入力信号（ＶＩＮ）及び前記比較器（１３）からの
   出力信号を入力として受信しかつ前記計時回路をリセッ
   トする論理回路（１４，１５）と、を具備して、所定の
   レベルにある前記比較器（１３）からの出力信号が存在
   しかつ前記制御信号（ＶＩＮ）が存在しないときに前記
   計時回路を非活性化状態に設定する、請求項１、請求項
   ２、請求項３、請求項４又は請求項５に記載の回路。