JPH0718456U - 圧接型半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 アロイフリー法を用い、しかも半導体ペレッ
トを簡単に位置決めすることができる構造を備えた圧接
型半導体装置を提供すること。 【構成】 半導体ペレットに形成した段差２０の部分に
固定部材１４を組み込んで平型パッケージ１９の内壁面
との当接により相対的位置決めを行なう。さらに、この
固定部材１４の一部に切欠部１４ａを設け、この切欠部
１４ａにゲートリード２２を挿通して該固定部材１４及
びシリコン基板１００が円周方向に移動することを防止
する。このため、組立後に振動等が加わっても半導体ペ
レットの位置ずれが生じないようにすることができる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体ウェーハと温度補償板とを固着させない（以下、アロイフリ ー型という。）形式の圧接型半導体装置に関するものである。

【０００２】

【従来の技術】

この種の電力用の半導体装置、例えば、ゲートターンオフサイリスタ（以下、 ＧＴＯと略記する。）等は、自己消弧素子として高耐圧、大電流の分野で特徴を 発揮している。以下、ＧＴＯの概略構造とその問題点を説明する。 図４は、ＧＴＯの従来の概略構造の１つを示す説明図である。 図において、シリコン基板１００は、ＰＮＰＮ構造を有し、アノード側には、 Ｐエミッタ層７を選択的に貫通するＮ↑＋短絡層６が設けられている。また、シ リコン基板１００は、アノード電極となる温度補償板８とろう付けされている。 該温度補償板８には、シリコン基板１００と熱膨張係数の近似したモリブデン、 タングステンが用いられている。

【０００３】 しかし、上記のろう付けによる合金法を用いたアノード電極の形成は、シリコ ン基板１００と温度補償板８の熱膨張の違いによるバイメタル効果に起因して素 子に反りを発生させたり、アルミシリサイドのＮ↑＋短絡層６の浸蝕により、素 子の特性不良を生じさせることがあった。これらを抑制する手段として、温度補 償板８を厚くしたり、Ｎ↑＋短絡層６及びＰエミッタ層７を深く形成する必要が あった。 一方、温度補償板８の厚みを増加させることは、コストアップの原因となり、 また、Ｎ↑＋短絡層６及びＰエミッタ層７を厚くすることは、スイッチング損失 の増加となり、どちらも前記の素子の反りや特性不良の抑制とトレードオフの関 係にあり、素子としては不利となっている。 なお、図中、１は、Ｎエミッタ領域に設けられたカソード電極、２は、カソー ド電極１と段差を有するようにＰベース層４上に設けられたゲート電極、５は、 Ｎベース層、９は、シリコン基板１００にベベル加工面の保護材として用いたパ ッシベーションゴムである。

【０００４】 上記の問題点を克服するために、アノード電極をろう付け法によらないで形成 するアロイフリー技術が既に、提案されている。 この方法を用いた半導体素子の構造図を図５に示す。 図５において、アノード電極１０は、合金法ではなく蒸着等によりアルミ層を 形成しており、温度補償板と合金付けされていない。このアロイフリー法による 半導体素子のパッシベーション加工は、端面のベベル加工後、フッ酸、硝酸系の 薬品によって、加工歪を除去し、ベベル面にポリイミド樹脂１１を塗布した後、 焼成を行ない、その後、該ポリイミド樹脂１１の上からシリコーン樹脂１２をト ランスファモールド法により成形している。さらにこのトランスファモールド法 により成形されたシリコーン樹脂１２が固着された状態で、図６に示すように、 平型パッケージ１９内に収納し、その平型パッケージ内壁２１との位置決めに利 用していた。 なお、図４と同一部分には同一符号を付してその他の説明は省略する。

【０００５】

【考案が解決しようとする課題】

上記のような従来の圧接型半導体装置の構造では、シリコーン樹脂１２のトラス ファモールド法による成形工程があり、全体としてその工程が複雑化するなどの 解決すべき課題があった。

【０００６】

【考案の目的】

本考案は、上記のような課題を解決するためになされたもので、アロイフリー 法を用い、しかも位置決め部材としてのシリコーン樹脂の成形を必要とせず、半 導体ペレットを簡単に位置決めすることができる構造を備えた圧接型半導体装置 を提供することを目的とするものである。

【０００７】

【問題点を解決するための手段】 本考案の圧接型半導体装置は、半導体ペレットが平型パッケージのアノードポ ストとカソードポストとの間に挟持される構造のものにおいて、前記半導体ペレ ットのアノード側若しくはカソード側の一方の主面の外周部に段差を設け、該段 差に固定部材をはめ込み、前記平型パッケージ内壁面との相対的位置決めをなす ようにしたことを特徴とするものである。また、前記固定部材の一部を切り取っ て切欠部を形成し、この切欠部にゲートパイプを通して半導体ペレットが前記固 定部材の円周方向への移動を防止するようにしたことを特徴とするものである。

【０００８】

【作用】

本考案の圧接型半導体装置においては、段差の部分に固定部材をはめ込むよう にしたので、該固定部材の外周面により平型パッケージ内の相対的位置決めを行 なうことができる。さらに、この固定部材の一部に切欠部を設け、この切欠部に ゲートパイプを挿通するようにしたので、前記該固定部材の円周方向の移動を阻 止することができ、組立後に平型パッケージに振動等が加わっても半導体ペレッ トの位置ずれが生じないようにすることができる。

【０００９】

【実施例】

以下に、本考案の実施例を図を参照して詳細に説明する。 まず、図７に示すように、シリコン基板１００に３族の不純物であるガリウム 、ボロン等を拡散してＰベース層４を形成する。さらに、アノード短絡層（Ｎ↑ ＋短絡層）６をリンを拡散して形成し、Ｐエミッタ層７をガリウム、ボロン等を 拡散することで形成する。次に、リンを拡散してＮエミッタ層１３を形成する。 以上の工程は、従来と同様であるため、その詳しい説明は省略する。

【００１０】 また、ＧＴＯは、一般に多数の島状に分割されたマルチカソードとするために 、ゲート部分２ａをフッ酸、硝酸系エッチング液により掘り込む。この時に、カ ソード側の端面部分を、ゲート部分２ａと同時に約３０μｍ掘り込み段差２０を 形成する。その後、Ｎエミッタ層１３を保護するための酸化膜１３ａを成長させ 、電極窓明け行なう。 次に、図８に示すように、アノード側（図示上方）にアルミを蒸着してアノー ド電極１０を形成する。さらに、カソード電極１（図示下方）及びゲート電極２ も蒸着により形成する。次に、端面のベベル加工後、フッ酸、硝酸系の薬品によ り加工歪を除去し、カソード側の端面の段差２０の部分に、平型パッケージ内壁 までの寸法と公差を考慮した固定部材１４をはめ込む。この固定部材１４の材質 としては、テフロン、シリコンゴム等の絶縁材料が適している。 また、アノード電極１０を上方にして端面のベベル加工部分にパッシベーショ ンゴム（シリコンゴム）９を塗布する。

【００１１】 次に、上記のような工程を経て得られた半導体ペレットを図１に示すような平 型パッケージ１９に組み込む。 この場合に、半導体ペレットに段差２０を設けたので、この段差２０の部分に 固定部材１４をはめ込むことができ、この固定部材１４及びシリコン基板１００ の外周面を利用して平型パッケージ内壁２１との位置決めに利用することができ る。また、図２に示すように、固定部材１４の外周の一部を切り取り、切欠部１ ４ａを形成し、ゲートリード２２をこの切欠部１４ａに挿通することで、固定部 材１４の円周方向の振動等による移動が阻止される。 また、段差２０を設けるためのシリコン基板１００のエッチングは、上記の工 程の順序に限定されず、Ｎエミッタ層１３を保護するための酸化膜３を成長させ た後、ゲート堀込み工程とは別の工程により行なうことも可能である。この場合 には、段差２０の深さは約３０μｍに限定されずに、空乏層がＰベース層４に拡 がる限界値までエッチングすることが可能となる。さらに、段差２０を付ける方 法は、上記のように化学的なエッチング方法に限らず、機械的な形成方法でも良 い。

【００１２】 次に、本考案の変形例について説明する。 本変形例においても、途中のゲート堀込み工程までは同じである。 次に、図９に示すように、Ｎエミッタ層１３を保護するための酸化膜３を成長 させた後、アノード側の端面部分を選択的に除去して段差２０を形成する。除去 の方法は、上記の実施例と同様に、化学的エッチングでも機械的な方法でもいず れでも良い。また、エッチングの深さは、Ｎベース層５に延びる空乏層の幅を考 慮して精密に行なう必要があるが、約３０μｍ程度で良い。 その後、図１０に示すように、アノード側にアルミを蒸着してアノード電極１ ０とし、また、カソード電極１及びゲート電極２も同様に蒸着により形成する。

【００１３】 次いで、ベベル加工後、フッ酸、硝酸系の薬品により加工歪を除去し、アノー ド側の端面の段差２０の部分に、平型パッケージ２０の内壁までの寸法公差を考 慮して固定部材１４をはめ込み、カソード電極を上にして、図１０に示すように 、ベベル加工面にパッシベーションゴム（シリコーンゴム）９を塗布する。 以上のようにして得られた半導体ペレットを、図３に示すように平型パッケー ジ１９に組み込む。 なお、平型パッケージ１９の開口端には、カソード電極ポスト１７及びアノー ド電極ポスト１８を有し、カソード電極部材１５及びアノード電極部材１６を介 在させて、上記の半導体ペレットが、上記カソード電極ポスト１７及びアノード 電極ポスト１８間に挟持される。また、カソード電極ポスト１７の中央部には有 底孔２６が形成され、この有底孔２６内に絶縁スペーサ２３、ゲート電極部材２ ５、皿ばね２７等のゲート電極部品を挿入し、該ゲート電極部材２５をゲート電 極２に圧接すると共に、該電極部材２５に接続されたゲートリード２２の一端を 絶縁パイプ２８を介して平型パッケージ１９の外部に引き出す構造を採っている 。

【００１４】

【考案の効果】

本発明によれば、半導体ペレットと平型パッケージの位置決めを簡単に、かつ 、正確に行なうことができ、信頼性の高いアロイフリー法の圧接型半導体装置を 提供するできる。また、シリコン半導体基板の外周に設けた段差に絶縁用の固定 部材をはめ込んで固定するようにしたので、従来のようなトランスファモールド 工程を不要し、製造工程が簡略化するなどの優れた効果を奏する。

【図面の簡単な説明】

【図１】本考案の一実施例を示す電力用圧接型半導体装
置の組立図である。

【図２】上記装置に使用する固定部材の外観図である。

【図３】本考案の変形例を示す電力用圧接型半導体装置
の組立図である。

【図４】従来の電力用圧接型半導体装置の半導体ペレッ
トを示す説明図である。

【図５】従来の半導体ペレットの説明図でである。

【図６】上記半導体ペレットを平型パッケージに組み込
んだ状態の説明図である。

【図７】本考案の実施例に使用するシリコン半導体基板
の説明図である。

【図８】同じく上記実施例に使用する半導体ペレットの
説明図である。

【図９】本考案の変形例に使用する半導体ペレットの説
明図である。

【図１０】同じく上記変形例に使用する半導体ペレット
の説明図である。

【符号の説明】

１ カソード電極 ２ ゲート電極 ２ａ ゲート部分 ３ 酸化膜 ４ Ｐベース層 ５ Ｎベース層 ６ Ｎ↑＋短絡層 ７ Ｐエミッタ層 ８ 温度補償板 ９ パッシベーションゴム １０ アノード電極 １１ ポリイミド樹脂 １２ シリコーン樹脂 １３ Ｎエミッタ層 １３ａ 酸化膜 １４ 固定部材 １５ カソード電極部材 １６ アノード電極部材 １７ カソード電極ポスト １８ アノード電極ポスト １９ 平型パッケージ ２０ 段差 ２１ 平型パッケージ内壁 ２２ ゲートリード ２３ 絶縁スペーサ ２４ ゲート電極部品 ２５ ゲート電極部材 ２６ 有底孔 ２７ 皿ばね １００ シリコン半導体基板

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体ペレットが平型パッケージのアノ
   ードポストとカソードポストとの間に挟持される構造の
   圧接型半導体装置において、前記半導体ペレットのアノ
   ード側若しくはカソード側の一方の主面の外周部に段差
   を設け、該段差に固定部材をはめ込み、前記パッケージ
   内壁面との相対的位置決めをなすようにしたことを特徴
   とする圧接型半導体装置。
2. 【請求項２】 前記固定部材の一部を切り取って切欠部
   を形成し、この切欠部にゲートパイプを通して前記固定
   部材及び前記半導体ペレットがの円周方向への移動を防
   止するようにしたことを特徴とする請求項１に記載の圧
   接型半導体装置。