JPH071863Y2 - Timer device - Google Patents

Timer device

Info

Publication number
JPH071863Y2
JPH071863Y2 JP10619388U JP10619388U JPH071863Y2 JP H071863 Y2 JPH071863 Y2 JP H071863Y2 JP 10619388 U JP10619388 U JP 10619388U JP 10619388 U JP10619388 U JP 10619388U JP H071863 Y2 JPH071863 Y2 JP H071863Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
time
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10619388U
Other languages
Japanese (ja)
Other versions
JPH0228138U (en
Inventor
昭治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10619388U priority Critical patent/JPH071863Y2/en
Publication of JPH0228138U publication Critical patent/JPH0228138U/ja
Application granted granted Critical
Publication of JPH071863Y2 publication Critical patent/JPH071863Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、降圧インピーダンスにより低電圧化された電
源で駆動され、時限回路で出力リレーを動作させるタイ
マ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of use] The present invention relates to a timer device which is driven by a power supply whose voltage is lowered by a step-down impedance and which operates an output relay in a timed circuit.

〔従来の技術〕[Conventional technology]

比較的高い電源電圧を降圧インピーダンスで降圧して駆
動されるタイマ装置として第5図に示すものが知られて
いる。ここで時限回路1は直流電源2からスイッチ3お
よび2つの降圧抵抗4,5の直流回路を介して給電するよ
うに接続されている。出力リレー6は出力トランジスタ
7のコレクタ・エミッタと直列に接続して両降圧抵抗4,
5の接続点と電源2のマイナス側に接続され、このトラ
ンジスタ7のベースは時限回路1の出力端に接続されて
いる。
A timer device shown in FIG. 5 is known as a timer device driven by stepping down a relatively high power supply voltage with a step-down impedance. Here, the time limit circuit 1 is connected so as to supply power from the DC power supply 2 through the switch 3 and the DC circuit of the two step-down resistors 4 and 5. The output relay 6 is connected in series with the collector and emitter of the output transistor 7, and both step-down resistors 4,
It is connected to the connection point of 5 and the negative side of the power supply 2, and the base of this transistor 7 is connected to the output terminal of the time-limit circuit 1.

スイッチ3を投入すると時限回路1が始動し、計時を始
め、所定時間後この時限回路1はタイムアップして信号
を発し、トランジスタ7をオンするから出力リレー6が
動作する。
When the switch 3 is turned on, the time limit circuit 1 is started to start timing, and after a predetermined time, the time limit circuit 1 times up and outputs a signal, and the transistor 7 is turned on, so that the output relay 6 operates.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

このタイマ装置は比較的電圧の高い直流電源2を両降圧
抵抗4,5で降圧して時限回路1に印加し、これを駆動し
ている。このため電圧変動率が高く、時限回路1がタイ
ムアップしてトランジスタ7をオンし出力リレー6のコ
イルに励磁電流が流れると抵抗4における電圧降下が高
くなり、時限回路1に充分な電流を流すことができなく
なり、時限回路1の動作が不安定になるという問題があ
った。この時限回路1の動作を安定させるために抵抗5
の抵抗値を低くし、時限回路1に充分な電流を供給する
こともできるが、このようにすると抵抗4に流れる電流
が大きくなり、この抵抗4による発熱でタイマ装置を構
成する電子部品の劣化が促進され、タイマ装置の信頼性
を損うという問題があった。
In this timer device, a DC power supply 2 having a relatively high voltage is stepped down by both step-down resistors 4 and 5 and applied to a time circuit 1 to drive it. For this reason, the voltage fluctuation rate is high, and when the time limit circuit 1 times up and the transistor 7 is turned on and an exciting current flows through the coil of the output relay 6, the voltage drop in the resistor 4 increases and a sufficient current flows through the time limit circuit 1. However, there is a problem in that the operation of the time limit circuit 1 becomes unstable. In order to stabilize the operation of the time limit circuit 1, a resistor 5
Although it is possible to reduce the resistance value of the resistor and supply a sufficient current to the time circuit 1, the current flowing through the resistor 4 becomes large, and the heat generated by the resistor 4 deteriorates the electronic components constituting the timer device. However, there is a problem in that the reliability of the timer device is impaired.

本考案の目的は、時限回路がタイムアップするしないに
関係なく、時限回路に安定した電流を供給するとともに
消費電流が低く、電子部品の熱劣化の少ない信頼姓の高
いタイマ装置を提供することにある。
An object of the present invention is to provide a reliable timer device that supplies stable current to a time circuit regardless of whether or not the time circuit is timed up, consumes less current, and has less thermal deterioration of electronic components. is there.

〔課題を解決するための手段〕[Means for Solving the Problems]

本考案は上述の課題を解決するため、時間を計時する時
限回路、この時間回路の出力でオンまたはオフする出力
トランジスタおよびこの出力トランジスタがオンまたは
オフすると動作する出力リレーを備え、電源から降圧イ
ンピーダンスを介して駆動されるタイマ装置において、
前記出力リレーが前記時限回路と直列に接続されるとと
もにこの出力リレーとほぼ同一の抵抗値を有する並列抵
抗を設け、コレクタ・エミッタが前記出力リレーに直列
に接続された第1のトランジスタおよびコレクタ・エミ
ッタが前記並列抵抗に直列に接続された第2のトランジ
スタからなるスイッチング手段を設け、前記第1のトラ
ンジスタ,出力リレーの直列回路と前記第2のトランジ
スタ,並列抵抗の直列回路とを並列接続し、前記スイッ
チング手段の第1のトランジスタは前記出力トランジス
タのオン・オフに従ってオン・オフ制御され、前記スイ
ッチング手段の第2のトランジスタは前記第1のトラン
ジスタのオフ時に前記出力リレーを介して流れるベース
電流によりオン制御されるとともに前記第1のトランジ
スタのオン時にオフ制御され、前記スイッチング手段は
前記出力トランジスタのオン・オフに従って前記並列抵
抗と出力リレーとを時限回路に直列に切換接続すること
を特徴とする。
In order to solve the above-mentioned problems, the present invention comprises a time circuit for measuring time, an output transistor that turns on or off at the output of this time circuit, and an output relay that operates when this output transistor turns on or off. In the timer device driven via
The output relay is connected in series with the time circuit, and a parallel resistor having a resistance value substantially the same as that of the output relay is provided, and a collector and an emitter are connected in series with the first relay and a collector. A switching means including a second transistor whose emitter is connected in series to the parallel resistance is provided, and the series circuit of the first transistor and the output relay is connected in parallel to the series circuit of the second transistor and the parallel resistance. The first transistor of the switching means is on / off controlled according to the on / off state of the output transistor, and the second transistor of the switching means is a base current flowing through the output relay when the first transistor is off. Is controlled to be turned on by the switch and is turned on when the first transistor is turned on. Is controlled, the switching means is characterized in that switching connected in series to the timing circuit and an output relay and the parallel resistor according to the on and off of the output transistor.

〔作用〕[Action]

本考案におけるタイマ装置においては、時限回路が計時
中に出力トランジスタをオフ状態とした場合、時限回路
が計時中にはスイッチング手段を構成する第1のトラン
ジスタがオフ,第2のトランジスタがオン状態にあり、
これにより出力リレーが切り離されるとともに並列抵抗
を介をして時限回路に電源電圧が給電され、前記時限回
路がタイムアップするとスイッチング手段を構成する第
1のトランジスタがオン,第2のトランジスタがオフし
て並列抵抗が切り離されるとともに出力リレーを介して
時限回路に電源電圧が給電される。また、時限回路が計
時中に出力トランジスタをオン状態とした場合、時限回
路の計時中にはスイッチング手段により出力リレーを介
して時限回路に電源電圧が給電され、時限回路がタイム
アップするとスイッチング手段により並列抵抗を介して
時限回路に電源電圧を給電するようにしてもよいが、何
れにしてもスイッチング手段により並列抵抗と出力リレ
ーとを時限回路に直列に切換接続することにより、時限
回路がタイムアップするしない関係なく時限回路に安定
した電力が供給される。
In the timer device according to the present invention, when the output transistor is turned off during the time measurement of the timed circuit, the first transistor forming the switching means is turned off and the second transistor is turned on during the time measurement of the timed circuit. Yes,
As a result, the output relay is disconnected, and the power supply voltage is supplied to the time circuit through the parallel resistance. When the time circuit is up, the first transistor forming the switching means is turned on and the second transistor is turned off. The parallel resistance is disconnected and the power supply voltage is supplied to the time circuit via the output relay. Also, if the output transistor is turned on while the time circuit is timing, the power supply voltage is supplied to the time circuit via the output relay by the switching means while the time circuit is timing. The power supply voltage may be supplied to the timed circuit through the parallel resistor, but in any case, the timed circuit is timed up by switching and connecting the parallel resistor and the output relay in series with the timed circuit by the switching means. Stable power is supplied to the timed circuit regardless of whether or not to do so.

〔実施例〕〔Example〕

先ず、第1図および第2図を用いて本出願人から先に出
願されたタイマ装置の回路図を説明する。第1図および
第2図において、第5図と同一のものには第5図と同一
の符号を付した。第1図において、時限回路1はタイム
アップしたとき直流電源2からスイッチ3、降圧抵抗4
を含む降圧回路、トランジスタ8のコレクタ・エミッタ
および出力リレー6の直列回路を介して給電するように
接続されている。トランジスタ8のベースは抵抗9を介
してコレクタに接続されている。トランジスタ10はコレ
クタがトランジスタ8のベースに接続され、エミッタが
出力リレー6と時限回路1との接続点に接続され、ベー
スは抵抗11を介してトランジスタ8のコレクタに接続さ
れている。出力トランジスタ7はコレクタがトランジス
タ10のベースにエミッタが電源2のマイナス端に接続さ
れ、ベースが時限回路1の出力端に接続されている。抵
抗9の抵抗値はリレー6のコイルの抵抗値と等しくさ
れ、抵抗11は抵抗9のほぼトランジスタ10の電流増幅率
倍の抵抗値とされている。
First, a circuit diagram of a timer device previously filed by the present applicant will be described with reference to FIGS. 1 and 2. 1 and 2, the same elements as those in FIG. 5 are designated by the same reference numerals as those in FIG. In FIG. 1, the time limit circuit 1 includes a DC power source 2, a switch 3 and a step-down resistor 4 when the time is up.
Is connected so as to supply power through a series circuit of a step-down circuit including the above, a collector / emitter of the transistor 8 and the output relay 6. The base of the transistor 8 is connected to the collector via the resistor 9. The transistor 10 has a collector connected to the base of the transistor 8, an emitter connected to a connection point between the output relay 6 and the timing circuit 1, and a base connected to the collector of the transistor 8 via the resistor 11. The collector of the output transistor 7 is connected to the base of the transistor 10, the emitter is connected to the negative terminal of the power supply 2, and the base is connected to the output terminal of the timing circuit 1. The resistance value of the resistor 9 is set equal to the resistance value of the coil of the relay 6, and the resistance 11 is set to be a resistance value of the resistance 9 times the current amplification factor of the transistor 10.

スイッチ3を投入したとき時限回路1の信号がローレベ
ルでトランジスタ7がオフしているからトランジスタ10
には抵抗11を介してベース電流が流れ、トランジスタ10
はオンする。トランジスタ10がオンしているとトランジ
スタ8はベース・エミッタがトランジスタ10とリレー6
で短絡されるからオフ状態を保つ。したがって時限回路
1には電源2からスイッチ3、抵抗4、抵抗9およびト
ランジスタ10を介して給電され、時限回路1は始動して
計時を始める。トランジスタ10は電流増幅率の十分大き
なものが選定されているから、抵抗値が抵抗9の抵抗値
のほぼトランジスタ10の電流増幅率倍とされている抵抗
11は十分高い抵抗値であり、この電流は無視できる。し
たがってこのときのタイマ装置の消費電流は電源2の電
圧、両抵抗4,9の各抵抗値および時限回路1の等価抵抗
値で決定される。
When the switch 3 is turned on, the signal of the time circuit 1 is at a low level and the transistor 7 is off.
A base current flows through the resistor 11 to the transistor 10
Turns on. When the transistor 10 is on, the transistor 8 has a base / emitter transistor 10 and a relay 6
It will be short-circuited with so keep it off. Therefore, the time-limit circuit 1 is supplied with power from the power supply 2 through the switch 3, the resistor 4, the resistor 9 and the transistor 10, and the time-limit circuit 1 is started to start timing. Since a transistor having a sufficiently large current amplification factor is selected for the transistor 10, the resistance value of the resistance value of the resistance value of the resistance value of the resistance value of the resistance value of the resistance value of the resistance value of the transistor 10 is approximately doubled.
11 is a sufficiently high resistance value, and this current can be ignored. Therefore, the current consumption of the timer device at this time is determined by the voltage of the power supply 2, the resistance values of the resistors 4 and 9 and the equivalent resistance value of the time-limit circuit 1.

所定時間後時限回路1がタイムアップすると、トランジ
スタ7がオンし、トランジスタ10のベース電流が短絡さ
れるからトランジスタ10はオフし、トランジスタ8には
抵抗9を介してベース電流が流れ、トランジスタ8はオ
ンする。トランジスタ8がオンすると時限回路1には直
流電源2からスイッチ3、抵抗4、トランジスタ8およ
びリレー6を介して給電され、リレー6が動作する。こ
のときのタイマ装置の消費電流は抵抗4、リレー6の各
抵抗値および時限回路1の等価抵抗値で決定され、抵抗
9の抵抗値はリレー6のコイルの抵抗値と等しくされて
いるから、時限回路1の計時のときと、タイムアップし
たときのタイマ装置の電流値ほぼ等しくなり、タイマ装
置は安定な動作をする。しかもリレー6と時限回路1に
は同じ電流が直列に流れるからタイマ装置の消費電流は
従来例に比し低減される。なおこの実施例ではリレー6
の電流と時限回路1の電流が同一値であると仮定して説
明したが一般的には、リレー6のコイル電流に比し時限
回路1の電流が低い場合が多い。このような場合には時
限回路1と並列にバイパス回路を設けるなどして、リレ
ー6の電流値と、時限回路1とバイパス回路の電流値の
和が等しくなるようにすればよい。
When the time limit circuit 1 times up after a predetermined time, the transistor 7 turns on, the base current of the transistor 10 is short-circuited, the transistor 10 turns off, the base current flows to the transistor 8 through the resistor 9, and the transistor 8 turns on. Turn on. When the transistor 8 is turned on, power is supplied to the time circuit 1 from the DC power supply 2 via the switch 3, the resistor 4, the transistor 8 and the relay 6, and the relay 6 operates. The current consumption of the timer device at this time is determined by the resistance values of the resistor 4, the relay 6 and the equivalent resistance value of the time circuit 1, and the resistance value of the resistor 9 is made equal to the resistance value of the coil of the relay 6. The current value of the timer device when the time is measured by the time limit circuit 1 and when the time is up becomes substantially equal, and the timer device operates stably. Moreover, since the same current flows in series through the relay 6 and the time limit circuit 1, the current consumption of the timer device is reduced as compared with the conventional example. In this embodiment, the relay 6
Although the current has been described assuming that the current of the time circuit 1 and the current of the time circuit 1 have the same value, in general, the current of the time circuit 1 is often lower than the coil current of the relay 6. In such a case, a bypass circuit may be provided in parallel with the time limit circuit 1 so that the sum of the current value of the relay 6 and the current value of the time limit circuit 1 and the bypass circuit becomes equal.

第2図は第1図と異なる変形例を示す。この変形例が第
1図と異なる点は、電源が交流電源2aの場合であり、こ
れに伴って降圧抵抗4の直後に整流回路13と平滑回路14
が追加され、交流用タイマ装置とされている。そのほか
の接続と動作は第1図と同様であるからこの説明は省略
する。
FIG. 2 shows a modification different from FIG. This modified example is different from FIG. 1 in that the power source is the AC power source 2a, and accordingly, the rectifier circuit 13 and the smoothing circuit 14 are provided immediately after the step-down resistor 4.
Is added, and it is used as an AC timer device. The other connections and operations are the same as those in FIG. 1, and therefore their explanations are omitted.

第3図は本考案の一実施例を示すタイマ装置の結線図で
あり、第3図に示す実施例が第1図および第2図の回路
図と異なるところは、第1図および第2図の出力リレー
6のスイッチング手段12であるトランジスタ8,10がNPN
トランジスタに対し、第3図の出力リレー6のスイッチ
ング手段12は何れもPNPトランジスタ8,10を使用してい
る点が第1図および第2図と異なる。なお、第3図にお
いて、トランジスタ8,10はそれぞれ本考案におけるスイ
ッチング手段12を構成する第1および第2のトランジス
タである。すなわち第3図において、時限回路1はタイ
ムアップしたとき直流電源2からスイッチ3、降圧抵抗
4、PNPトランジスタ8のエミッタ・コレクタおよび出
力リレー6の直列回路を介して給電するように接続され
ている。そしてトランジスタ8のエミッタ・コレクタお
よび出力リレー6の直列回路と並列にトランジスタ10の
エミッタ・コレクタおよび並列抵抗9の直列回路が接続
されている。そして並列抵抗9の抵抗値はリレー6のコ
イルの抵抗値とほぼ等しくされている。またトランジス
タ10がベースが抵抗15を介してトランジスタ8のコレク
タおよび出力リレー6の接続点に接続されている。さら
に、トランジスタ8のベースは抵抗16および出力トラン
ジスタ7のコレクタ・エミッタを介して直流電源のマイ
ナス側に接続されている。
FIG. 3 is a connection diagram of a timer device showing an embodiment of the present invention. The difference between the embodiment shown in FIG. 3 and the circuit diagram of FIGS. 1 and 2 is that FIGS. The transistors 8 and 10 which are the switching means 12 of the output relay 6 of NPN are NPN.
In contrast to the transistors, the switching means 12 of the output relay 6 in FIG. 3 uses PNP transistors 8 and 10 respectively, which is a difference from FIGS. 1 and 2. In FIG. 3, transistors 8 and 10 are the first and second transistors, respectively, which constitute the switching means 12 of the present invention. That is, in FIG. 3, the time limit circuit 1 is connected so as to supply power from the DC power source 2 through the series circuit of the switch 3, the step-down resistor 4, the emitter / collector of the PNP transistor 8 and the output relay 6 when the time is up. . The series circuit of the emitter / collector of the transistor 8 and the output relay 6 is connected in parallel with the series circuit of the emitter / collector of the transistor 10 and the parallel resistor 9. The resistance value of the parallel resistor 9 is made substantially equal to the resistance value of the coil of the relay 6. The base of the transistor 10 is connected to the collector of the transistor 8 and the connection point of the output relay 6 via the resistor 15. Further, the base of the transistor 8 is connected to the negative side of the DC power source via the resistor 16 and the collector / emitter of the output transistor 7.

スイッチ3を投入したとき時限回路1の信号はローレベ
ルでトランジスタ7がオフしているからトランジスタ8
にはベース電流が流れず、トランジスタ8はオフであ
る。しかしトランジスタ10にはそのエミッタ、抵抗15お
よび出力リレー6を介してベース電流が流れるからトラ
ンジスタ10はオンする。したがって時限回路1には電源
2からスイッチ3、抵抗4、トランジスタ10および抵抗
9を介して給電される。このときトランジスタ10は電流
増幅率の充分大きいものが選定されているからトランジ
スタ10のベース電流は極く僅かでリレー6は動作しな
い。所定時間後時限回路1がタイムアップするとトラン
ジスタ7がオンし、トランジスタ8もオンするからトラ
ンジスタ10がオフし、並列抵抗9が切り離されてリレー
6に通電し、リレー6が動作する。並列抵抗9とリレー
6の両抵抗値はほぼ等しくされているから、時限回路1
に流れ込む電流は時限回路1が計時中もタイムアップ後
もほぼ等しく、このタイマ装置の消費電流に変化はな
い。
When the switch 3 is turned on, the signal of the timing circuit 1 is at a low level and the transistor 7 is off.
No base current flows through the transistor 8 and the transistor 8 is off. However, since a base current flows through the transistor 10 via its emitter, the resistor 15 and the output relay 6, the transistor 10 is turned on. Therefore, the time circuit 1 is supplied with power from the power supply 2 through the switch 3, the resistor 4, the transistor 10 and the resistor 9. At this time, since the transistor 10 having a sufficiently large current amplification factor is selected, the base current of the transistor 10 is extremely small and the relay 6 does not operate. When the time limit circuit 1 times out after a predetermined time, the transistor 7 is turned on, the transistor 8 is also turned on, the transistor 10 is turned off, the parallel resistor 9 is disconnected, the relay 6 is energized, and the relay 6 operates. Since the resistance values of the parallel resistor 9 and the relay 6 are made substantially equal, the time circuit 1
The current flowing into the timer circuit 1 is almost the same during the time counting circuit 1 and after the time is up.

第4図は第3図と異なる実施例を示す。この実施例では
トランジスタ8だけがPNPトランジスタを使用している
点が他のものと異なる。すなわち時限回路1はタイムア
ップしたとき電源2、スイッチ3、抵抗4、リレー6お
よびトランジスタ8のエミッタ・コレクタを介して給電
するように接続されている。そしてリレー6およびトラ
ンジスタ8の直列回路に並列にトランジスタ10のコレク
タ・エミッタおよび並列抵抗9の直列回路が接続されて
いる。そしてトランジスタ10のベースはリレー6および
トランジスタ8の接続点に接続され、トランジスタ8の
ベースは抵抗16および出力トランジスタ7を介して直流
電源2のマイナス側に接続されている。
FIG. 4 shows an embodiment different from FIG. This embodiment differs from the others in that only transistor 8 is a PNP transistor. That is, the time limit circuit 1 is connected so as to supply power via the power supply 2, the switch 3, the resistor 4, the relay 6 and the emitter / collector of the transistor 8 when the time is up. A series circuit of the collector and emitter of the transistor 10 and a parallel resistor 9 is connected in parallel to the series circuit of the relay 6 and the transistor 8. The base of the transistor 10 is connected to the connection point of the relay 6 and the transistor 8, and the base of the transistor 8 is connected to the negative side of the DC power supply 2 via the resistor 16 and the output transistor 7.

この実施例も第3図に示すものと同様にスイッチ3を投
入したとき、トランジスタ10はリレー6を介して流れる
ベース電流でオンし、並列抵抗9を介して時限回路1に
給電する、時限回路1がタイムアップするとトランジス
タ8がオンし、トランジスタ10はオフする。そして時限
回路1にはリレー6を介して給電され、リレー6も動作
する。
Also in this embodiment, when the switch 3 is turned on similarly to the one shown in FIG. 3, the transistor 10 is turned on by the base current flowing through the relay 6 and supplies the time circuit 1 with power through the parallel resistor 9. When 1 goes up, the transistor 8 turns on and the transistor 10 turns off. Then, the time limit circuit 1 is supplied with power via the relay 6, and the relay 6 also operates.

第3図および第4図の実施例は何れも時限回路1がタイ
ムアップ後、出力リレー6が動作するいわゆるオンデレ
ー動作形のタイマ装置であるが、リレー6および並列抵
抗9を入れ換えるとスイッチ3の投入と同時にリレー6
が動作し、時限回路1がタイムアップ時にリレー6が復
帰するいわゆるワンショット動作形のタイマ装置とする
こともできる。また第3図および第4図においては直流
電源2を使用したが第3図および第4図に示す実施例で
も第2図と同様にして交流電源2aを使用することができ
る。
The embodiments shown in FIGS. 3 and 4 are so-called on-delay operation type timer devices in which the output relay 6 operates after the time limit circuit 1 has timed out. However, when the relay 6 and the parallel resistor 9 are replaced, Relay 6 when turned on
Can be operated, and the so-called one-shot operation type timer device in which the time limit circuit 1 returns the relay 6 when the time is up. Although the DC power supply 2 is used in FIGS. 3 and 4, the AC power supply 2a can be used in the embodiment shown in FIGS. 3 and 4 in the same manner as in FIG.

以上に説明したように本考案によれば、時間を計時する
時限回路、この時限回路の出力でオンまたはオフする出
力トランジスタおよびこの出力トランジスタがオンまた
はオフすると動作する出力リレーを備え、電源から降圧
インピーダンスを介して駆動されるタイマ装置におい
て、前記出力リレーが前記時限回路と直列に接続される
とともにこの出力リレーとほぼ同一の抵抗値を有する並
列抵抗を設け、コレクタ・エミッタが前記出力リレーに
直列に接続された第1のトランジスタおよびコレクタ・
エミッタが前記並列抵抗に直列に接続された第2のトラ
ンジスタからなるスイッチング手段を設け、前記第1の
トランジスタ,出力リレーの直列回路と前記第2のトラ
ンジスタ,並列抵抗の直列回路とを並列接続し、前記ス
イッチング手段の第1トランジスタは前記出力トランジ
スタのオン・オフに従ってオン・オフ制御され、前記ス
イッチング手段の第2のトランジスタは前記第1のトラ
ンジスタのオフ時に前記出力リレーを介して流れるベー
ス電流によりオン制御されるとともに前記第1のトラン
ジスタのオン時にオフ制御され、前記スイッチング手段
は前記出力トランジスタのオン・オフに従って前記並列
抵抗と出力リレーとを時限回路に直列に切換接続するよ
うに構成したことにより、時限回路のタイムアップ前後
において時限回路に流れる電流はほぼ等しく、タイマ装
置の安定した動作を保証することができる。
As described above, according to the present invention, the time-out circuit for timing the time, the output transistor that is turned on or off by the output of the time-out circuit, and the output relay that operates when the output transistor is turned on or off are provided. In a timer device driven via impedance, the output relay is connected in series with the time circuit, and a parallel resistor having a resistance value substantially the same as that of the output relay is provided, and a collector / emitter is connected in series with the output relay. A first transistor and a collector connected to
A switching means including a second transistor whose emitter is connected in series to the parallel resistance is provided, and the series circuit of the first transistor and the output relay is connected in parallel to the series circuit of the second transistor and the parallel resistance. A first transistor of the switching means is on / off controlled according to on / off of the output transistor, and a second transistor of the switching means is controlled by a base current flowing through the output relay when the first transistor is off. On-controlled and off-controlled when the first transistor is on, and the switching means is configured to switch and connect the parallel resistor and the output relay in series with a time circuit according to on / off of the output transistor. The time limit circuit before and after the time limit circuit time up Current substantially equal flows, it is possible to ensure stable operation of the timer device.

【図面の簡単な説明】[Brief description of drawings]

第1図および第2図はそれぞれ本出願人から先に出願さ
れたタイマ装置の回路図であり、第3図および第4図は
それぞれ本考案によるタイマ装置の異なる実施例を示す
結線図、第5図は従来のタイマ装置の一例を示す結線図
でる。 1:時限回路、2:直流電源、2a:交流電源、4:降圧抵抗、
6:出力リレー、7:出力トランジスタ、9:並列抵抗、12:
スイッチング手段。
1 and 2 are circuit diagrams of a timer device previously filed by the present applicant, and FIGS. 3 and 4 are wiring diagrams showing different embodiments of the timer device according to the present invention. FIG. 5 is a connection diagram showing an example of a conventional timer device. 1: Timed circuit, 2: DC power supply, 2a: AC power supply, 4: Step-down resistor,
6: Output relay, 7: Output transistor, 9: Parallel resistance, 12:
Switching means.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】時間を計時する時限回路、この時限回路の
出力でオンまたはオフする出力トランジスタおよびこの
出力トランジスタがオンまたはオフすると動作する出力
リレーを備え、電源から降圧インピーダンスを介して駆
動されるタイマ装置において、前記出力リレーが前記時
限回路と直列に接続されるとともにこの出力リレーとほ
ぼ同一の抵抗値を有する並列抵抗を設け、コレクタ・エ
ミッタが前記出力リレーに直列に接続された第1のトラ
ンジスタおよびコレクタ・エミッタが前記並列抵抗に直
列に接続された第2のトランジスタからなるスイッチン
グ手段を設け、前記第1のトランジスタ,出力リレーの
直列回路と前記第2のトランジスタ,並列抵抗の直列回
路とを並列接続し、前記スイッチング手段の第1のトラ
ンジスタは前記出力トランジスタのオン・オフに従って
オン・オフ制御され、前記スイッチング手段の第2のト
ランジスタは前記第1のトランジスタのオフ時に前記出
力リレーを介して流れるベース電流によりオン制御され
るとともに前記第1のトランジスタのオン時にオフ制御
され、前記スイッチング手段は前記出力トランジスタの
オン・オフに従って前記並列抵抗と出力リレーとを時限
回路に直列に切換接続することを特徴とするタイマ装
置。
1. A timed circuit for measuring time, an output transistor which is turned on or off by an output of the timed circuit, and an output relay which operates when the output transistor is turned on or off, and is driven from a power source through a step-down impedance. In the timer device, the output relay is connected in series with the time circuit, and a parallel resistor having substantially the same resistance value as that of the output relay is provided, and a collector / emitter is connected in series with the output relay. A switching means including a transistor and a second transistor whose collector and emitter are connected in series to the parallel resistor is provided, and a series circuit of the first transistor and the output relay and a series circuit of the second transistor and the parallel resistor are provided. Are connected in parallel, and the first transistor of the switching means is connected to the output. ON / OFF control is performed according to ON / OFF of the transistor, and the second transistor of the switching means is ON-controlled by the base current flowing through the output relay when the first transistor is OFF, and the second transistor of the first transistor is turned ON / OFF. The timer device is off-controlled when turned on, and the switching means switches and connects the parallel resistor and the output relay in series with a time-limit circuit according to turning on / off of the output transistor.
JP10619388U 1988-08-11 1988-08-11 Timer device Expired - Lifetime JPH071863Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10619388U JPH071863Y2 (en) 1988-08-11 1988-08-11 Timer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10619388U JPH071863Y2 (en) 1988-08-11 1988-08-11 Timer device

Publications (2)

Publication Number Publication Date
JPH0228138U JPH0228138U (en) 1990-02-23
JPH071863Y2 true JPH071863Y2 (en) 1995-01-18

Family

ID=31339486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10619388U Expired - Lifetime JPH071863Y2 (en) 1988-08-11 1988-08-11 Timer device

Country Status (1)

Country Link
JP (1) JPH071863Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06144239A (en) * 1992-11-05 1994-05-24 Komatsu Forklift Co Ltd Travel device for traveling vehicle

Also Published As

Publication number Publication date
JPH0228138U (en) 1990-02-23

Similar Documents

Publication Publication Date Title
JPH07123709A (en) Power supply
JPH071863Y2 (en) Timer device
JPH08331839A (en) Power supply circuit
JP3614693B2 (en) Power control device
JPH0522987Y2 (en)
JPH0237273Y2 (en)
JPS6125152Y2 (en)
JPH0614384Y2 (en) Latching relay drive circuit
JPH0749541Y2 (en) Transistor switch circuit
JPH0546097Y2 (en)
JPS59139605A (en) Solenoid driving circuit
JP2543893B2 (en) Charging circuit
JPH0974671A (en) Power supply circuit
JPH0215129Y2 (en)
JPS62231519A (en) Two-wire system electronic switch
JP2003218673A (en) AS-i slave overload / short circuit protection circuit
JPH0155532B2 (en)
JPS6334439Y2 (en)
JPH0247134B2 (en) KORYU2SENSHIKIMUSETSUTENSUITSUCHI
JPH063451Y2 (en) Current supply circuit
JP2536145B2 (en) AC 2-wire solid state switch
JPS5985085U (en) power circuit
JPS61267808A (en) Stabilized power supply device
JPS63253420A (en) Two-wire type switch
JPS6135612A (en) Short-circuit protection circuit of contactless switch