JPH071865Y2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH071865Y2 JPH071865Y2 JP11911786U JP11911786U JPH071865Y2 JP H071865 Y2 JPH071865 Y2 JP H071865Y2 JP 11911786 U JP11911786 U JP 11911786U JP 11911786 U JP11911786 U JP 11911786U JP H071865 Y2 JPH071865 Y2 JP H071865Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案はスイッチ回路に関する。
〔考案の概要〕 この考案は、スイッチ回路において、信号をバイパスす
るスイッチ素子を設けることにより、オフ時における信
号のリーク成分を大幅に減少させたものである。
るスイッチ素子を設けることにより、オフ時における信
号のリーク成分を大幅に減少させたものである。
第３図において、端子T1，T2の制御電圧Vc,▲▼
を、 Vc＝“H"レベル，▲▼＝“L"レベルとすれば、トラ
ンジスタQ11がオンとなるので、差動アンプ（１）が動
作して信号源S1からの信号が出力端子T3，T4に取り出さ
れるとともに、このとき、トランジスタQ21はオフなの
で、トランジスタQ22，Q23もオフとなって差動アンプ
（２）は動作せず、信号源S2からの信号は端子T3，T4に
取り出されない。
を、 Vc＝“H"レベル，▲▼＝“L"レベルとすれば、トラ
ンジスタQ11がオンとなるので、差動アンプ（１）が動
作して信号源S1からの信号が出力端子T3，T4に取り出さ
れるとともに、このとき、トランジスタQ21はオフなの
で、トランジスタQ22，Q23もオフとなって差動アンプ
（２）は動作せず、信号源S2からの信号は端子T3，T4に
取り出されない。
しかし、 Vc＝“L"レベル，▲▼＝“H"レベルになると、逆に
トランジスタQ11がオフ、トランジスタQ21がオンとなる
ので、信号源S2の信号が端子T3，T4に取り出され、信号
源S1の信号は取り出されない。
トランジスタQ11がオフ、トランジスタQ21がオンとなる
ので、信号源S2の信号が端子T3，T4に取り出され、信号
源S1の信号は取り出されない。
したがって、この回路は、１回路２接点のスイッチ回路
として働く。
として働く。
ところが、一般に、トランジスタのベース・コレクタ間
には浮遊容量CBCが存在する。したがって、制御電圧Vc,
▲▼により例えばトランジスタQ12，Q13がオフの場
合でも、信号源S1からの信号のうち、その高域成分がト
ランジスタQ12，Q13のベース・コレクタ間容量CBCを通
じて端子T3，T4にリークしてしまう。
には浮遊容量CBCが存在する。したがって、制御電圧Vc,
▲▼により例えばトランジスタQ12，Q13がオフの場
合でも、信号源S1からの信号のうち、その高域成分がト
ランジスタQ12，Q13のベース・コレクタ間容量CBCを通
じて端子T3，T4にリークしてしまう。
また、同様にトランジスタQ22，Q23がオフの場合にも、
信号源S2からの信号のうち、その高域成分がトランジス
タQ22，Q23のベース・コレクタ間容量CBCを通じて端子T
3，T4にリークしてしまう。
信号源S2からの信号のうち、その高域成分がトランジス
タQ22，Q23のベース・コレクタ間容量CBCを通じて端子T
3，T4にリークしてしまう。
したがって、このスイッチ回路は、高域成分を有する信
号、例えばビデオ信号の切り換えには敵さない。
号、例えばビデオ信号の切り換えには敵さない。
そこで、同図に破線で示すように、ダイオードD1〜D4を
挿入することも考えられている。
挿入することも考えられている。
すなわち、このようにすれば、例えばトランジスタ
Q12，Q13がオフのときには、ダイオードD1，D2が無バイ
アスとなり、オフとなるので、高域成分がトランジスタ
Q12，Q13のコレクタにリークしてきても、ダイオード
D1，D2により阻止され、端子T3，T4には現れないことに
なる。
Q12，Q13がオフのときには、ダイオードD1，D2が無バイ
アスとなり、オフとなるので、高域成分がトランジスタ
Q12，Q13のコレクタにリークしてきても、ダイオード
D1，D2により阻止され、端子T3，T4には現れないことに
なる。
しかし、実際には、ダイオードD1〜D4はアノード・カソ
ード間に容量CDがあるので、この容量を通じて高域成分
が端子T3，T4にリークしてしまう。
ード間に容量CDがあるので、この容量を通じて高域成分
が端子T3，T4にリークしてしまう。
さらに、ダイオードD1〜D4を接続した場合には、電源＋
Vccと接地との間に、負荷抵抗器R3，R4と、ダイオードD
1〜D4と、トランジスタQ12，Q13，Q22，Q23と、トラン
ジスタQ11，Q12と、トランジスタQ0とが直列に入るの
で、電源電圧＋Vccを低くすることができず、例えば電
池で動作するビデオカメラやVTRには適さない。
Vccと接地との間に、負荷抵抗器R3，R4と、ダイオードD
1〜D4と、トランジスタQ12，Q13，Q22，Q23と、トラン
ジスタQ11，Q12と、トランジスタQ0とが直列に入るの
で、電源電圧＋Vccを低くすることができず、例えば電
池で動作するビデオカメラやVTRには適さない。
［目的］ この考案は、このような問題点を解決するためになされ
たもので、信号の周波数にほぼ関係なく、リーク特性を
改善でき、電源電圧を低くでき、ダイナミックレンジや
バイアス電圧に余裕を持たすことができ、これによって
電池で動作するようなビデオカメラやVTRに適したもの
とできるスイッチ回路を提案しようとするものである。
たもので、信号の周波数にほぼ関係なく、リーク特性を
改善でき、電源電圧を低くでき、ダイナミックレンジや
バイアス電圧に余裕を持たすことができ、これによって
電池で動作するようなビデオカメラやVTRに適したもの
とできるスイッチ回路を提案しようとするものである。
この考案においては、複数の差動アンプ（１），（２）
が設けられ、一方の上記複数の差動アンプ（１）の少な
くとも一方のトランジスタ（Q12）のコレクタが、第１
のダイオード（D1）を通じて、一端が電源に接続された
共通の負荷（R3）の他端に接続され、該共通の負荷（R
3）の他端が出力端子（T3）として取り出されると共
に、上記第１のダイオード（D1）と上記負荷（R3）との
直列回路の両端にスイッチ用の第１のトランジスタ（Q1
4）のコレクタ・エミッタ間が並列接続され、他方の上
記複数の差動アンプ（２）の少なくとも一方のトランジ
スタ（Q22）のコレクタが、第２のダイオード（D3）を
通じて、一端が電源に接続された共通の負荷（R3）の他
端に接続され、上記第２のダイオード（D3）と上記負荷
（R3）との直列回路の両端にスイッチ用の第２のトラン
ジスタ（Q24）のコレクタ・エミッタ間が並列接続さ
れ、上記一方及び他方の差動アンプの各他方のトランジ
スタのコレクタは電源に接続され、上記スイッチ用の第
１及び第２のトランジスタのベースには、各々スイッチ
用の相補関係にある制御信号を供給して、これらスイッ
チ用の第１及び第２のトランジスタを選択的にオンオフ
することにより、上記複数の差動アンプの出力を選択的
に上記出力端子から取り出すようにしたものである。
が設けられ、一方の上記複数の差動アンプ（１）の少な
くとも一方のトランジスタ（Q12）のコレクタが、第１
のダイオード（D1）を通じて、一端が電源に接続された
共通の負荷（R3）の他端に接続され、該共通の負荷（R
3）の他端が出力端子（T3）として取り出されると共
に、上記第１のダイオード（D1）と上記負荷（R3）との
直列回路の両端にスイッチ用の第１のトランジスタ（Q1
4）のコレクタ・エミッタ間が並列接続され、他方の上
記複数の差動アンプ（２）の少なくとも一方のトランジ
スタ（Q22）のコレクタが、第２のダイオード（D3）を
通じて、一端が電源に接続された共通の負荷（R3）の他
端に接続され、上記第２のダイオード（D3）と上記負荷
（R3）との直列回路の両端にスイッチ用の第２のトラン
ジスタ（Q24）のコレクタ・エミッタ間が並列接続さ
れ、上記一方及び他方の差動アンプの各他方のトランジ
スタのコレクタは電源に接続され、上記スイッチ用の第
１及び第２のトランジスタのベースには、各々スイッチ
用の相補関係にある制御信号を供給して、これらスイッ
チ用の第１及び第２のトランジスタを選択的にオンオフ
することにより、上記複数の差動アンプの出力を選択的
に上記出力端子から取り出すようにしたものである。
この考案によれば、スイッチ用の第１及び第２のトラン
ジスタ（14）及び（24）のベースにスイッチ用の相補関
係にある制御信号を供給して、これらスイッチ用の第１
及び第２のトランジスタ（14）及び（24）を選択的にオ
ンオフすることにより、複数の差動アンプ（１）及び
（２）の出力を選択的に出力端子（T3）から取り出すよ
うにすることで、不要な信号をバイパスさせる。
ジスタ（14）及び（24）のベースにスイッチ用の相補関
係にある制御信号を供給して、これらスイッチ用の第１
及び第２のトランジスタ（14）及び（24）を選択的にオ
ンオフすることにより、複数の差動アンプ（１）及び
（２）の出力を選択的に出力端子（T3）から取り出すよ
うにすることで、不要な信号をバイパスさせる。
第１図において、トランジスタQ11を定電流源としてト
ランジスタQ12，Q13及び抵抗器R12，R13により差動アン
プ（１）が構成されるとともに、そのベースに信号源S1
から第１の入力信号が供給され、電源端子T5と、トラン
ジスタQ12，Q13のコレクタとの間に、負荷抵抗器R3，R4
とダイオードD1，D2とが直列に接続される。
ランジスタQ12，Q13及び抵抗器R12，R13により差動アン
プ（１）が構成されるとともに、そのベースに信号源S1
から第１の入力信号が供給され、電源端子T5と、トラン
ジスタQ12，Q13のコレクタとの間に、負荷抵抗器R3，R4
とダイオードD1，D2とが直列に接続される。
また、トランジスタQ21を定電流源としてトランジスタQ
22，Q23及び抵抗器R22，R23により差動アンプ（２）が
構成されるとともに、そのベースに信号源S2から第２の
入力信号が供給され、抵抗器R3，R4及びダイオードD1，
D2の接続中点と、トランジスタQ22，Q23のコレクタとの
間に、ダイオードD3，D4が接続される。そして、抵抗器
R3，R4と、ダイオードD1，D3及びD2，D4との接続中点が
出力端子T3，T4に接続される。
22，Q23及び抵抗器R22，R23により差動アンプ（２）が
構成されるとともに、そのベースに信号源S2から第２の
入力信号が供給され、抵抗器R3，R4及びダイオードD1，
D2の接続中点と、トランジスタQ22，Q23のコレクタとの
間に、ダイオードD3，D4が接続される。そして、抵抗器
R3，R4と、ダイオードD1，D3及びD2，D4との接続中点が
出力端子T3，T4に接続される。
さらに、端子T5と、トランジスタQ12，Q13のコレクタと
の間に、トランジスタQ14，Q15のコレクタ・エミッタ間
が接続され、トランジスタQ14，Q15のベースが制御端子
T1に接続されるとともに、端子T5と、トランジスタ
Q22，Q23のコレクタとの間に、トランジスタQ24，Q25の
コレクタ・エミッタ間が接続され、トランジスタQ24，Q
25のベースが制御端子T2に接続される。
の間に、トランジスタQ14，Q15のコレクタ・エミッタ間
が接続され、トランジスタQ14，Q15のベースが制御端子
T1に接続されるとともに、端子T5と、トランジスタ
Q22，Q23のコレクタとの間に、トランジスタQ24，Q25の
コレクタ・エミッタ間が接続され、トランジスタQ24，Q
25のベースが制御端子T2に接続される。
このような構成によれば、信号源S1の信号は差動アンプ
（１）を通じてトランジスタQ12，Q13のコレクタに現
れ、信号源S2の信号は差動アンプ（２）を通じてトラン
ジスタQ22，Q23のコレクタに現れる。
（１）を通じてトランジスタQ12，Q13のコレクタに現
れ、信号源S2の信号は差動アンプ（２）を通じてトラン
ジスタQ22，Q23のコレクタに現れる。
そして、この場合、端子T1，T2の制御電圧Vc,▲▼
が、 Vc＝“L"レベル，▲▼＝“H"レベルとすれば、トラ
ンジスタQ14，Q15はオフとなるので、トランジスタ
Q12，Q13のコレクタに現れた信号は、ダイオードD1，D2
を通じて端子T3，T4に取り出される。
が、 Vc＝“L"レベル，▲▼＝“H"レベルとすれば、トラ
ンジスタQ14，Q15はオフとなるので、トランジスタ
Q12，Q13のコレクタに現れた信号は、ダイオードD1，D2
を通じて端子T3，T4に取り出される。
しかし、このとき、トランジスタQ24，Q25はオンとなる
ので、トランジスタQ22，Q23のコレクタに現れた信号
は、トランジスタQ24，Q25を通じて電源端子T5にバイパ
スされ、端子T3，T4には出力されない。
ので、トランジスタQ22，Q23のコレクタに現れた信号
は、トランジスタQ24，Q25を通じて電源端子T5にバイパ
スされ、端子T3，T4には出力されない。
そして、このとき、トランジスタQ22，Q23はエミッタ接
地として動作しているので、そのコレクタの出力インピ
ーダンスは比較的高く、かつ、トランジスタQ24，Q25は
エミッタフォロワとして動作しているので、トランジス
タQ22，Q23のコレクタから見たトランジスタQ24，Q25の
インピーダンス（出力インピーダンス）は十分に低く、
したがって、トランジスタQ22，Q23のコレクタに現れる
信号は、十分にバイパスされてしまう。
地として動作しているので、そのコレクタの出力インピ
ーダンスは比較的高く、かつ、トランジスタQ24，Q25は
エミッタフォロワとして動作しているので、トランジス
タQ22，Q23のコレクタから見たトランジスタQ24，Q25の
インピーダンス（出力インピーダンス）は十分に低く、
したがって、トランジスタQ22，Q23のコレクタに現れる
信号は、十分にバイパスされてしまう。
さらに、このとき、ダイオードD3，D4逆バイアスされて
オフとなるので、そのアノード・カソード間の容量CDは
小さくなり、したがって、仮りに、トランジスタQ22，Q
23のコレクタに信号が残留していたとしても、その高域
成分がダイオードD3，D4により十分に阻止され、端子
T3，T4にリークすることはない。
オフとなるので、そのアノード・カソード間の容量CDは
小さくなり、したがって、仮りに、トランジスタQ22，Q
23のコレクタに信号が残留していたとしても、その高域
成分がダイオードD3，D4により十分に阻止され、端子
T3，T4にリークすることはない。
したがって、端子T3，T4には、信号源S1の信号だけが取
り出され、信号源S2の信号、あるいはその高域成分がリ
ークしてくることがなくなる。
り出され、信号源S2の信号、あるいはその高域成分がリ
ークしてくることがなくなる。
一方、 Vc＝“H"レベル，▲▼＝“L"レベルのときには、ト
ランジスタQ14，Q15，Q24，Q25及びダイオードD1〜D4の
オンオフ関係が、上述とは逆になるので、端子T3，T4に
は、信号源S2の信号だけが取り出され、信号源S1の信号
S1、あるいはその高域成分がリークしてくることはな
い。
ランジスタQ14，Q15，Q24，Q25及びダイオードD1〜D4の
オンオフ関係が、上述とは逆になるので、端子T3，T4に
は、信号源S2の信号だけが取り出され、信号源S1の信号
S1、あるいはその高域成分がリークしてくることはな
い。
ちなみに、具体的な数値例により、第４図及び第１図の
スイッチ回路のリークレベルを求めると、次のとおりで
ある。すなわち、 CBC＝0.03pF CD ＝0.05pF R3 ＝R4 ＝4.5kΩ R12＝R13＝R23＝4kΩ 信号の角周波数ω＝２πｆ×5MHz トランジスタQ11，Q12のコレクタ電流＝100μＡとする
と、第３図の示す回路におけるリーク信号の経路の等価
回路は第４図のようになる。
スイッチ回路のリークレベルを求めると、次のとおりで
ある。すなわち、 CBC＝0.03pF CD ＝0.05pF R3 ＝R4 ＝4.5kΩ R12＝R13＝R23＝4kΩ 信号の角周波数ω＝２πｆ×5MHz トランジスタQ11，Q12のコレクタ電流＝100μＡとする
と、第３図の示す回路におけるリーク信号の経路の等価
回路は第４図のようになる。
したがって、端子T3（T4）のリーク電圧Voは、 Vi:信号電圧 となるので、リーク比A3は、 A3＝201og（Vo/Vi） ＝−47.5〔dB〕 となる。
これに対して、第１図のスイッチ回路においては、トラ
ンジスタQ1（Q2）の信号電圧Vcは、 Vc＝Vi×re/（R12＋R13＋2re） ＝Vi×500/（4k＋4k＋２×500） ＝Vi×0.0556 re:トランジスタQ12，Q13のエミッタ抵抗となる。つま
り、リークするはずの信号自体がすでに小さくなってい
る。
ンジスタQ1（Q2）の信号電圧Vcは、 Vc＝Vi×re/（R12＋R13＋2re） ＝Vi×500/（4k＋4k＋２×500） ＝Vi×0.0556 re:トランジスタQ12，Q13のエミッタ抵抗となる。つま
り、リークするはずの信号自体がすでに小さくなってい
る。
そして、このスイッチ回路のリーク信号についての等価
回路は第２図のようになるので、 となり、リーク比A1は、 A1＝201og（Vo/Vi） ＝201og（0.0556×7.068×10-3） ＝−68.1〔dB〕 となる。
回路は第２図のようになるので、 となり、リーク比A1は、 A1＝201og（Vo/Vi） ＝201og（0.0556×7.068×10-3） ＝−68.1〔dB〕 となる。
したがって、この考案によれば、信号のリーク量が約21
dB（＝A1−A3）改善されることになる。
dB（＝A1−A3）改善されることになる。
さらに、 となるが、 ω＝２π×10MHz とすれば、 となり、周波数（角周波数ω）にほぼ関係なく、リーク
特性が一様に改善されていることになる。
特性が一様に改善されていることになる。
さらに、電源＋Vccと接地との間に直列に接続されるト
ランジスタも１段減少するので、電源電圧＋Vccを低く
でき、あるいはダイナミックレンジやバイアス電圧に余
裕ができる。
ランジスタも１段減少するので、電源電圧＋Vccを低く
でき、あるいはダイナミックレンジやバイアス電圧に余
裕ができる。
なお、上述において、素子Q15，D2，D4，Q25，R4，T4を
省略してシングル出力とすることもできる。また、差動
アンプなどをさらに設けて１回路３接点以上のスイッチ
回路とすることもできる。
省略してシングル出力とすることもできる。また、差動
アンプなどをさらに設けて１回路３接点以上のスイッチ
回路とすることもできる。
信号の周波数にほぼ関係なく、一様にリーク特性が改善
される。また、電源電圧を低くでき、あるいはダイナミ
ックレンジやバイアス電圧に余裕ができる。
される。また、電源電圧を低くでき、あるいはダイナミ
ックレンジやバイアス電圧に余裕ができる。
第１図はこの考案の一例の接続図、第２図〜第４図はそ
の説明のための図である。 （１），（２）は差動アンプである。
の説明のための図である。 （１），（２）は差動アンプである。
Claims (1)
- 【請求項１】複数の差動アンプ（１），（２）が設けら
れ、 一方の上記複数の差動アンプ（１）の少なくとも一方の
トランジスタ（Q12）のコレクタが、第１のダイオード
（D1）を通じて、一端が電源に接続された共通の負荷
（R3）の他端に接続され、該共通の負荷（R3）の他端が
出力端子（T3）として取り出されると共に、 上記第１のダイオード（D1）と上記負荷（R3）との直列
回路の両端にスイッチ用の第１のトランジスタ（Q14）
のコレクタ・エミッタ間が並列接続され、 他方の上記複数の差動アンプ（２）の少なくとも一方の
トランジスタ（Q22）のコレクタが、第２のダイオード
（D3）を通じて、一端が電源に接続された共通の負荷
（R3）の他端に接続され、上記第２のダイオード（D3）
と上記負荷（R3）との直列回路の両端にスイッチ用の第
２のトランジスタ（Q24）のコレクタ・エミッタ間が並
列接続され、 上記一方及び他方の差動アンプの各他方のトランジスタ
のコレクタは電源に接続され、 上記スイッチ用の第１及び第２のトランジスタのベース
には、各々スイッチ用の相補関係にある制御信号を供給
して、これらスイッチ用の第１及び第２のトランジスタ
を選択的にオンオフすることにより、上記複数の差動ア
ンプの出力を選択的に上記出力端子から取り出すように
したスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11911786U JPH071865Y2 (ja) | 1986-08-02 | 1986-08-02 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11911786U JPH071865Y2 (ja) | 1986-08-02 | 1986-08-02 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326133U JPS6326133U (ja) | 1988-02-20 |
| JPH071865Y2 true JPH071865Y2 (ja) | 1995-01-18 |
Family
ID=31006196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11911786U Expired - Lifetime JPH071865Y2 (ja) | 1986-08-02 | 1986-08-02 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071865Y2 (ja) |
-
1986
- 1986-08-02 JP JP11911786U patent/JPH071865Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326133U (ja) | 1988-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPH071865Y2 (ja) | スイッチ回路 | |
| US4767979A (en) | Switching circuit device using current mirror circuits | |
| GB2120486A (en) | High input impedance circuits | |
| GB2217941A (en) | Bicmos inverter circuit | |
| JPH0320924B2 (ja) | ||
| EP0072082B1 (en) | Differential amplifier circuit with precision active load | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| US4713627A (en) | Active filter with bootstrapping | |
| US5473272A (en) | Digital differential amplifier switching stage with current switch | |
| JP2797470B2 (ja) | アナログ乗算器 | |
| US4349756A (en) | Phase detector with low offsets | |
| JPH0738580B2 (ja) | エミッタ結合論理回路 | |
| EP1230731A1 (en) | Transconductor with controllable transconductance for low supply voltages | |
| JP2782350B2 (ja) | 低歪電流源 | |
| JPS6340915Y2 (ja) | ||
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH06209237A (ja) | 記憶セル | |
| JPS6138159Y2 (ja) | ||
| JPS60175300A (ja) | シフトレジスタ段回路 | |
| JPS6121857Y2 (ja) | ||
| JPS6130327Y2 (ja) | ||
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPS60126920A (ja) | スイッチ用駆動回路 |