JPH0719167Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0719167Y2
JPH0719167Y2 JP1989091909U JP9190989U JPH0719167Y2 JP H0719167 Y2 JPH0719167 Y2 JP H0719167Y2 JP 1989091909 U JP1989091909 U JP 1989091909U JP 9190989 U JP9190989 U JP 9190989U JP H0719167 Y2 JPH0719167 Y2 JP H0719167Y2
Authority
JP
Japan
Prior art keywords
circuit board
heat
control element
semiconductor device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989091909U
Other languages
English (en)
Other versions
JPH0332443U (ja
Inventor
弘之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1989091909U priority Critical patent/JPH0719167Y2/ja
Publication of JPH0332443U publication Critical patent/JPH0332443U/ja
Application granted granted Critical
Publication of JPH0719167Y2 publication Critical patent/JPH0719167Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、電力素子と制御素子とを組み合わせた半導体
装置に関し、特に放熱板を具備した半導体装置に係る。
〈従来技術〉 従来の半導体装置として、放熱板を具備した電力開閉用
ソリツドステートリレーについて説明する。
(1)第3図の如く、ソリツドステートリレーは、放熱
板とプリント配線板を一体化したメタルベース1aの絶縁
回路基板1上に、パワーチツプ2を搭載したヒートスプ
レツダ2aと、パワーチツプ制御用のオプテイカルアイソ
レータ3と、ICおよびその他受動部品から成る制御回路
4とを取り付けている。そして、パワーチツプ2と制御
回路4とをアルミニウム線等で配線接続し、次に外部電
極引出し用タブ端子5、ケース枠6を取り付けた後、ケ
ース枠6内にシリコーン樹脂7aおよびエポキシ樹脂7bを
充填させ、電力半導体デバイスおよびその一つであるソ
リツドステートリレーを構成している。
なお、第3図の構造において、メタルベース1a上に形成
された絶縁層1bは、高発熱部であるパワーチツプ2から
の熱を効率よくメタルベース(放熱板)1aへ放熱するた
めに、エポキシ系高熱伝導材料を使用すると共に、層厚
みも80〜150μmレベルに薄くすることにより高放熱化
を図つている。
(2)次に、第4図にセラミツク基板を適用したソリツ
ドステートリレーの従来例を示す。前述の第3図との違
いは、その回路基板8に一体化されたメタルベース絶縁
基板を使用する代わりに、メタライズされたセラミツク
板8aを使用したもので、これを放熱板8bと半田により結
合し、内部回路との電気的絶縁をセラミツク板8aで行な
い、パワーチツプ2が発熱する熱は、セラミツク板8aの
高熱伝導特性により効率よく放熱板8bに逃がすようにな
つている。
〈考案が解決しようとする課題〉 ところで、パワーチツプ等の電力素子の動作温度上限と
オプテイカルアイソレータ3および制御回路(IC等)4
等の制御素子の動作温度の上限とを比較した場合、パワ
ーチツプ等の電力素子側の接合温度上限は一般に125〜1
50℃であり、制御素子が80〜100℃レベルにあり、両者
間に45〜50℃の温度差がある。このような電力素子(パ
ワーチツプ)と制御素子(オプテイカルアイソレータ
3、IC等)を高熱伝導性基板上に混載した場合、複合デ
バイスであるソリツドステートリレーの動作温度上限は
接合温度上限の低い制御素子側に制約されてしまい、電
力制御用デバイスとしては適用範囲が狭くなり望ましく
ない。
従来例(1)においては、エポキシ系の絶縁層1bが薄く
かつ特に高熱伝導となる様な材料としているため、ベー
スメタル1aに伝熱された熱が制御素子まで伝わり電力素
子と制御素子との間に熱勾配を生じにくい。
また、従来例(2)においても、セラミック回路基板8
の高熱伝導特性より従来例(1)と同様熱勾配が生じに
くい。
したがって、従来例においては、半導体装置であるソリ
ツドステートリレーの許容動作温度の上限は、ほぼオプ
テイカルアイソレータ3または制御回路(IC等)4等の
制御素子の動作許容温度上限に規制されてしまい、電力
素子本来の特性が出せないという問題があった。
本考案は、上記に鑑み、電力素子と制御素子とを熱分離
し、許容動作温度を制御素子の許容動作温度の上限に制
約されることなく高くすることができ、動作適用温度範
囲を広げることができる半導体装置の提供を目的とす
る。
〈課題を解決するための手段〉 本考案による課題解決手段は、第1,2図の如く、同一放
熱板27上に高熱を発する電力素子11および該電力素子11
を制御する制御素子12が設けられてなる半導体装置にお
いて、前記電力素子11は高熱伝導性材料からなる第一回
路基板13を介して前記放熱板27上に搭載され、前記制御
素子12は低熱伝導性材料からなる第二回路基板14を介し
て前記放熱板27上に搭載されてなるものである。
〈作用〉 上記課題解決手段において、電力素子11から発する高熱
は、高熱伝導性材料の第一回路基板13を介して放熱され
る。
このとき、制御素子12は、低熱伝導性材料の第二回路基
板14に搭載されているため、電力素子11と熱分離され
る。また、第一回路基板13から放熱板27に一旦伝わった
熱が逆流し、第二回路基板14から制御素子12に伝達され
ることもない。
したがつて、許容動作温度を制御素子の許容動作温度の
上限に制約されることなく高くすることができ、動作適
用温度範囲を広げることができる。
〈実施例〉 以下、本考案の一実施例を第1,2図に基づいて説明す
る。
第1図は本考案の一実施例を示す半導体装置の横断面
図、第2図は同じくその縦断面図である。
図示の如く、本実施例の半導体装置は、中電力制御用ソ
リツドステートリレーに使用されるもので、高熱を発す
る電力素子11と、該電力素子11を制御する制御素子12と
が設けられ、前記電力素子11が第一回路基板13に搭載さ
れ、前記制御素子12が第二回路基板14に搭載されてお
り、前記第一回路基板13は高熱伝導性材料から構成さ
れ、前記第二回路基板14は低熱伝導性材料から構成され
たものである。
前記電力素子11は、パワーチツプであつて、パワーチツ
プ11は、第1図の如く、ヒートスプレツダ18にダイボン
ドされている。該パワーチツプ11は、その上面よりアル
ミニウム線等のボンデイングワイヤー20にて第二回路基
板14に接続されている。なお、電力素子11の動作温度上
限は125〜150℃程度に設定されている。
前記制御素子12は、電力素子11を制御(第5図参照)す
るもので、第1図の如く、オプテイカルアイソレータ2
2、IC23およびその他受動部品(コンデンサ、抵抗等)2
4がこれに相当する。該制御素子12のうちオプテイカル
アイソレータ22、IC23等の動作温度上限は、80〜100℃
程度に設定されている。
前記第一回路基板13は、熱伝導率が450〜500cal/cm・se
c℃程度の高熱伝導性材料であるセラミツク材料を使用
しており、前記電力素子11がダイボンドされたヒートス
プレツダ18が半田付けにより取り付けられている。
前記第二回路基板14は、低熱伝導性材料であるガラスエ
ポキシ樹脂を使用しており、前記制御素子12が半田付け
により搭載されている。なお、一般に、エポキシ樹脂
は、高熱伝導性のものでもその熱伝導率は40〜50cal/cm
・sec℃程度である。
そして、第一回路基板13および第二回路基板14は、第1
図の如く、ニッケルメッキされた鉄また銅製の放熱板27
の上に半田付けされ、タブ端子等の外部接続用端子28が
取付けられる。そして、両回路基板13,14は、互いにボ
ンデイングワイヤー20および電極板29で接続されてい
る。前記放熱板27は装置外枠30が接着される。なお、放
熱板27と外枠30とで形成される容器内は、電力素子11か
ら発した放射熱が制御素子12へ直接伝達されないように
シリコーン樹脂等の低熱伝導性レジン31でコーテイング
し、さらに、その上部がエポキシ樹脂32で封止密ぺいさ
れている。
上記構成の半導体装置において、電力素子(パワーチツ
プ)11から発する高熱は、ヒートスプレツダ18を経て高
熱伝導性材料の第一回路基板13を介し、放熱板27に効率
よく放熱される。
このとき、制御素子12は、第一回路基板13とは別に分離
して配された第二回路基板14に搭載されているため、電
力素子11から熱分離されている。さらに、第二回路基板
14は低熱伝導性材料から構成されているため第二回路基
板14がたとえ放熱板27と半田付けされていても、第一回
路基板13から放熱板27に一旦伝わった熱が逆流して第二
回路基板14から制御素子12に伝達されることはなく、制
御素子12が昇温されることはない。
したがって、ソリツドステートリレーとしての許容動作
温度は、オプテイカルアイソレータ22やIC等の制御素子
12の許容動作温度の上限に制約されることなく高くする
ことができ、半導体装置の動作適用温度範囲を広げるこ
とができる。
また、本実施例では、比較的材料コストの高い高熱伝導
性材料を第二回路基板14より小面積の第一回路基板13の
みに限定して使用しているので、高熱伝導性材料の使用
面積が低面積で済み、あまり製造コストが高くなること
はない。
なお、本考案は、上記実施例に限定されるものではな
く、本考案の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、制御素子は、オプテイカルアイソレータおよび
ICに限らず、それ以外のものであつてもよい。
また、本考案の半導体装置は、ソリツドステートリレー
以外のものであつてもよい。
〈考案の効果〉 以上の説明から明らかな通り、本考案によると、電力素
子は高熱伝導性材料からなる第一回路基板を介して放熱
板上に搭載され、制御素子は低熱伝導性材料からなる第
二回路基板を介して前記放熱板上に搭載されているの
で、電力素子と制御素子とを同一放熱板上に搭載しても
熱分離することができる。
したがつて、半導体装置の許容動作温度を、制御素子の
許容動作温度の上限に制約されることなく高くすること
ができ、その動作適用温度範囲を広げることができると
いつた優れた効果がある。
【図面の簡単な説明】
第1図は本考案の一実施例を示す半導体装置の横断面
図、第2図は同じくその縦断面図、第3,4図は従来の半
導体装置の縦断面図、第5図は半導体装置の電気回路を
示す図である。 11:電力素子,12:制御素子,13:第一回路基板,14:第二回
路基板。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】同一放熱板上に高熱を発する電力素子およ
    び該電力素子を制御する制御素子が設けられてなる半導
    体装置において、前記電力素子は高熱伝導性材料からな
    る第一回路基板を介して前記放熱板上に搭載され、前記
    制御素子は低熱伝導性材料からなる第二回路基板を介し
    て前記放熱板上に搭載されてなることを特徴とする半導
    体装置。
JP1989091909U 1989-08-03 1989-08-03 半導体装置 Expired - Lifetime JPH0719167Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989091909U JPH0719167Y2 (ja) 1989-08-03 1989-08-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989091909U JPH0719167Y2 (ja) 1989-08-03 1989-08-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH0332443U JPH0332443U (ja) 1991-03-29
JPH0719167Y2 true JPH0719167Y2 (ja) 1995-05-01

Family

ID=31641368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989091909U Expired - Lifetime JPH0719167Y2 (ja) 1989-08-03 1989-08-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH0719167Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2614764B2 (ja) * 1989-04-28 1997-05-28 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0332443U (ja) 1991-03-29

Similar Documents

Publication Publication Date Title
US4538170A (en) Power chip package
US5767573A (en) Semiconductor device
US6614660B1 (en) Thermally enhanced IC chip package
JPH0548000A (ja) 半導体装置
JP2725448B2 (ja) 半導体装置
JPH10261744A (ja) 半導体装置及びその製造方法
JPS6050354B2 (ja) 樹脂封止型半導体装置
JP2736161B2 (ja) 半導体装置
JPH0382060A (ja) 半導体装置
JPS627145A (ja) 電力半導体装置
JP2810130B2 (ja) 半導体パッケージ
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JPH02278856A (ja) 半導体集積回路装置
JP3048707B2 (ja) 混成集積回路
JPH0786497A (ja) インテリジェントパワーモジュール
JP3502511B2 (ja) 半導体装置
JP2004247514A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0897336A (ja) 半導体装置
JPH06188334A (ja) 半導体装置
JPH0878616A (ja) マルチチップ・モジュール
JPS5918685Y2 (ja) 混成厚膜集積回路装置
JPS63169749A (ja) 半導体装置
JPH02240953A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term