JPH0719209B2 - パイプライン制御装置 - Google Patents
パイプライン制御装置Info
- Publication number
- JPH0719209B2 JPH0719209B2 JP61042928A JP4292886A JPH0719209B2 JP H0719209 B2 JPH0719209 B2 JP H0719209B2 JP 61042928 A JP61042928 A JP 61042928A JP 4292886 A JP4292886 A JP 4292886A JP H0719209 B2 JPH0719209 B2 JP H0719209B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- pipeline
- execution
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、パイプライン方式のデータ処理装置に用いら
れるパイプライン制御装置に関する。
れるパイプライン制御装置に関する。
（従来の技術） パイプライン方式の処理装置に於けるパイプライン制御
は、従来、第２図に示すように、各段（ステージ）を順
次経由する形で制御を行なっていた。これは概念的に
は、各段において後方からくる次のデータを受けとれな
い場合は、後方に対して待つようにWAIT信号（待ち信
号）を出力する制御を行なっている。
は、従来、第２図に示すように、各段（ステージ）を順
次経由する形で制御を行なっていた。これは概念的に
は、各段において後方からくる次のデータを受けとれな
い場合は、後方に対して待つようにWAIT信号（待ち信
号）を出力する制御を行なっている。
ここで、後方のデータを受けとれない場合とは、その段
にてある動作サイクルでデータを処理中であり、次のサ
イクルで後方からのデータの処理に移れない場合と、デ
ータの処理を終了して次のサイクルで前方の段にデータ
を渡すためにSTB信号（ストローブ信号）を出力するが
前方の段がWAIT信号を出力している場合である。この後
者の場合はWAIT信号が前方から後方に向けて伝搬するた
め、伝搬遅延が問題となり、パイプラインの段数を増や
すと動作サイクルの長さをあまり短くできないという問
題があった。
にてある動作サイクルでデータを処理中であり、次のサ
イクルで後方からのデータの処理に移れない場合と、デ
ータの処理を終了して次のサイクルで前方の段にデータ
を渡すためにSTB信号（ストローブ信号）を出力するが
前方の段がWAIT信号を出力している場合である。この後
者の場合はWAIT信号が前方から後方に向けて伝搬するた
め、伝搬遅延が問題となり、パイプラインの段数を増や
すと動作サイクルの長さをあまり短くできないという問
題があった。
（発明が解決しようとする問題点） 上述したように従来では、パイプラインの実行ステージ
（段数）が増すとこれに伴ってパイプライン制御信号の
伝搬遅延が大きくなり、従ってパイプラインの実行ステ
ージ数（段数）が増す程、動作サイクルの長さを短くす
ることができなくなるとう問題があった。
（段数）が増すとこれに伴ってパイプライン制御信号の
伝搬遅延が大きくなり、従ってパイプラインの実行ステ
ージ数（段数）が増す程、動作サイクルの長さを短くす
ることができなくなるとう問題があった。
本発明は、パイプラインの制御を各段毎に行なわずに１
箇所で集中してハードウエア制御する構成とし、これに
よりパイプライン制御信号の伝搬遅延を回避して、実行
ステージ数、動作サイクル時間等の各種の制約を大幅に
緩和し、高速かつ高機能のパイプライン処理機構を実現
できる。
箇所で集中してハードウエア制御する構成とし、これに
よりパイプライン制御信号の伝搬遅延を回避して、実行
ステージ数、動作サイクル時間等の各種の制約を大幅に
緩和し、高速かつ高機能のパイプライン処理機構を実現
できる。
（問題点を解決するための手段） 本発明は、パイプライン処理機構に於いて、実行ステー
ジには、前方の実行ステージに受渡すデータの有無を示
す信号、後方の実行ステージに対して停止を指示する信
号、自己ステージに処理中のデータが存在するか否かを
示す信号の各信号発生手段をもち、実行ステージの制御
機構には、上記各実行ステージからの上記各信号を入力
し、同信号を論理演算して、次の実行サイクルでデータ
処理の実行が不可能な実行ステージを判断し、同実行ス
テージに処理停止指示信号を送出するパイプライン集中
制御回路をもち、上記パイプライン集中制御回路が全て
の実行ステージの状態を同時に監視し、停止しなければ
ならない全ての実行ステージに同時に停止を指示する構
成としている。
ジには、前方の実行ステージに受渡すデータの有無を示
す信号、後方の実行ステージに対して停止を指示する信
号、自己ステージに処理中のデータが存在するか否かを
示す信号の各信号発生手段をもち、実行ステージの制御
機構には、上記各実行ステージからの上記各信号を入力
し、同信号を論理演算して、次の実行サイクルでデータ
処理の実行が不可能な実行ステージを判断し、同実行ス
テージに処理停止指示信号を送出するパイプライン集中
制御回路をもち、上記パイプライン集中制御回路が全て
の実行ステージの状態を同時に監視し、停止しなければ
ならない全ての実行ステージに同時に停止を指示する構
成としている。
（作用） 実行ステージは各動作サイクル毎にその処理状態に応じ
て、前方の実行ステージに受渡すデータの有無を示す信
号、後方の実行ステージに対して停止を指示する信号、
自己ステージに処理中のデータが存在するか否かを示す
信号を選択的に出力する。これらの各信号はそれぞれ他
の実行ステージを介すことなくダイレクトにパイプライ
ン集中制御回路に入力される。パイプライン集中制御回
路は上記各実行ステージからの上記各信号を直接に入力
し、その各信号を論理演算して、次の実行サイクルでデ
ータ処理の実行が不可能な実行ステージそれぞれに対し
処理停止指示信号を同時に送出する。このようにパイプ
ライン集中制御回路が全ての実行ステージの状態を同時
に監視し、停止しなければならない全ての実行ステージ
に同時に停止を指示することにより、パイプライン制御
信号の伝搬遅延を回避して、実行ステージ数、動作サイ
クル時間等の各種の制約を大幅に緩和し、高速かつ高機
能のパイプライン処理機構を実現できる。
て、前方の実行ステージに受渡すデータの有無を示す信
号、後方の実行ステージに対して停止を指示する信号、
自己ステージに処理中のデータが存在するか否かを示す
信号を選択的に出力する。これらの各信号はそれぞれ他
の実行ステージを介すことなくダイレクトにパイプライ
ン集中制御回路に入力される。パイプライン集中制御回
路は上記各実行ステージからの上記各信号を直接に入力
し、その各信号を論理演算して、次の実行サイクルでデ
ータ処理の実行が不可能な実行ステージそれぞれに対し
処理停止指示信号を同時に送出する。このようにパイプ
ライン集中制御回路が全ての実行ステージの状態を同時
に監視し、停止しなければならない全ての実行ステージ
に同時に停止を指示することにより、パイプライン制御
信号の伝搬遅延を回避して、実行ステージ数、動作サイ
クル時間等の各種の制約を大幅に緩和し、高速かつ高機
能のパイプライン処理機構を実現できる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。尚、
ここでは説明を簡単にするため、パイプラインの段数を
４段（４ステージ）としている。
ここでは説明を簡単にするため、パイプラインの段数を
４段（４ステージ）としている。
第１図は本発明の一実施例を示すブロック図である。図
中、11乃至14はそれぞれデータ処理を実行する実行ステ
ージ（STAGE1〜STAGE4）であり、AVL,WAIT,EMP等の信号
発生機能をもつ。これら信号のうち、AVLは前方のステ
ージに対してデータの処理が終了し、次のサイクルでデ
ータを受けとるよう指示する信号である。又、WAITは各
ステージから後方のステージに対して“待て”の指令を
出す信号であり、EMTは自己ステージがデータの処理中
でもなく、次のステージに渡すデータも存在しないこと
を示す信号である。
中、11乃至14はそれぞれデータ処理を実行する実行ステ
ージ（STAGE1〜STAGE4）であり、AVL,WAIT,EMP等の信号
発生機能をもつ。これら信号のうち、AVLは前方のステ
ージに対してデータの処理が終了し、次のサイクルでデ
ータを受けとるよう指示する信号である。又、WAITは各
ステージから後方のステージに対して“待て”の指令を
出す信号であり、EMTは自己ステージがデータの処理中
でもなく、次のステージに渡すデータも存在しないこと
を示す信号である。
20は上記各ステージ11〜14の上記各信号（AVL,WAIT,EM
P）をもとに各ステージ11〜14の“動作”、“停止”を
集中制御する論理回路構成のパイプライン集中制御回路
であり、ここではプログラマブルアレイロジック（PA
L）で実現される。このパイプライン集中制御回路20か
らは各ステージ11〜14に対し、それぞれ別個に“停止”
を指示する信号HOLDが出力される。このパイプライン集
中制御回路20の具体的な内部理論構造は後述する。
P）をもとに各ステージ11〜14の“動作”、“停止”を
集中制御する論理回路構成のパイプライン集中制御回路
であり、ここではプログラマブルアレイロジック（PA
L）で実現される。このパイプライン集中制御回路20か
らは各ステージ11〜14に対し、それぞれ別個に“停止”
を指示する信号HOLDが出力される。このパイプライン集
中制御回路20の具体的な内部理論構造は後述する。
ここで、上記第１図に示す一実施例の動作を説明する。
ここでは、ステージ11の制御を例にとって説明を行な
う。パイプライン処理の或る動作サイクルで、ステージ
14より“待て”が発生し（即ちWAIT4がアクティブにな
り）、ステージ12,13で“待て”が発生しない場合（即
ちWAIT2，WAIT3がインアクティブの場合）、EMP2がアク
ティブでEMP3がインアクティブならステージ12が
“空”、ステージ13が“空”でないことになるので、パ
イプライン集中制御回路20はステージ13に対して“停
止”を指示する（即ちHOLD3をアクティブとする）。こ
の結果、次のサイクルでステージ11のデータは次段のス
テージ12に移動する。また、EMP2，EMP3がアクティブの
場合も同様に次のサイクルでステージ11のデータが次段
のステージ12へ移動する。EMP2がインアクティブで、EM
P3がアクティブの場合は、ステージ13が“空”で、ステ
ージ12にデータが存在するが、次のサイクルでデータを
ステージ13に渡せる状態にあるので、次のサイクルでス
テージ11,12のデータはそれぞれ次段のステージ12,13へ
移動する。
ここでは、ステージ11の制御を例にとって説明を行な
う。パイプライン処理の或る動作サイクルで、ステージ
14より“待て”が発生し（即ちWAIT4がアクティブにな
り）、ステージ12,13で“待て”が発生しない場合（即
ちWAIT2，WAIT3がインアクティブの場合）、EMP2がアク
ティブでEMP3がインアクティブならステージ12が
“空”、ステージ13が“空”でないことになるので、パ
イプライン集中制御回路20はステージ13に対して“停
止”を指示する（即ちHOLD3をアクティブとする）。こ
の結果、次のサイクルでステージ11のデータは次段のス
テージ12に移動する。また、EMP2，EMP3がアクティブの
場合も同様に次のサイクルでステージ11のデータが次段
のステージ12へ移動する。EMP2がインアクティブで、EM
P3がアクティブの場合は、ステージ13が“空”で、ステ
ージ12にデータが存在するが、次のサイクルでデータを
ステージ13に渡せる状態にあるので、次のサイクルでス
テージ11,12のデータはそれぞれ次段のステージ12,13へ
移動する。
このようにステージ14で、“待て”が発生した（WAIT4
がアクティブとなった）場合、ステージ12,13の何れか
が“空”（EMP2，又はEMP3がアクティブ）であればステ
ージ11のデータは次のサイクルでステージ12に移ること
ができる。但し、ステージ12,13の両方が“空”でなく
とも、AVL1がインアクティブであれば次のサイクルで渡
すデータが存在しないのでHOLD1をインアクティブと
し、ステージ11の段の内部のデータ処理を続行させる。
がアクティブとなった）場合、ステージ12,13の何れか
が“空”（EMP2，又はEMP3がアクティブ）であればステ
ージ11のデータは次のサイクルでステージ12に移ること
ができる。但し、ステージ12,13の両方が“空”でなく
とも、AVL1がインアクティブであれば次のサイクルで渡
すデータが存在しないのでHOLD1をインアクティブと
し、ステージ11の段の内部のデータ処理を続行させる。
以上の動作をまとめると、パイプラインがステージ11〜
14の４段の場合、ステージ11に対する“停止”信号（HO
LD1）の条件式は次のようになる。
14の４段の場合、ステージ11に対する“停止”信号（HO
LD1）の条件式は次のようになる。
ステージ12,13に対しても同様に以下の様になる。
HOLD3＝WAIT4＊AVL3 このパイプライン集中制御回路20に於ける論理ゲート構
造は上記した各条件式から容易に理解できるものであ
り、従ってここではその論理回路図を省略する。
造は上記した各条件式から容易に理解できるものであ
り、従ってここではその論理回路図を省略する。
上述したように、パイプラインの各ステージを独立した
積和標準形のゲートロジックで集中制御する構成とした
ことにより、パイプの段数（ステージ数）を増やしても
伝搬遅延は変わらず、動作サイクルを短くすることがで
きる。また、制御を集中して行なうため、各段の回路は
簡略化され、モジュールとして設計できる。
積和標準形のゲートロジックで集中制御する構成とした
ことにより、パイプの段数（ステージ数）を増やしても
伝搬遅延は変わらず、動作サイクルを短くすることがで
きる。また、制御を集中して行なうため、各段の回路は
簡略化され、モジュールとして設計できる。
尚、上記した各信号の用い方は一例であり、パイプライ
ン集中制御回路と各段において以下の情報が遣取りでき
れば他の信号を用いてもよい。
ン集中制御回路と各段において以下の情報が遣取りでき
れば他の信号を用いてもよい。
１）ある段（ステージ）から一つの前方の段（次段のス
テージ）に対してデータの受け渡し（送出データが準備
できた）を示す信号。
テージ）に対してデータの受け渡し（送出データが準備
できた）を示す信号。
２）ある段がデータを処理中のため、新しいデータを受
けとれないことを示す信号。
けとれないことを示す信号。
３）ある段がデータを処理中でなく、前の段に受け渡す
データも持たない、すなわちデータが“空”であること
を示す信号。
データも持たない、すなわちデータが“空”であること
を示す信号。
４）パイプライン集中制御回路から各段に対し“停止”
を指示する信号。
を指示する信号。
又、上記実施例では説明を容易にするため４段構成のパ
イプラインを例にとったが、これに限らずパイプライン
集中制御回路20の物理的なゲート量を考慮することによ
って任意多段構成のパイプラインを構築できる。
イプラインを例にとったが、これに限らずパイプライン
集中制御回路20の物理的なゲート量を考慮することによ
って任意多段構成のパイプラインを構築できる。
以上詳記したように本発明のパイプライン制御装置によ
れば、パイプライン集中制御回路により全ての実行ステ
ージの状態を同時に監視し、停止しなければならない全
ての実行ステージに同時に停止を指示する構成としたこ
とにより、パイプライン制御信号の伝搬遅延を回避し
て、実行ステージ数、動作サイクル時間等の各種の制約
を大幅に緩和でき、これにより高速かつ高機能のパイプ
ライン処理機構が容易に実現できる。
れば、パイプライン集中制御回路により全ての実行ステ
ージの状態を同時に監視し、停止しなければならない全
ての実行ステージに同時に停止を指示する構成としたこ
とにより、パイプライン制御信号の伝搬遅延を回避し
て、実行ステージ数、動作サイクル時間等の各種の制約
を大幅に緩和でき、これにより高速かつ高機能のパイプ
ライン処理機構が容易に実現できる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のパイプライン制御手段を説明するためのブロック
図である。 11,12,13,14…実行ステージ（STAGE1，STAGE2，STAG
E3，STAGE4）、20…パイプライン集中制御回路。
従来のパイプライン制御手段を説明するためのブロック
図である。 11,12,13,14…実行ステージ（STAGE1，STAGE2，STAG
E3，STAGE4）、20…パイプライン集中制御回路。
Claims (1)
- 【請求項１】複数の実行ステージからなるパイプライン
処理機構に於いて、上記実行ステージには、前方の実行
ステージに受渡すデータの有無を示す信号の発生手段
と、後方の実行ステージに対して停止を指示する信号の
発生手段と、自己ステージに処理中のデータが存在する
か否かを示す信号の発生手段とをもち、上記実行ステー
ジの制御機構には、上記各実行ステージからの上記各信
号を入力し、同信号を論理演算して、次の実行サイクル
でデータ処理の実行が不可能な実行ステージを判断し、
それら各実行ステージに処理停止指示信号を並列に送出
するパイプライン集中制御回路をもち、上記パイプライ
ン集中制御回路が全ての実行ステージの状態を同時に監
視し、処理停止信号を並列に供給することによって停止
しなければならない全ての実行ステージを同時に停止す
ることを特徴とするパイプライン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61042928A JPH0719209B2 (ja) | 1986-02-28 | 1986-02-28 | パイプライン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61042928A JPH0719209B2 (ja) | 1986-02-28 | 1986-02-28 | パイプライン制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200425A JPS62200425A (ja) | 1987-09-04 |
| JPH0719209B2 true JPH0719209B2 (ja) | 1995-03-06 |
Family
ID=12649681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61042928A Expired - Lifetime JPH0719209B2 (ja) | 1986-02-28 | 1986-02-28 | パイプライン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719209B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685645B2 (ja) * | 1990-11-16 | 1997-12-03 | 富士通株式会社 | パイプライン処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207955A (en) * | 1981-06-17 | 1982-12-20 | Hitachi Ltd | Pipeline information processing unit |
| JPS58183555U (ja) * | 1982-06-02 | 1983-12-07 | 株式会社日立製作所 | パイプライン演算器 |
-
1986
- 1986-02-28 JP JP61042928A patent/JPH0719209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200425A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036534B2 (ja) | ||
| JPH01162967A (ja) | 割込み処理方法及び装置 | |
| US12141626B2 (en) | Configurable inter-processor synchronization system | |
| US20110029757A1 (en) | Stream processor and task management method thereof | |
| JPH0719209B2 (ja) | パイプライン制御装置 | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JPS63123130A (ja) | パイプライン制御方式 | |
| JPH07104845B2 (ja) | 並列処理装置 | |
| JPH0334648A (ja) | コンピュータの相互結合方法 | |
| JPS63247970A (ja) | 磁気テ−プ装置の制御装置 | |
| US8677103B1 (en) | Asynchronous pipelined data path with data transition | |
| JPS63316133A (ja) | 演算処理装置 | |
| JPH03108050A (ja) | ディジタル高速演算処理装置 | |
| JP2001282531A (ja) | データ処理装置 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JP2856709B2 (ja) | バス間結合システム | |
| KR970007262B1 (ko) | 데이타패스 및 명령세트 확장이 용이한 risc 구조 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPH01292559A (ja) | 並列計算機メッセージ処理方式及びデータ転送方式 | |
| JPS63261431A (ja) | マ−ジ・プロセス制御方式 | |
| JPH02245931A (ja) | 浮動小数点演算機構 | |
| JPS62233837A (ja) | マイクロプログラム制御装置 | |
| JPS5923659A (ja) | デ−タ伝送制御装置 |