JPH0719242B2 - 割り込みを行う装置 - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） この発明はデジタルコンピュータのアーキテクチャに関
し、特にデジタルコンピュータシステムにおいてプロセ
ッサ、メモリ（主メモリ）及びマスストレージ（ディス
ク、テープ等）、コンソールターミナル、プリンタ、そ
の他のI/O機器等異った装置を相互間での交信のため相
互に接続する手段に関する。ここに開示する本発明は、
マルチプロセッサシステムのためのメッセージ向け割り
込み機構に関するものである。 （従来技術） デジタルコンピュータシステムとそれら構成部品の価値
が下がり続けるにつれ、ますます異った種類のデータ取
扱装置がそれらシステムへ相互接続されるようになって
いる。そうした装置は速度（データの送受可能な速
度）、必要な制御情報、データフォーマット、その他に
おいて広範囲に異なる特性を有するにもかかわらず、相
互に交信しなければならない。例えば、プロセッサはし
ばしば主メモリと（超高速で）、ディスクメモリ等のマ
スストレージ装置と（高速で）、更にプリンタ等の出力
装置と（超低速で）それぞれ交信しなければならない。
相互接続手段の重要な特徴は、相互に交信したがってい
る各装置の競合要求を調停する能力にある。調停は１つ
の要求の通信路へのアクセスを許容するように実施され
ねばならず、従って調停プロセスは効率的なことが重要
である。さもないと、コンピュータシステムのリソース
中過度の部分が使われてしまう。更に、調停プロセスは
交信路を要求装置間に割当てる点である程度の柔軟性を
与えることが一般に望ましい。広範囲の各種装置を交信
路へ接続可能とする場合、特に多数のプロセッサの交信
路への追加接続を必要とする場合には、調停機構に加わ
る競合要求がシステムの動作と柔軟性に望ましくない制
約をしばしばもたらす。 相互接続手段の別の重要な特徴は、割込みの助長にあ
る。これら割込みの成される方法が、交信路への装置接
続で達成可能な柔軟性にしばしば顕著な制限を課す。 単一の中央プロセッサへ接続された装置間での交信を与
える他、それら装置と１つ以上の別のプロセッサ合間、
更には幾つかのプロセッサ同士間でのアクセスを与える
ことが時折望ましい。このプロセッサ間での交信要求
は、調整動作を保証する必要があるため、相互接続の問
題に尚いっそうの複雑さを加える。特別の注意を必要と
するプロセッサ間交信の一特徴は、１つ以上のプロセッ
サのキャシュ利用によって生じる問題である。キャシュ
は、キャシュデータが“有効“なとき、つまりキャシュ
されて以降主メモリ内で変更されてないときのみキャシ
ュへのアクセスが許容されることを確かめる適当な措置
が取られないと、処理エラーを引き起す。キャシュ制御
が効率的に行われないと、システム全体の性能が著しく
低下してしまう。 （発明の目的） 従って本発明の目的は、デジタルコンピュータシステム
において各種異った装置を相互接続するための改良手段
を提供することにある。 更に本発明の目的は、広範囲の各種装置を最小の制約で
接続可能とする、デジタルコンピュータシステムにおい
て異った装置を相互接続するための改良手段を提供する
ことにある。 本発明の更に別の目的は、プロセッサ間割り込みを含む
割り込みを効率的に受け容れるように装置を相互接続す
る改良された手段を提供することである。 本発明の更に別の目的は、割り込みを処理する効率的な
機構をなすようにデジタルコンピュータシステムの装置
を相互接続する手段を提供することである。 （発明の要旨説明） この出願は、相互接続手段の幾つか関連した特徴の１つ
に関するものである。 特に本願は、交信路へのアクセスをアクセスを求めてい
る装置へ所定時に許容するような手段に関連している。
システム全体の異った各特徴が相互に関係しているた
め、システム全体の構成をまず概略的に説明し、次いで
本発明に固有の特徴をやや詳しく説明する。本願明細書
に記載される特許請求の範囲が、本願発明を定めてい
る。 1.相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続されるべき各
装置に付属しており、好ましくはその一部を形成してい
る。その手段は、各装置を相互接続する交信路（例えば
並列ワイアドバス）上における信号の送信及び受信を制
御する。又相互接続手段は、交信路によって相互接続さ
れた装置間における交信の一様な制御を与える。これら
装置は交信路へ並列に接続され、それらの動作は交信路
上の物理的な位置と無関係である。交信路へ接続された
各装置には、後述する多くの目的に使われる識別番号
（“ID"）が与えられている。相互接続手段の一実施例
において、上記の番号付与は装置へ挿入される物理的プ
ラグとワイヤによって成され、識別番号を指定する。こ
の物理的プラグはスロットからスロットへ移動されるの
で、装置とプラグが存在するスロット間に論理的な依存
性は存在しない。識別番号はシステムの初期化中に制御
レジスタ内へ格納され、その後装置によって使われる。 相互接続手段は、装置間で効率的な交信を与える特定の
一組のコマンドを実行する。これらのコマンドは、多数
の異った動作（以下“トランザクション”と呼ぶ）で実
行され、伝送される。各トランザクションは次のものを
含む多くのサイクルへ細分割される；特定トランザクシ
ョン（読取り、書込み、割込み等））用の動作コード
が、そこへコマンドが差し向けられるか又はコマンドに
関連した情報が与えられる装置を識別する情報と共に、
バスを介して別の装置へ伝送されるコマンド／アドレス
サイクル・交信路へのアクセスが次に許容される装置を
識別するための埋込み調停サイクル；及びユーザデータ
（処理の最終的目的）又はその他の情報が伝送される１
つ以上のデータサイクル。トランザクション信号は交信
路を通じ、ここでは情報伝達クラスライン、応答クラス
ライン、制御クラスライン及びパワークラスラインと称
する異ったグループのラインを介して伝送される。時間
／位相信号（後述）を除き、これらの信号は１つ以上の
相互接続手段がそれらを主張する毎に、主張されたもの
として検出される。情報伝達クラスラインは、情報、デ
ータ及びパリティラインとトランザクションで使われる
伝送コマンド、データ状態及びその他一定の情報から成
る。 応容クラスラインは、エラーフリー受信の確実な確認
と、トランザクションを制御又は変更するための追加の
応答を与える。このエラーモニタリングは、システムの
信頼性に大きく貢献し、追加のバンド巾をほとんど又は
全く必要とせず、応答装置がトランザクションの平常進
行を変更するのを可能とし、システムの柔軟性に大きく
貢献する。例えば、指し向けられたコマンドに応答する
のに、そのコマンドによって通常与えられる時間を越え
た追加の時間を必要とする装置は、応答準備が整うまで
トランザクションの実行を（所定の限界内で）遅らせる
１つ以上の応答信号を利用するか、又はその時点で応答
不能なことを装置に通知して、交信路を別のトランザク
ション用にフリーとする。 １つの装置から別の装置へ交信路へのアクセスの効率的
且つ秩序立った伝達を与えるため、各装置中の相互接続
手段によって一組の制御信号が発生され、利用される。
更に、各装置は共通のシステムクロックからローカルタ
イミング信号を発生し、同期動作を保証する。これらの
信号及びテスト制御信号も、バスを介し別々のライン上
を伝送される。又装置はシステム内のAC及びDC電源の状
態をモニターし、必要に応じて適切な措置が取られるよ
うに、それら電源の状態を示す信号を与える。 ここに記す相互接続手段は、極めて効果的で多様性があ
り、現在利用可能な大規模集積技術によって容易に経済
的に製造できる。これは、上記ライン間での効率的な機
能の選択と分配に基き、コマンド、制御、情報及びデー
タ信号を各装置間で伝送するのに必要な物理的に別々な
ワイヤの数が比較的限定されていることによる。それに
もかかわらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上何の制約も課さない。更に本相
互接続手段は、広範囲の各種装置の相互接続を可能と
し、単一プロセッサと多重プロセッサの両構成に効率的
に適合する。 2.ここに記す特定発明の一般的説明 本願明細書に詳細に示される本発明によると、通信路上
のある装置が、同じ通信路上にある複数の他の装置から
割り込みサービスを同時に即ち、単一トランザクション
で要求することができる。割り込みサービスを行うこと
のできる各装置は通信路上の特定のデータラインに割り
当てられている。割り込みサービスを要求するために、
この割り込み要求を出している装置は、割り込みコマン
ドを通信路のコマンド転送路上に設置すると共に割り込
みサービスが要求されている複数の他の装置に関係して
いるデータ転送路上に信号を発生することによって割り
込みトランザクションを開始する。割り込みトランザク
ションの間、割り込みをサービスできる通信路上の各装
置は、関係するデータ転送路上の信号を読み取って割り
込み命令に応答して、割り込みサービスがその装置に対
する要求であるか否かを決定する。このようにして、割
り込みトランザクションは完了する。 割り込みサービスが要求される各装置は、割り込み要求
をサービスする準備ができると、通信路の制御権を得よ
うとする。このような装置が制御権を得ると、その装置
は識別コマンドとその識別コードとを送ることによって
識別トランザクションを開始する。識別コードは制御権
を得た装置を識別し、識別コマンドは、割り込みサービ
スが与えられることを示すと共に、割り込み要求を出し
ている装置がどの装置であるかの識別を可能とする。識
別トランザクションの間、各装置は識別コードによって
識別された装置が割り込みサービスが要求されている装
置であるか否かを決定することによって識別コマンドに
応答する。識別された装置から割り込みサービスを要求
した複数の装置は、次にそれらの装置の中で裁定を行っ
て、どの装置が割り込みベクトルを識別された装置へ送
るかを決める。その裁定に勝つ装置は与えられるサービ
スを識別する割り込みベクトルを送る。このようにし
て、識別トランザクションぱ完了する。割り込まれた装
置は次に、要求された割り込みのサービスを開始する。 また、本発明によると、プロセッサのような特定の装置
は簡略された方法で割り込みサービスを要求することが
できる。割り込みサービスを要求することができる各装
置は関連する識別コードを有し、このコードはまたサー
ビスルーチンを識別し、割り込み要求をサービスするの
に使用される。識別トランザクションを使用してサービ
スを要求している装置を識別する代わりに、サービスを
要求している装置が特別な割り込みコマンドに従って装
置識別コードを送り、かつ割り込みサービスが要求され
ている装置に関係しているラインに信号を発生する。上
記コマンドに応答して、通信路上の装置は対応するライ
ンに信号が与えられているか否かを決定する。装置に対
応するラインに信号が与えられている場合は、その装置
は割り込み要求を出している装置のID（識別番号）を記
憶する。装置が割り込み要求をサービスすることができ
る場合、その装置は割り込み要求を出している装置のID
によって識別される割り込みサービスルーチンを開始す
る。このようにして、装置は割り込みベクトルを得るた
めの識別コマンドを使用する必要がなくなる。 本願明細書に記載された実施例においては、各装置によ
って処理されたプログラムは優先レベルと関係してお
り、各装置は処理しているプログラムの優先レベルの指
示を継続する。割り込み装置は同様に優先レベルを識別
する優先コードを、通常および簡略された割り込みトラ
ンザクションの両方で送る。サービスを行う装置は優先
コードを使って優先順位を決定する。装置はこの優先順
位で割り込みサービスを行う。通常の割り込みトランザ
クションに応答して、更に、割り込まれた装置は識別ト
ランザクションの間優先コードを送信する。識別コマン
ドを受ける装置は、サービスを行う装置の識別コードだ
けでなく優先コードを監視する。また、その装置が対応
する優先コードを有する割り込み要求を送る場合だけそ
の装置は調整して割り込みベクトルを送る。 本発明は特許請求の範囲により明確に示されている。 本発明の上記及びその他の目的と特徴は、添付の図面を
参照した本発明に関する以下の詳細な説明から容易に理
解されよう。 （発明の実施例） 1.相互接続手段の詳細な説明 第1A図は、ここに記す相互接続手段を小型で比較的安価
なコンピュータシステムの一般的構成へ適用した例を示
している。図示のごとく、プロセッサ10、メモリ12、端
末14及びマスストレージ装置（ディスク）16が相互接続
手段18と交信路20を介し互いに接続されている。プロセ
ッサ10とメモリ12の場合、相互接続手段18は装置内に一
体的に位置して、装置の交信インターフェースを与える
のが好ましい。端末14とストレージ装置16の場合には、
多数の端末又はストレージ装置を単一の相互接続手段18
へ接続可能とするため、中間アダプタ22、24がそれぞれ
設けられる。アダプタは、交信路20を相互の残部へイン
ターフェースする役割を果す。ここで用いているよう
に、“装置”という用語は共通の相互接続手段で交信路
へ接続される１つ以上の実在物を指している。従って第
1A図において、端末14とアダプタ22は単一の装置26を構
成している；同じく、プロセッサ10と主メモリ12はそれ
ぞれが装置である。第1B図では、プロセッサ32とメモリ
34がアダプタ40と合わさって単一の装置を構成してい
る。 第1A図において、プロセッサ10は交信路20に接続された
別の装置とメモリ12を共有している。これはシステムの
コスト減をもたらすが、交信路20を共有する必要からシ
ステムの速度に制限を課す。第1B図では、プロセッサ32
とメモリ34の間に別のメモリ路30を設けることで、上記
の問題が解決されている。この場合プロセッサとメモリ
は、アダプタ40、交信路42、アダプタ46、48を介して端
末36及びストレージ装置38と接続される。アダプタ40が
それと一体でアダプタを交信路42へ接続する相互接続手
段18を有する。同様に、アダプタ46、48もそれらと一体
で各アダプタを交信路42へ接続する相互接続手段18をそ
れぞれ有する。この種のシステムは高性能を与えるが、
高コストである。しかしそれでも、ここに記す相互接続
手段と充分コンパテイブルである。 更に第1C図は、マルチプロセッサシステムに装置の相互
接続手段を用いた例を示している。同図において、プロ
セッサ50、52はそれぞれメモリ路58、60を介して主メモ
リ54、56へ接続されている。一方、プロセッサ／メモリ
対は、一体的に組込まれ交信路68へ相互に接続された相
互接続手段18を有するアダプタ62、64を介してシステム
の残部とそれぞれ接続されている。キャシュメモリ190
は、プロセッサの１つ例えばプロセッサ52に付属してい
る。残りのシステムは第1B図の例とほぼ同じで、１つ以
上の端末70が相互接続手段18を内部に有するアダプタ72
を介して交信路68へ接続され、又マスストレージ装置74
が相互接続手段18を有するアダプタ76を介して交信路68
へ接続されている。この構成では、各プロセッサがシス
テム中の各システムと交信できるだけでなく、プロセッ
サ同士も直接交信できる。更にキャシュメモリ190も効
率的に収容されている。同一システム内に含まれたこの
装置混合体によって、異った性質と複雑さのレベルが課
せられるにもかかわらず、ここに記す相互接続手段は全
ての交信を実質上同じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によって発生さ
れ、利用される信号の各種カテゴリーが、主な機能クラ
スに従って要約してある。各グループ内で、更に別々の
サブ機能によって分類されるている。又以下の議論を解
り易くするため、それらの信号を１つの装置から別の装
置へ運ぶ線（つまり交信路）78の特定線毎のグループ分
けも示してある。ラインは、そのラインに接続されたい
ずれかの装置が専用を送出すれば、専用されたと見なさ
れる。どの装置も専用を送出しないときだけ、そのライ
ンは専用されない。図示の目的上、それぞれＡとＢで示
し、交信を制御すべき対応する装置と一体の２個別々の
相互接続手段が、それらによって使われる信号で概略的
に示してあると共に、信号交換の目的で相互接続された
ものとして交信路78で示してある。但し、カレントマス
ターによって選択された装置だけが実際にはトランザク
ションへ参加するが、交信路78は一般に２個より多い装
置を一時に結合する。残りの装置は、交信路と物理的に
接続した状態にとどまるが、トランザクションには参加
しない。 第２図に示すように、相互接続手段によって使われる信
号には４種の大クラスがある；つまり情報伝達クラス信
号、応答クラス信号、制御クラス信号及びパワークラス
信号。“情報伝達”クラス信号はＩ〔3:0〕で示した情
報フィールドを含み、これは交信路78のうち４本の別々
なライン80を介して送受信される。情報フィールドは、
コマンドコード、トランザクションを開始する装置
（“カレントマスター”）を識別するコード、サイクル
中に送信されるデータの状態を指示する情報、その他等
の情報を伝送する。第２図中Ｄ〔31:0〕で示したライン
82を通じて送信される32ビットのデータワードがトラン
ザクションで必要な一定の情報、例えば生じるべきデー
タ伝送の長さ（読取り用及び書込み用トランザクション
で使われる）；トランザクションに参加すべき選ばれた
装置の識別；データ伝送用にアクセスされるべきメモリ
位置のアドレス；及び伝送されるべきデータ等を与え
る。このワードは32本の別々なライン82を介して送受信
される。２本のライン84、86、つまり情報及びデータラ
インのパリティを示すのに使われる。“PO"で示したラ
インと、エラー状態を信号化するのに使われるBADで示
したラインも設けられている。 “応答”クラス信号は、CNF〔2:0〕で示しライン88を介
して送信される３ビットフィールドから成り、これは装
置へ送られた各種情報に対する応答を与えると共に、後
で詳述するようにトランザクションの進行を装置で変更
することを可能にする。 “制御“クラス信号は、８本のライン90〜104を介して
送信される。これらのうち最初のNO ARBが、調停プロセ
スを制御する。第２のBSYは、ある装置によって交信路
が現在制御されていることを示す。これら両信号は相互
に連動して使われ、交信路の制御を求めている装置にお
ける制御の秩序だったトランザクションを与える。 制御クラスの残りの信号中、時間（＋）と時間（−）の
信号は交信路78に接続された信号源によって発生されそ
れぞれライン94、96を介して送られる波形を有し、同じ
く信号源によって発生されそれぞれライン98、100を介
して送られる位相（＋）と位相（−）の波形と組合せて
使われ、各装置における相互接続手段動作用のローカル
タイミング標準を形成する。すなわち、交信路78へ接続
された各装置の相互接続手段は、時間及び位相の信号か
らローカルの送受信クロック信号TCLK及びPCLKをそれぞ
れ発生する。更に、ライン102を介して送られるSTF信号
は後述するごとくローカル装置の“ファーストセルフテ
スト”を可能にするのに使われ、又ライン104を介して
送られるRESET信号は、交信路に接続された装置を初期
化（既知の状態へ設定）する手段を与える。 “パワー”信号クラスのうち、AC LO及びDC LOはそれぞ
れライン104、106を介して送られ、システム内における
AC及びDCの電源の状態を求めるため各装置でモニターさ
れる。スペアライン110は将来の拡張を可能とする。 ここに記す相互接続手段は、実施すべき交信の種類に固
有な一連の動作を実行することによって、所定装置間で
の交信を確立するという機能を果す。各動作は一連のサ
イクルから成り、この間交信路に接続された別の装置と
の所望の交信を有効とするために、各種の情報エレメン
トが交信路上へ置かれ、又そこから受信される。これら
サイクルは、時間（＋）と時間（−）クロック信号12
0、122及び位相（＋）と位相（−）信号124、126をそれ
ぞれ示した第3A図を参照すれば明らかなように、時間／
位相クロックによって定義される。これらの信号は、交
信路に接続された１つのマスタークロックによって発生
される。信号は各装置の相互接続手段によって受信さ
れ、それらによる情報の送信と受信を制御するローカル
なTCLK、PCLK信号128、130をそれぞれ発生するのに使わ
れる。 第3B図に示すごとく、上記のラインを介し情報を送受信
するように、多数の装置140、142等が交信路へ並列に接
続されている。これらの装置は、プリンタ、ディスプレ
イ端末等の入／出力（I/O）装置又はプロセッサ等の装
置から成る。交信路上における装置の物理的配置は重要
でない。同じく交信路に接続されたマスタークロック14
4が時間／位相信号を発生し、これら信号はライン94〜1
00を介して各装置へ送られる。各相互接続手段は、ロー
カル送受信クロックTCLK、PCLKをそれぞれ発生するタイ
ミング回路を有する。例えば、装置140はフリップフロ
ップ146を含み、そのＱ出力がTCLKを生ずる。フリップ
フロップはゲート148からセットされ、ライン94からの
時間（＋）信号によってクロックされる。ゲート148は
ライン98とＱ出力によって動作可能となる。同様に、ロ
ーカルスレーブ受信クロックが、受信した時間（＋）及
び位相（−）信号から発生される。 第3C図に示すごとく、連続するTCLK信号間の時間が１サ
イクルを限定する。所望の情報交換を行うのに使われる
一連の連続サイクルを、ここで“トランザクション”と
呼ぶ。各トランザクションの詳細な特性はそれによって
実施される動作に従って変るが、各トランザクションは
一般に次のサイクルから成る；コマンド／アドレスサイ
クル；埋込み調停サイクル；呼び通常“データ”サイク
ルと称される１つ以上の追加サイクル。図示する目的と
してのみ、２つのデータサイクルを第3C図に示す。一般
に、情報はTCLKの先端で交信路78上に置かれ、同一サイ
クルのRCLK中に装置の相互接続手段へラッチされる。 各相互接続手段によって実施される調停機能の状態ダイ
アグラムを第3D図に示す。装置中のあるエレメントがそ
の装置に第3D図中REQで示したトランザクションを開始
せしめようとするまで、調停機能はアイドル状態150に
とどまる。開始せしめると、NO ARBラインを調べること
によって、交信路78へ調停信号を自由に送出できるかど
うかを相互接続手段が決定する。NO ARBが送出されてい
る間、調停機能はアイドル状態にとどまっていなければ
いけない。しかし、NO ARBが取消されるや否や、REQが
依然送出されているとして、装置は次のサイクルで調停
を行う。こうした条件下で装置は調停状態152へ入り、
そこで交信路へのアクセスを求めている別の装置との調
停が成される。調停の方法を次に詳しく説明する。 調停で敗けた装置はアイドル状態150へ戻り、REQが送出
されている限り、その状態から再び調停を求められる。
一方、調停に勝った装置はカレントマスター状態（BSY
が取消されている場合）又はペンディングマスター状態
（BSYが主張されている場合）へ入る。ペンディングマ
スターはBSYが送出されている間そのままにとどまり、B
SYの取消しでカレントマスターとなる。 相互接続によって与えられる各トランザクションの一連
動作を説明する前に、制御、応答及び情報伝達クラス信
号自体についてもっと理解を深める方が役に立つであろ
う。これらの信号は実質上、全てのトランザクションに
共通だからである。 制御信号:NO ARB、BSY NO ARB信号が、調停の目的によるデータラインへのアク
セスを制御する。各装置は、NO ARBが前のサイクルで取
消されているサイクルでのみ、交信路の使用に関する調
停を行える。相互接続の制御に入った装置（“カレント
マスター”）は、第１サイクルと最後と見込まれるデー
タサイクルを除き、トランザクション全体を通してNO A
RBを主張する。トランザクション中の最後と見込まれる
データサイクルは通常実際に最後のデータサイクルであ
る；但し後述するように、装置は一定の条件下でトラン
ザクションの終了を遅延できる。遅延すると、最後のデ
ータサイクルと見込まれていたサイクルがもはやそうで
なくなり、全てのデータが伝送される前に次のサイクル
が続く。ペンディングマスターによっても、それがカレ
ントマスターとなるまでNO ARBは送出されない。任意の
一時において、最大限１個のカレントマスターと１個の
ペンディングマスターが存在する。 全ての調停装置による調停サイクルの間も、NO ARBは送
出されない。埋込み調停サイクル中には、その旨の送出
がNO ARBの送出に加えてカレントマスターから成され
る。アイドル調停サイクルの間、現在調停中の装置の１
つがカレントマスターとなるまで、調停装置によるNO A
RBの送出が次の調停を排除する。 NO ARBは更に、スレーブがSTALLを送出している全サイ
クル中及び最後を除く全てのデータサイクル中、スレー
ブ装置（カレントマスターによって選ばれた装置）によ
って送出される。又NO ARBは、相互接続手段がその装置
自身での処理に使われている特別モードの間も、その装
置により（BSYの主張と合せて）送出される。これら特
別モードの場合、その装置はBSYとNO ARB以外の交信路
用ラインを使用しない。スレーブとして選ばれる可能性
があるため、装置はコマンド／アドレスサイクル中特別
モードへ入ることが防止される。装置が特別モードで動
作するのは、例えば、交信路の情報伝達クラスラインを
用いる必要なく、相互接続手段中のレジスタへアクセス
するためである。又、カレントマスターがその通常の終
了サイクルを越えてNO ARBの送出を続けられるように
し、交信路の制御を放棄せずに一連のトランザクション
を行えるようにするのが望ましい。この点は、拡張され
た情報伝達サイクルを可能とし、従って装置の利用可能
なバンド巾を有効に増大できるため、高速装置にとって
特に有用である。 BSYは、トランザクションが進行中であることを示す。B
SYはカレントマスターによって、最後と見込まれるデー
タサイクルの間を除き、トランザクション全体を通じて
送出される。又これは、トランザクションの進行を遅ら
す必要のあるスレーブ装置（特定のメモリ位置へアクセ
スするのに追加の時間を必要とするメモリ装置等）によ
っても送出される；この遅延は、STALL応答コード（後
述）と一緒にBSYとNO ARBを送出することによって実行
される。更に、最後を除く全データサイクル中もBSYが
送出される。次のトランザクションのスタートを遅らせ
るため、又は上記の特別モードで動作しているとき、装
置はBSYの送出を延長することもできる。 BSYは各サイクルの終りに装置によって調べられ、取消
されると、ペンディングマスターが今度はそれを送出し
て、カレントマスターとしての制御を行う。 第3E図は、本実施例で生じ得るBSY及びNO ARB制御ライ
ンのシーケンスを示す状態ダイアグラムである。これ
は、交信路上における装置から装置への情報交換を各信
号が効率的に制御する方法を総合的に示すために用意さ
れた。 電源が投入されると、全ての装置がNO ARBを送出し（状
態“A"）、交信路がアイドル状態に入っているときは、
全装置がラインを放棄する（状態“B"）まで、いずれの
装置によるアクセスも妨げる。これは全ての装置に、必
要に応じ電源投入時の初期化シーケンスを完了する時間
を与える。NO ARBが取消されて、状態“B"に入ると、各
装置は交信路の制御を求めて自由に競合できるようにな
る。ある装置がいったん調停に入ると、状態“A"へ再び
戻り、“勝った”装置がコマンド／アドレス状態“C"に
入る。このコマンド／アドレスサイクルは、取消状態か
ら送出状態へのBSYの状態変化によってだけでなく、先
のサイクルにおけるNO ARBの送出とも関連して、全ての
装置により確認されることに特に注目されたい。NO ARB
の監視は、特別のモード状態をコマンド／アドレスとし
て無視する装置にとって必要である。 コマンド／アドレス状態から状態“D"へ最初に入ること
は、トランザクションの埋込調停サイクルを意味してい
る。各装置がコード化マスターIDを監視して（“デュー
ル・ラウンド・ロビン”モードの場合に）、それらのダ
イナミック優先順位を更新するのがこのサイクルであ
る。トランザクションのデータ長に応じ、制御は以後の
サイクルでもその状態にとどまることができる。調停が
生じないと、マスター及びスレーブは最終的に交信路の
制御を放棄し、フローは再び状態“B"へ戻って、両制御
信号が取消される。しかし、もしペンディングマスター
が存在すると、続いて状態Ｆに入り、NO ARBを送出する
装置がこのサイクルでBSYの取消しを通知し、別の装置
による調停を排除する決定（図中“バーストモード”と
示してある）がマスターによってなされているかどうか
に応じ、コマンド／アドレス状態“C"又は“G"へ進む。
状態“G"では、状態“C"と異なりNO ARBとBSYが共に送
出されていることを、コマンド／アドレス制御信号が示
すことに注意されたい。 先行トランザクションがBSYの送出によって延長され、
且つペンディングマスターが存在しないと、制御は状態
“D"から“E"へ進み、必要に応じ１以上のサイクル中状
態“E"にとどまる。BSYの送出が認められると、制御は
１以上のサイクル中この状態にとどまり、次いでアイド
ル状態“B"へ戻って、その後の伝送のために交信路を放
棄する。 上記のごとく、１つの特定装置が別の装置によりスレー
ブとして選ばれるのを望んでいないと、動作の特別モー
ドがその代りとして制御を１以上のサイクルの間状態
“D"へ戻らせる。BSYとNO ARBの同時取消しが再び制御
を状態“B"、つまりアイドル状態へ戻す。 従って図面は、NO ARBとBSYの共同動作が交信路上にお
ける制御交換及び情報伝達の秩序だった流れを調整する
ことを示している。 応答信号:ACK、NO ACK、STALL、RETRY システムの信頼度は、情報及びデータラインを介して送
信に対する応答を求めることによって大巾に向上され
る。一般に、応答は所定送信の正しく２サイクル後に見
込まれる。各装置用の応答コードが第６図に示してあ
り、図中“0"ビットは主張（低レベル）、“1"ビット
は、“取消し”（高レベル）を示している。 ACK応答は、送信が目的とした受信者による問題のない
受信完了を意味する。全てのトランザクションについ
て、トランザクションの最初データサイクル中における
ACKの送出は、その２サイクル前に送られたコマンド／
アドレス情報の正しい受信（つまりパリティエラーな
し）を確認している。又、読取及びアイデント用トラン
ザクション中の最初のデータサイクルとその後のデータ
サイクルにおけるACKは、読取又はベクトルデータがス
レーブによって送出されていることも示す一方、書込み
用トランザクション中のACKは、スレーブの書込みデー
タを受取る準備が整っていることも示す。 NO ACKは、送受信における不良か、又はスレーブが選ば
れてないことを意味している。ACK、NO ACKどちらもコ
マンドトランザクション及びデータ送信に対する応答と
して可能である；後者の場合、応答は最後のデータサイ
クルに続く２サイクルで生じ、これら２サイクルが次の
トランザクションと同時に生じてもそうである。NO ACK
は、応答ラインの欠陥状態を示す。これは、何らか別の
コードがそれに重複している場合に定義される。 STALLは、データサイクル中スレーブ装置によって送出
可能である。これは例えば、読取アクセス用の時間を延
長するか、あるいはトランザクション中にリフレッシュ
又はエラー修正サイクル用の時間を入れるメモリによっ
て使われる。又これは、メモリの書込バッファが一杯の
場合にマスターからのデータ送信を遅らせるメモリによ
っても使われる。別の交信路へ同期化する装置も、STAL
Lを用いる。装置が自らをスレーブと認識しているかど
うかのACK又はNO ACKコマンドの確認を遅らせるのに
も、１つ以上のSTALLSが使われる。 RETRYは、トランザクションに対し即応答できないスレ
ーブ装置によって送出される。例えばこれは、長い内部
初期化シーケンスを必要とする装置；別の交信路へのア
クセスを待っている装置；及び後述するインターロック
読取コマンドでロックされたメモリ；によって使われ
る。カメントマスターは、トランザクションを終了する
ことによって、スレーブのRETRY応答に答える。本実施
例において、トランザクションの最初のデータサイクル
後RETRYは使われない。これは、相互接続のロッジクを
簡単化する。１つ以上のSTALLSがRETRYの送出に先行し
得る。 装置が交信路を独占するのを防ぐため、STALL、RERTY、
BSY及びNO ARBの延長又は連続的送出には制限が加えら
れる。 システムアーキテクチャ：特定のトランザクションシー
ケンス 第4A〜Ｈ図は、相互接続手段によって与えられるトラン
ザクションの固有な特性を詳しく示している。特に、デ
ータを読書きするためのトランザクション（“読取
り”、“キャシュ意図を持つ読取り”、“キャシュ意図
を持つインターロック読取り”、“書込み”、“キャシ
ュ意図を持つ書込み”、“キャシュ意図を持つ書込みマ
スク”、及び“キャシュ意図を持つアンロック書込みマ
スク”）；古くキャシュされたデータを無効にするトラ
ンザクション（“無効化”）、割込みを扱うトランザク
ション（“割込み”、“プロセッサ間割込み”、“識
別”）；装置によるトランザクション発生を停止するト
ランザクション（“ストップ”）；及び多数の装置へ同
時に情報を送るトランザクション（“ブロードカス
ト”）；が詳しく示してある。各図において、許容可能
なCNF応答の範囲が表わしてあり、図示の特定応答には
点（・）が付してある。又図示する目的としてのみ、２
サイクルのデータ伝送だけを含むものとして示してある
が、それより少い又は多い数のサイクルも使用可能であ
る。 ここに記すコマンドは、２種類に大別される；つまり単
一応答者コマンド（読取り用、書込み用コマンド及び
“識別”）とマルチ応答者コマンド（“ストップ”、
“無効化”“割込み”、“プロセス間割込み”及び“ブ
ロードカスト”）。多数の応答が同一ライン上に送出さ
れている場合に応答の唯一の保証するために、マルチ応
答者コマンドに対する可能な応答はACKとNO ACKに限定
される。 読取用トランザクション 第4A図を参照すると、読取用トランザクションの特性が
詳しく示してある。このトランザクションは、“読取
り”コマンドだけでなく“キャシュ意図を持つ読取り”
及び“キャシュ意図を持つインターロック読取り”の両
コマンドも含む。これらコマンドの４ビットコードが、
装置の相互接続手段によって使われる別のコマンド用コ
ードと共に第5A図に示してある。同図中ダッシュ（−）
で示されているように、追加のコードを逐次加えられ
る。このトランザクションは、多数の連続サイクルから
成る；つまり、コマンド／アドレスサイクル180、埋込
み調停サイクル182及び多数のデータサイクル。図示の
目的としてのみ、トランザクションは２つのデータサイ
クル184、186を含むものとして示してある。情報が送ら
れる主ライン（第２図参照）はそれらの機能的名称、す
なわち情報ラインはＩ〔3:0〕、データラインＤ〔31:
0〕、確認ラインはCNF〔3:0〕、他のNO ARB、BSY及びＰ
（パリティ）によってそれぞれ示されている。図面を解
り易くするため、残りのライン（つまり時間、位相、ST
F、RETRY、AC LO、DC LO、BAD及びSPARE）は、トランザ
クションの動作を理解するのに重要でないので、第４図
中省いてある。 第4a図に示すごとく、読取用トランザクションのコマン
ド／アドレスサイクル中に、４ビットのコマンドコード
が情報ラインＩ〔3:0〕上に置かれる。そのコマンドに
関連して必要な追加のデータは、データラインＤ〔31:
0〕上に置かれる。すなわち、生ずべき伝送の長さを特
定する２ビットのデータ長コードが相互接続手段によっ
てデータラインＤ〔31:30〕で与えられる一方、伝送を
行うべき装置の“アドレス”がデータラインＤ〔29:0〕
へ与えられる。これらの信号が現在相互接続を制御して
いる装置（“カレントマスター”）によって該当ライン
上へ送出されている事実は、第4A図の該当ブロック中
“M"で示されている。所定の１ライン又は１組のライン
へのスレーブ装置による情報の送出は、第4A図中“S"で
示してある。同様に“AD"、“AAD"、“APS"、“PM"（つ
まりそれぞれ“全装置”、“全調停装置”、“全潜在的
スレーブ”、“ペンティングマスター”）は、特定サイ
クル中に交信路の所定ラインへ信号を送出できる他の各
種装置を示している。 アドレスは、読取り用または書込み用トランザクション
が生ずべき特定のストレージ位置を指示する１つの30ビ
ットワードから成る。アドレスの別々の１ブロックが各
装置に割当てられる。ブロックの位置は、対応装置の識
別番号に基く。 コマンド／アドレスサイクルの間、カレントマスターが
第4A図158で示すようにO ARBを取消す。（ここでの議論
の目的上、信号は低レベルで“送出”、高レベルで“取
消し”と見なされる）。NO ARBの取消しは、交信路の制
御を望んでいる別の装置が次のサイクルでそのアクセス
について調停に入るのを可能とする。同時に、その装置
はBSYを送出して、現行トランザクションが進行中、別
の装置が交信路の制御を行うのを防ぐ。この時点で、カ
レントマスターからは何の信号もCNFラインも与えられ
ない。但し、一連のトランザクションの進行中、カレン
トマスターによるトランザクションの間１つ以上の応答
信号を別の装置によってCNFラインへ加えることができ
る。 同トランザクションの第２サイクルは調停サイクルから
成る。これはトランザクション内に含まれているので、
“埋込み”調停サイクルと称する。トランザクション外
で生じる調停は、“アイドル”調停サイクルと称する。
第4A図の埋込み調停サイクル中、カレントマスターがそ
の識別番号（ID）を情報ランインＩ〔3:0〕上に置く。
このコードは前述のごとく、各自の調停優先順位を更新
するため、全ての装置によって使われる。 又この時点で、交信路の使用を求めている装置が、低優
先順位レベルラインＤ〔31:16〕又は高優先順位レベル
ラインＤ〔15:0〕へ各自の識別番号に応じた１ビット信
号を送出する。例えば、装置11は高優先順位での調停な
らラインＤ〔11〕へ、低優先順位での調停ならラインＤ
〔27〕へ信号を送出する。 装置が調停するレベルは、その調停モード及び先行マス
ターのIDによって決められる。本実施例において、調停
モードを特定装置の制御及び状態レジスタ、つまりCS
〔5:4〕（第7C図参照）のビット４、５によって定義さ
れる。ここで実施されているように、４つのモード、つ
まり固定高優先順位、固定低優先順位、“デュアル・ラ
ウンド・ロビン”および調停不能が設けられている。相
互接続手段は、調停モードのビットSCR〔5:4〕を適切に
設定することによって、これらのモードを任意に混合さ
せる。 高又は低いずれかの固定優先順位モードにおける調停の
場合、優先順位はトランザクションによって変更しな
い。一方、“デュアル・ラウンド・ロビン”の場合、装
置の優先順位は上述のごとくトランザクション毎に変化
する。特に、“デュアル・ラウンド・ロビン調停”モー
ドにおいて、所定のトランザクション中装置は、そのID
番号が直前のトランザクションにおけるマスターのID番
号以下の場合、低優先順位レジスタ（つまりラインＤ
〔31:16〕上）で調停され、さもなければ高優先順位レ
ジスタ（つまりラインＤ〔15:0〕）で調停に入る。 第4A図のトランザクションについて更に見ると、埋込み
調停サイクルの終りで、このサイクル中に調停に入りそ
の調停で勝った装置がペンディングマスターとなり、第
4A図中点線で示すように、それがカレントマスターとな
るまでNO ARBを送出する。これによって、ペンディング
マスターが交信路の制御を行うようになる以前に、別の
装置が引続いて交信路をめぐる調停に入り、ことによっ
てその制御を支配するのを防ぐ。 調停サイクルの後に、１つ以上のデータサイクルが続
く。図示の目的上、第4A図は２つのデータサイクルだけ
を示している。前述のごとく、各トランザクションで伝
送されるべきデータの実際値、つまりトランザクション
によって利用されるデータサイクルの数は、コマンド／
アドレスサイクル中でビットＤ〔31:30〕によって指定
される。第４図に示した実施例において、データの１〜
４サイクル（ここで各サイクル毎に32ビット）が１トラ
ンザクションで送れる。勿論、データ長の指定でもっと
少いか多いビットを与えれば、より小又は大のデータサ
イクル数、従ってトランザクションのサイクル数を与え
ることができる。 第4A図に示すごとく読取り用トランザクションの場合、
トランザクションによって要求されたデータはそのトラ
ンザクションがアドレスされたスレーブによって供給さ
れる。このスレーブ装置は、メモリ装置又は入／出力端
末等その他の装置となる。別の場合、選択された装置に
よっては、そのデータをデータサイクル中にデータライ
ンＤ〔31:0〕上に送出する。この時装置は、データの状
態を支持するコードもラインＩ〔3:1〕上に送出する。
例えばメモリ標準の場合、上記コードはそのデータが、
修正アルゴリズムを使わずに検索されたデータ（“読取
りデータ″と称す）か、データライン上へ送出される前
に修正されたデータ（“修正済読取りデータ”）と称
す）か、又は何らかの理由で信頼できないデータ（“読
取りデータ代用”）のいずれであるかを示せる。又状態
コードは、それらデータカテゴリーのそれぞれについ
て、データがキャシュ可能がどうかも示す。“キャシュ
無用”機器の使用は、システムによって性能を大きく高
める。これらのコードを第5B図に示す。 第１のデータサイクル中、スレーブはマスターへライン
CNF〔2:0〕を介して確認コードを戻し、これがマスター
からのコマンド／アドレス情報の受信を確認すると共
に、スレーブの応答について更なる情報をマスターへ送
る。従って、現行トランザクションにおける確認信号の
最初の送出は第１のデータサイクル中に、つまりトラン
ザクションが始まったコマンド／アドレスサイクルから
２サイクル後に成される。第4A図に示した読取りトラン
ザクションの場合、第１のデータサイクルで可能な応答
はACK（“アクノレジ“）、NO ACK（“アクノレジ無
し”）、STALL及びRETRYである。これらは全トランザク
ションにほぼ共通している。但し、特定のトランザクシ
ョンに関連して後述する幾つかの例外を除く。 一般に、第１データサイクル中におけるACKの送出は、
スレーブが要求された措置を取る能力つまり読取りデー
タを戻す能力を持つことと共に、コマンド／アドレス情
報が正しく受信されたことを示す。一方、NO ACKの送出
は、コマンド送信でのエラー又はスレーブが応答する上
での何らかの不能を示す。STALLの送出は、スレーブが
自からを調整しマスターによって要求された読取りデー
タを与えるためにトランザクションを延長するのを可能
とし、一方RETRYの送出は、コマンドに応答するのが現
在不能なことを示し、その後にマスターが再びトライす
る要求を伴う。RETRYは、スレーブの延長応答時間が長
すぎ、一般のSTALL応答を送出することによってトラン
ザクションを過剰なサイクル数へ延長するのが望ましく
ないときに、適切に使われる。 第4A図には、ACK応答（応答前は点（・）で表わす）が
示してある。応答がNO ACKなら、マスターによって取ら
れる措置がACKに対して取られるのと異り、マスターは
例えば限定された回数でトランザクションを繰り返した
り、割込みを要求したりする。STALL応答はACK応答と同
様だが、要求データが戻される前に、トランザクション
が１以上の“ブランク”サイクル（データライン上に有
効データが存在しないサイクル）だけ延長される。 第4A図の第２つまり最後のデータサイクルは先行するデ
ータサイクルと似ており、スレーブは要求データをライ
ンＤ〔31:0〕上に送出すると共に、データの状態を示す
コードをラインＩ〔3:0〕へ送出する。同時に、CNF〔2:
0〕上に確認信号を送出する。しかし、第１データサイ
クルに対するスレーブの応答と異り、スレーブはACK、N
O ACK又はSTALLによってのみ応答でき、RETRYは送出し
ない。又、第２データサイクルは第4A図におけるトラン
ザクションの最後のデータサイクルであるため、スレー
ブはNO ARBとBSYの両方を送出する。読取データのリタ
ーンが次のサイクルへ延ばされるように、スレーブがST
ALLを送出してトランザクションを延長する場合は、最
後のデータサイクルが実際に生じるまで、スレーブがNO
ARBとBSYの送出を続ける。次いでスレーブは、最後の
データサイクル中にNO ARBとBSYを取消す。前述のごと
く、BSYの取消しは次のサイクルでペンディングマスタ
ーが交信路の制御を支配するのを可能とし、一方スレー
ブによるNO ARBの取消しは次の調停が交信路へのアクセ
スをめぐって生ずるのを可能とする。 第２つまり最後のテータサイクルが完了すると、第4A図
のトランザクションにおける主な情報伝達機能は終了す
る。しかし、データの正しい受信を確認することが尚必
要である。これは最後のデータサイクルに続く２サイク
ルの間に実施され、この間マスターがデータの受信に該
当した確認信号をCNF〔2:0〕に送出する。図示のごと
く、該当する確認はACKかNO ACKである。確認は最後の
データサイクルを越えて延長し、次のトランザクション
のコマンド／アドレス及び埋込み調停サイクルと重複し
得ることに注意。次のトランザクションにおいてその最
初の２サイクル中確認エラーは使われないので、エラー
は生じない。 コマンド／アドレスサイクルの間、パリティがカレント
マスターによってラインＩ〔3:0〕、Ｄ〔31:0〕上へ発
生され、全装置によってチェックされる。埋込み調停サ
イクルの間は、ラインＩ〔3:0〕にだけマスターからパ
リティが発生され、全装置によってチェックされる。デ
ータサイクルの間、パリティはスレーブからラインＩ
〔3:0〕、Ｄ〔31:0〕へ発生され、カレントマスターに
よってチェックされる。パリティエラーという特定の結
果は、エラーが生じた時のサイクル中に伝送されていた
情報の性質に依存する。コマンド／アドレスサイクル中
にパリティエラーを検知する装置は選択に応答すべきで
ない；又それら装置は、エラーフラグを立てることによ
ってパリティエラーを示し、割込み又はその他の措置を
開始できる。 前述のごとく、“キャシュ意図を持つ読取り”コマンド
は読取りトランザクションと同じフォーマットを有す
る。このコマンドはキャシュを備えた装置により、要求
読取データがマスターのキャシュに配置可能なことをス
レーブに指示する。このコマンドが後述の“無効化”コ
マンドと組合せて使われると、キャシュ装置を含むシス
テムで顕著な性能向上をもたらす。 インターロック読取りトランザクションも、読取りトラ
ンザクションと同じフォーマットを有する。このトラン
ザクションは共用データ構成で使われ、プロセッサ及び
その他のインテリジェント装置によるデータへの専用ア
クセスを与える。“インターロック読取り”コマンドを
発するスレーブは、指定されたストレージ位置に対応す
る１つ以上のインターロックビットを有する。“インタ
ーロック読取り”コマンドによってアクセスされると、
スレーブはアドレスされた位置に対応する該当ビットを
セットする。これによって、そのビットがリセットされ
た所定位置をアンロックするまで、以後の“インターロ
ック読取り”コマンドがその位置へアクセスするのを防
がれる。上記ビットは、後述する“キャシュ意図を持つ
書込マスクアンロック”コマンドによって一般にリセッ
トされる。“インターロック読取り”コマンドは特に、
読取り−変更−書込み動作を与えるプロセッサを備えた
システムにおいて、“インターロック読取り”コマンド
を用いる調停装置が上記動作の開始後だけが終了前にデ
ータへのアクセスから排除されることを保証する点で有
用である。インターロックされている間に、“インター
ロック読取り”によってアドレスされたスレーブが、RE
TRYを発する。尚インターロックビットは、“インター
ロック読取り”トランザクションが有効なとき、つまり
マスターがスレーブの読取データの正しい受信を確認し
たときにのみセットされる。 書込み用トランザクション 次に第4B図を参照すると、書込み用トランザクション
（“書込み”、“キャシュ意図を持つ書込み”、“キャ
シュ意図を持つ書込みマスク”及び“キャシュ意図を持
つ書込みマスクアンロック”として実行される）が詳し
く示してある。コマンド／アドレスサイクルから始ま
り、カレントマスターがコマンド用の該当する４ビット
コードを情報ラインＩ〔3:0〕上へ；データ伝送長を示
す２ビットコードをデータラインＤ〔31:30〕上へ；ア
ドレスをデータラインＤ〔29:0〕上へそれぞれ置く。同
時にカレントマスターは、BSYを送出して交信バスの占
拠状態を示し、又NO ARBを取消して直後のサイクル中調
停のためにデータラインを利用可能なことを知らせる。 第２のサイクル中、カレントマスターはそのIDを情報ラ
インＩ〔3:0〕上に置く。以後のトランザクションにつ
いて交信路の制御を求めている装置が、その時データラ
イン上にある各自のIDと対応する１ビットを送出する。
前述のケースと同じく、送出は低優先順位レベルにおけ
る調停の場合低優先順位データラインＤ〔31:16〕の一
つで行われ、高優先順位レベルにおける調停の場合高融
点順位データラインＤ〔15:0〕で行われる。この時マス
ターはBSYを送出し続け、又同時にマスターと調停に参
加している装置はNO ARBを送出する。 第4B図に示した例では、第３、４サイクルがデータサイ
クルである。２つのデータサイクルを図示したが、コマ
ンド／アドレスサイクルでラインＤ〔31:30〕に指示さ
れた伝送長に基き、それより小または大のサイクルも使
える。これらのサイクル中、マスターによって書込まれ
ているデータがデータラインＤ〔29:0〕へ与えられる。
情報ラインＩ〔3:0〕は、トランザクション中に書込ま
れるべき所定のバイトを指示するためデータサイクル中
に書込みマスクを運ぶか（“書込みマスク”トランザク
ションの場合）、又は“定義されない”（“書込み”及
び“キャシュ意図を持つ書込み”両トランザクションの
場合）。ラインＩ〔3:0〕の“定義されない”状態は、
それらのライン上のどんな情報もトランザクションの目
的上各装置によって無視されるべきことを意味してい
る。 第１データサイクルの間、カレントマスターはBSYとNO
ARBを送出し続ける。カレントマスターが最後のデータ
サイクルと見込む第４データサイクルの間、カレントマ
スターはBSYとNO ARBの両方を取消し、交信路制御の秩
序立った移行の準備を整える。 トランザクションを延長するスレーブの能力を示すた
め、第４サイクル（データ２）はスレーブによるSTALL
の送出により遅らされたものとして示してある。これは
例えば、この時点でスレーブが第２のデータワードを受
入れ不能なときに行われる。このサイクル中、スレーブ
はBSYとNO ARBの両方を送出する。このトランザクショ
ンにおける最後データサイクルはサイクル５である。こ
のサイクルの間、マスターはデータ２を再送信すること
によって、STALLの送出に応答する。スレーブはCNFライ
ンへACKを送出する一方、BSYとNO ARBの両方を取消す。
最後のデータサイクルに続く２サイクルにおいて、スレ
ーブはACKを送出し続け、書込データの正しい受信を確
認する。 書込み用トランザクションが交信路で生じると、同路に
接続され且つ内部キャシュメモリを有する装置は、書込
みコマンドのアドレス範囲内のいかなるキャシュデータ
も無効化する。“キャシュ意図を持つ読取り”コマンド
の場合と同じく、“キャシュ意図を持つ書込み”コマン
ドは“無効化”コマンドと共に使われると、一定のシス
テムにおいて性能上の顕著な利点をもたらす。 書込みマスクは、１つ以上の４ビット位置に送出された
ビットの存在によって、書込むべき対応する８ビットバ
イトの選択を示す４ビットコードである。つまりコード
1001は、４バイト（32ビット）のうち（それぞれＤ〔7:
0〕とＤ〔31:24〕と対応する）第１及び第４バイトだけ
が書込まれるべきことを示している。 “キャシュ意図を持つ書込みマスクアンロック”コマン
ドは“インターロック読取り”コマンドと一緒に使わ
れ、読取り−変更−書込み動作等不可分の動作を実行す
る。 第4B図から明らかなごとく、書込み用トランザクション
の間、パリティがそのトランザクションの全サイクル中
マスターによって発生される。パリティは、コマンド／
アドレス及び埋込み調停サイクルの間は全装置で、デー
タサイクルの間はスレーブでチェックされる。 無効化トランザクション 無効化トランザクションは、付属のキャシュメモリを有
するシステムによって使われる。これは一定条件下の装
置によって、別の装置のキャシュ中に存在する古いデー
タが使われないことを保証するために発せられる。第4C
図に示すごとく、このトランザクションのコマンド／ア
ドレスサイクルで、カレントマスターは無効化コマンド
を情報ラインＩ〔3:0〕へ、又無効にされるべきデータ
のスタートアドレスをデータラインＤ〔29:0〕へ送出す
る。無効にすべきキャシュメモリ中の連続位置の数は、
ラインＤ〔31:30〕上のデータ長コードによって指示さ
れる。コマンド／アドレスサイクルの後に、通常の埋込
み調停サイクルと、情報が一切送られないデータサイク
ルとが続く。他のマルチ応答者コマンドと同じく、指定
された可能な応答はACKとNO ACKである。 割込み及び識別トランザクション 割込みトランザクションを第4D図に示す。このトランザ
クションの目的は、別の措置を行うため現在の活動を中
断する必要のあることを他の装置（一般にはプロセッ
サ）へ知らせることにある。割込まれた装置はIDENTコ
マンドに応答し、割込みベクトルを求める。このベクト
ルは、必要な措置を与えるメモリ中に格納された割込み
ルーチンのアドレスに対するポインターとなる。 割込みトランザクションは、コマンド／アドレスサイク
ル、埋込み調停サイクル、及び情報が一切送られないデ
ータサイクルから成る。コマンド／アドレスサイクルの
間、割込みを求めている装置によって、割込みコマンド
コードが情報ラインＩ〔3:0〕へ送出される。このサイ
クル中、割込みする装置はまた一つ以上の割込み優先順
位レベルをデータラインＤ〔19:16〕へ送出し、要求さ
れている処理の緊急度を確認する。又割り込みを行う装
置はまた、割込み行きはマスクをデータラインＤ〔15:
0〕上へ置く。このマスクが、割込みの向けられるべき
装置を指定する。交信路上の全装置がそのマスクを受信
する。マスク内の送出されたビットが装置のデコード化
IDに対応していると、その装置が選択される。この装置
は後に、識別トランザクションで応答する。 割込みで選ばれた装置は、コマンド／アドレスサイクル
から２サイクル後にACK信号を送ることによって応答す
る。他の全てのマルチ応答者コマンドと同じく、ACKとN
O ACKだけが許容された応答である。 割込み用に選ばれた装置は、割込みプロセスを完遂する
ため、次のトランザクションで割込み要求装置と交信す
ることが見込まれる。従って、各応答装置は各割込みレ
ベルに関するレコードを保持し、割込みがどの対応レベ
ルで受入れられたかどうかを示す。一般にこの“レコー
ド“は、フリップフロップ（以下割込みペンディングフ
リップフロップと呼ぶ）のフラグビットから成る。対応
する割込みの処理が終るまで、各ビットはセット状態に
とどまる。 第２、３サイクルは、前述した通常の埋込み調停サイク
ルと、情報は何ら送られないデータサイクルから成る。
確認は、マルチ応答者コマンドにとって可能な確認コー
ドの１つ、つまりACKからNO ACKによって成される。 第4E図は識別トランザクションを示している。このトラ
ンザクションは、割込みトランザクションに応答して生
ずる。コマンド／アドレスサイクルの間、カレントマス
ターが、識別コマンドコードを情報ラインＩ〔3:0〕
へ、又処理されるべき１つ以上の割込みレベルに対応し
たコードをデータラインＤ〔19:16〕へ送出する。又、B
SYも送出して、NO ARBを取消す。その次のサイクルは、
通常の埋込み調停サイクルである。 次のサイクルで、カレントマスターはこの時点でデコー
ド化された形の自らのID番号をデータラインＤ〔31:1
6〕へ再送出する。コマンド／アドレスサイクルで指定
された割込みレベルで処理を要求する各装置は、デコー
ド化マスターIDと先に送られていた割込み行き先マスク
と比較し、自らが識別コマンドと向けられるべき装置の
１つであるかどうかを決定する。そうと決定されると、
装置はその状態を、割込み調停サイクルに参加している
潜在的スレーブとして明示する。デコード化マスター及
び割込み調停両サイクルの間、中断しているスレーブも
BSYとNO ARBを送出する。又割込み調停サイクルの間、
割込みベクトルを送るために調停中の装置は、各自のデ
コード化ID番号をデータラインＤ〔31:16〕のうち該当
する一方へ送出する。調停は前述の方法で生じる。つま
り、最高優先順位（最低ID番号）を持つ装置が調停に
“勝ち”、スレーブとなる。次いでこのスレーブが、割
込みベクトルをデータラインへ送出する。このベクトル
が、割込み処理ルーチンのスタートを識別する別のベク
トルを含むメモリ中に位置を指し示す。同時に、スレー
ブは情報ラインＩ〔3:0〕上へ、読取りトランザクショ
ン中にこれらライン上にデータ状態を読取データの状態
として示したのとほとんど同じ方法でベクトルの状態を
示すベクトル状態コードを送る。 前述のトランザクションにおけるのと同様、第１サイク
ルから最終見込みサイクルへのトランザクション中BSY
信号がマスターから送出される一方、埋込み調停サイク
ルから最終見込みサイクルまでの間NO ARBが送出され
る。 ACK、NO ACK、STALL及びRETRYが、識別コマンドに応答
してスレーブから送出し得る。この応答は、他の全ての
トランザクションより２サイクル後のサイクル５で生ず
る。ベクトルサイクルに続く２サイクルの間、マスター
がACK確認コードを送出し、トランザクションの好首尾
な完了を指示する。識別コマンドのスレーブからのアク
ノレジメントを受信すると、マスターは割込みベクトル
が送られた割込みレベルに対応する割込みペンディング
フリップフロップをリセットする。スレーブが割込みベ
クトルの送信に対するマスターのアクノレジメントを受
取らないと、スレーブは割込みトランザクションを再送
信する。 コマンド／アドレス又はデコード化マスターIDサイクル
でパリティエラーを検知すると、その装置は割込み調停
サイクルに加わらない。 割込み調停サイクル中に調停に入ったが調停で負けた装
置は、割込みコマンドを再び発する必要がある。これに
よって、先に成された割込みのロスを防ぐ。 プロセッサ間割込みトランザクション １プロセッサが１以上のプロセッサヘの割込みを求めて
いると、単純化した形の割込みがマルチプロセッサ用に
与えられる。第4F図に示すプロセッサ間割込みトランザ
クションは、コマンド／アドレスサイクル、埋込み調停
サイクル、及び情報が何ら送られないデータサイクルか
ら成る。 本相互接続手段を示すための特定の実施例において、こ
のトランザクションは次の３レジスタを使用する：つま
りプロセッサ間割込みマスク、宛先及び発信地の各レジ
スタ212、214、216である。マスクレジスタは、プロセ
ッサ間割込みコマンドがそこから受取られるプロセッサ
を識別するフィールドを含む。宛先レジスタは、プロセ
ッサ間割込みコマンドがそこへ指し向けられるべきプロ
セッサを識別するフィールドを含む。発信地レジスタ
は、プロセッサによって受信されるプロセッサ間割込み
トランザクショの発信地を識別するフィールドを含む。 コマンド／アドレスサイクルの間、割込みプロセッサが
プロセッサ間割込みコマンドコードを情報ラインＩ〔3:
0〕に送出する。同時に、そのデコード化マスターIDを
データラインＤ〔31:16〕へ、宛先コードをデータライ
ンＤ〔15:0〕へ（プロセッサ間割込み宛先レジスタ等か
ら）それぞれ送出する。次の埋込み調停サイクル中、割
込みプロセッサがそのIDを情報ラインＩ〔3:0〕へ送出
し、調停が通常通り進行する。 第３サイクルの間、コマンド／アドレスサイクルで送出
された宛先コードでアドレスされた装置が、デコード化
マスターIDをマスクレジスター内のマスクと比較し、マ
スターが応答してよい装置であるかどうかを決定する。
そうなら、割込み装置の識別を維持するため、デコード
化マスターIDはプロセッサ間割込み発信地レジスター内
に格納されるのが好ましい。これは後にプロセッサが、
割込みトランザクションで成された割込みベクトルを捜
す際のオーバヘッドを節約する。許容されるスレーブの
確認信号は、他のマルチ応答者コマンドと同じくACKとN
O ACKである。 ストップトランザクション ストップトランザクションを第4G図に示す。これは、所
定装置がスレーブとして応答し続けるのを許容しなが
ら、それら装置によるトランザクションのそれ以上の発
生を停止することによって、故障システムの診断を容易
化する。ストップトランザクションで選ばれた装置は、
すべてのペンディングマスター状態を中断し、NO ARBを
取消さねばならない。エラー診断を容易化するため、か
かる装置はストップトランザクションの時点で存在する
エラー状態に関連した一定の最小情報を少くとも維持す
るのが好ましい。例えば、交信路エラーレジスタ204
（第7D図）に含まれた情報は、その後の解析用に維持さ
れるのが望ましい。 コマンド／アドレスサイクルの間、ストップトランザク
ションを行うカレントマスターが該当コマンドを情報ラ
インＩ〔3:0〕で、宛先マスクをデータラインＤ〔31:
0〕へ送出する。マスクは、セットされると停止される
べき装置を識別する多数のビットから成る。コマンド／
アドレスサイクルの後に、通常の埋込み調停サイクル
と、情報が何ら送られないデータサイクルが続く。コマ
ンド／アドレスサイクル中に送られた情報は、ストップ
トランザクションで選ばれた全装置によって２サイクル
後に確認される。 ブロードカストトランザクション 第4H図に示すブロードカストトランザクションは、割込
みトランザクションのオーバヘッドコストを避けなが
ら、交信路上の各装置へ重大な出来事を広く通知する便
利な手段を与える。このトランザクションのコマンド／
アドレスサイクル中、ブロードカストトランザクション
を開始するカレントマスターが該当コードを情報ライン
Ｉ〔3:0〕へ、２ビットのデータ長コードをデータライ
ンＤ〔31:30〕へ送出する。同時に、宛先マスクをデー
タラインＤ〔15:0〕上へ置く。このマスクが同トランザ
クションで選ばれる装置を指定する。例えば、データラ
イン２、３、５、９、12、13及び14に送出された“1"ビ
ットは、ブロードカストの受信のため装置２、３、５、
９、12、13及び14を選ぶ。コマンド／アドレスサイクル
の後に通常の埋込み調停サイクルが続き、更にその後に
１つ以上のデータサイクルが続く。図示の目的としての
み、２つのデータサイクルが示してある。データ自体
は、マスターによってデータラインＤ〔31:0〕へ送出さ
れる。書込み用トランザクションの場合と同じく、スレ
ーブは２サイクル後にACK又はNO ACKを発する。 レジスター補足 第7A図は、相互接続手段の本実施例に含まれレジスタフ
ァイルを示している。このファイルは、装置型式レジス
タ200、制御／状態レジスタ202、バスエラーレジスタ20
4、エラー割込み制御レジスタ206、エラーベクトルレジ
スタ208、割込み宛先レジスタ210、プロセッサ間割込み
マスクレジスタ212、プロセッサ間割込み宛先レジスタ2
14、及びプロセッサ間割込み発信元レジスタ216を含
む。これらレジスタは、32ビットのレジスタ（200、204
等）と16ビットのレジスタ（202、206、208、210、21
2、214、216等）から成る。 装置型式レジスタ200（第7B図）において、装置型式用
コードがレジスタの下位半分（DTR〔15:0〕）に格納さ
れている。装置型式は、システムの電源投入時か又はそ
の後のシステム初期化時にこのレジスタへ格納される。
最適化、動的な再配置及びシステム構成の目的上どんな
装置がシステムに接続されているかを求めるため、この
レジスタはシステム中の別のエレメントからも間合せで
きる。修正コードフィールド（DTR〔31:16〕）が、装置
型式レジスタの上位半分に設けられている。 制御／状態レジスタ202は、装置及びそれに取付けられ
た相互接続手段内における各種条件の状態を示す多数の
ビットを含む。又同レジスタは、交信路の制御調停で使
われる情報も格納している。つまり、ビットCSR〔3:0〕
はコード化された形の装置IDを格納しており、これも電
源投入時又はその後の初期化時にレジスタへ格納され
る。 ビットCSR〔5:4〕は、装置が調停に入る調停モードを推
定する。前述のごとくこのモードは、“デュアル・ラウ
ンド・ロビン”、固定高、固定低及び調停不能の各モー
ドから成る。電源投入又はその後の初期化時に、調停モ
ードが“デュアル・ラウンド・ロビン”に設定される。
但しこのモードは、システムの動作中にこれらビットへ
書込むことによって変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハードエラー割込み
可能ビットとソフトエラー割込み可能ビットである。こ
れらはセットされると、ハードエラーサマリビットCSR
〔15〕又はソフトエラーサマリビットCSR〔14〕がそれ
ぞれセットされていれば必ず、装置が割込みトランザク
ション（以後エラー割込みトランザクションと称す）を
発生するのを可能とする。上記後者の各ビットは、ハー
ド又はソフトエラーがそれぞれ検知されるとセットされ
る。“ハード”エラーとは、システム内のデータの完全
性に影響するエラーのことで、例えば、データ伝送中に
データラインで検知されるパリティエラーがそうであ
る。一方“ソフト”エラーとは、システム内のデータの
完全性に影響しないエラーのことで、例えば、埋込み調
停サイクルの間に識別ラインＩ〔3:0〕上で検知された
パリティエラーは装置による誤った演算を生ずるが、交
信路上のデータの完全性は損わない。従って、これはソ
フトエラーである。 書込みペンディングアンロックビットCSR〔８〕は、イ
ンターロック読取りトランザクションが装置によって首
尾よく送られたが、その後の“キャシュ意図を持った書
込みマスクアンロック”コマンドがまた送られてないこ
とを示す。スタートセルフテストビットCSR〔10〕は、
それがセットされると、相互接続ロジックの動作をチェ
ックするセルフテストを開始する。セルフテスト状態ビ
ットCSR〔11〕は、STSビットがセットされてテストの支
障ない完了を示す時点まで、つまりセルフテストが支障
なく完了するまで、リセット状態にとどまっている。ブ
ローグビットCSR〔12〕は、装置がそのセルフテストで
不良を生じたときセットされる。 初期化ビット装置〔13〕は、システムの初期化の合わせ
て使われる。例えばこれは、装置が初期化を行っている
間の状態インジケータとして使われる。CSR〔23:16〕
は、相互接続手段の特定の設計を指定する。ビットCSR
〔31:24〕はここで使われない。 バスエラーレジスタ204は、システムの動作中に各種の
エラー状態を記録する。ゼロパリィエラービットBER

〔０〕、修正読取データビットBER〔１〕及びIDパリテ
ィエラービットBER〔２〕がソフトエラービットを記録
する一方、残りのビットがハードエラーを記録する。ゼ
ロパリティエラービットは、NO ARBとBSYが取消されて
いる２サイクルシーケンス中の第２サイクルの間に正し
くないパリティが検知されるとセットされる。修正読取
データビットは、読取り用トランザクションに応答して
修正読取りデータ状態コードが受信されるとセットされ
る。IDパリテイエラービットは、埋込み調停サイクルの
間にコード化マスターIDを搬送するライン〔3:0〕上で
パリティエラーが検知されるとセットされる。 不当確認エラービットBER〔16〕は、トランザクション
中における不当な確認コードの受信を示す。不在アドレ
スビットBER〔17〕は、読取り又は書込みコマンドに応
答してNO ACKを受信するとセットされる。バスタイムア
ウトビットBER〔18〕は、相互接続の制御を支配するた
めペンディングマスターが所定サイクル数以上持ち続け
るとセットされる。ここに記す実施例では、4096サイク
ルのタイムアウトが使われている。STALLタイムアウト
ビットBER〔19〕は、所定サイクル数以上応答（スレー
ブ）装置が応答ラインCNF〔2:0〕上にSTALLを送出する
とセットされる。本実施例において、遅れのタイムアウ
トは128サイクル後に生ずる。RETRYタイムアウトビット
BER〔20〕は、カレントマスターが交信中のスレーブか
ら所定数の連続するRETRY応答を受取るとセットされ
る。本実施例において、このタイムアウトは128個の連
続するRETRY応答に対してセットされる。 読取データ代用ビットBER〔21〕は、読取り用又は識別
トランザクション中に読取データ代用又は修正状態コー
ドを含むデータ状態が受信され且つこのサイクル中にパ
リティエラーが存在しないとセットされる。スレーブパ
リティエラービットBER〔22〕は、書込み用又はブロー
ドカストトランザクションのデータサイクル中にスレー
ブが交信路上でパリティエラーを検知するとセットされ
る。コマンドパリティエラービットBER〔23〕は、コマ
ンド／アドレスサイクル中にパリティエラーが検知され
るとセットされる。 識別ベクトルエラービットBER〔24〕は、マスター識別
トランザクションからのACと以外の確認コードを受信し
たスレーブによってセットされる。発信側故障中ビット
BER〔25〕は、SPE、MPE、CPE又はIPEビットの設定を生
ずるサイクル中に装置がデータ及び情報ライン（埋込み
調停中は情報ラインだけ）へ情報を送出し続けていると
セットされる。インターロックシーケンスエラービット
BER〔26〕は、対応するインターロック読取りトランザ
クションを先に送らず、マスターが書込みアンロックト
ランザクションを送った場合にセットされる。マスター
パリティエラービットBER〔27〕は、ラインCNF〔2:0〕
上にACKを有するデータサイクル中にマスターがパリテ
ィエラーを検知するとセットされる。制御送信エラービ
ットBER〔28〕は、装置がNO ARB、BSY又はCNFの各ライ
ンへ送出を試みている時、それらのライン上で取消し状
態を検知するとセットされる。最後に、マスター送信チ
ェックエラービットBER〔29〕は、マスターがデータ、
情報又はパリティの各ラインへ送出し続けているデータ
がこれらのライン上に現在あるデータと一致しない場合
にセットされる。但し、埋込み調停中におけるマスター
IDの送出はチェックされない。 次に第7E図を参照すると、エラー割込み制御レジスタ20
6の構成が詳しく示してある。バスエラーレジスタに１
ビットがセットされ且つ該当するエラー割込み可能ビッ
トが制御／状態レジスタにセットされるか、又はフォー
スビットがエラー割込み制御レジスタにセットされる
と、エラー割込みが生ずる。ビットEICR〔13:2〕はエラ
ー割込みベクトルを含む。フォースビットEICR〔20〕が
セットされると、相互接続手段がビットEICR〔19:16〕
で指定されたレベルでエラー割込みトランザクションを
生ずる。送りビットEICR〔21〕は、エラー割込みが送ら
れた後セットされる。これがセットされると、このレジ
スタによるそれ以上の割込み発生が防がれる。このビッ
トは、エラー割込みに関する割込み調停が終るとリセッ
トされる。割込み完了ビットEICR〔23〕は、エラー割込
みベクトルが首尾よく送られるとセットされる。 割込み中止ビットEICR〔24〕は、エラー割込みトランザ
クションが首尾よくいかないとセットされる。 第7F図を参照すると、割込み宛先レジスタ210は、前述
のごとく発せられた割込みコマンドによってどの装置が
選ばれるべきかを指定する割込み宛先フィールドIDR〔1
5:0〕を含む。 プロセッサ間割込みマスクレジスタ212を第7G図に示
す。このレジスタは、プロセッサ間割込みがそこから受
取られる装置を指定するマスクフィールドI IMR〔31:1
6〕を含む。同じく、プロセッサ間割込み宛先レジスタ2
14は、プロセッサ間割込みコマンドが指し向けられるべ
き装置を指定する宛先フィールドI IDR〔15:0〕を含
む。最後にプロセッサ間割込み発信元レジスタ216は、
発信装置のIDがそのプロセッサ間割込みマスクレジスタ
中のビットと一致するとして、プロセッサ間割込みコマ
ンドを送る装置のデコード化IDを格納する発信元識別フ
ィールドI ISR〔31:16〕を含む。 2.割込み動作の説明 割込みプロセスに、特に、割込み及び識別トランザクシ
ョンの相互作用について第8A図を参照して詳細に説明す
る。第8A図には、１つ以上の他の装置304、306に割り込
もうとする多数の装置300、302が示されている。説明
上、割込みを行なおうとする装置が２つと、割込み要求
が送られる装置が２つだけ示してある。然し乍ら、通信
路には多数の装置が接続されているから、割込み要求を
出す装置と、割込み要求が送られる装置は多数あること
を理解されたい。更に、１つの装置は割込みトランザク
ションを一度に如何なる数の装置にも送れるが、これに
対して、１つの装置は、如何なる所与の時間にも、同じ
レベル又は異なったレベルの多数の他の装置から送られ
た割込みをペンディングできる。 従って、第8A図において、前記したように制御権の裁定
によって通信路の制御権を得た装置300は、通信路82を
経て割込みトランザクションを通信しているものとして
示されている。このトランザクションは、通信路に接続
された全ての装置によって受け取られるが、行き先きマ
スクの特定ビットパターンで識別された装置に特に送ら
れ、この行き先きパターンは、割込みトランザクション
中に割込み要求を出す装置によって送られる。説明上、
装置300の行き先きマスクによる目標として２つの装
置、即ち、装置304、306が示されている。同様に、装置
302は、制御権裁定後に通信路78の制御権を得ると、割
込みトランザクションを実行し、このトランザクション
は、通信路を経て全ての装置に通信されるが、その行き
先きマスクのビットパターンにより識別された特定の装
置が特にその目標となる。ここに示す例では、目標装置
が306で示されている。更に、両装置300、302は、それ
らの割込みトランザクション中に、これらが割込みを行
なおうとするところのレベル（割込み要求レベル）に関
する情報を送信する。この例では、各装置（300、302）
のレベルが同じであると仮定する。 さて、目標装置に注目すれば、装置304及び306は、割込
み要求を受け取ると、これら要求のレベルを、割込みペ
ンディングレジスタ即ちフィリップ−フロップ308及び3
10に各々送る。ここに述べる特定の実施例では、これら
レジスタは、各割込みレベルごとに１つのビットを含ん
でいる。このビットは、割込み要求を受けると、適当な
レベルにセットされ、関連装置によって割込みが処理さ
れた時、又はこの装置による処理は試みられたがこの処
理がもはや必要としないことが決定された時（例えば、
この装置が割込み要求の処理を行なえるようになる前
に、要求された割込みが別の装置によって処理された
時）には、このビットがリセットされる。 各々の目標装置は、割込みを受け取ると、受け取った行
き先きマスクをそれ自身のIDと比較する（比較記
号（：）で示す）。行き先きマスクのビットがそれ自身
のIDと比較された場合、確認ACK応答が送られ、指示さ
れたレベルにある１つ以上の割込みペンディングフリッ
プ−フロップがセットされる。後で、装置が割込みを処
理するレベル割込みペンディングレベルフリップ−フロ
ップにセットされたレベルの１つと一致する場合には、
既に目標となっている装置は、識別トランザクションを
実行して通信路78の制御権を裁定することにより割込み
に応答する。 装置306が、通信路の制御権を得る２つの装置（304、30
6）の最初の装置であると仮定すると、この装置は、識
別トランザクションを実行する。これは通信路の全ての
装置に通信される。この識別トランザクションの１部と
して、装置（306）は、それ自身のID及びその識別優先
順位受入レベルを送信する。通信路にある装置は、受け
取った割込み受入レベルを、アクティブにされているが
まだ処理されていない割り込み要求レベルと比較する。
更に、既に送られた割込み行き先きマスクを、受け取っ
たマスターIDと比較する。これらの両方に対して一致が
みつかると、割込み要求を出している装置は、割込みル
ーチンの記憶位置を識別する割込みベクトルを送信する
用意をする。第8A図において、両装置300及び302は、早
い時期に装置306へ割込み要求を出したものとして示さ
れている。従って、これら装置の両方は、識別トランザ
クションのサイクル中に（即ち、割込みベクトル送信裁
定サイクル中に）、その割込みベクトルを送信する権利
について裁定することにより、装置306で開始された識
別トランザクションに応答する。最も優先順位の高い装
置（ここでは、装置300であるとする）が裁定に勝ち、
従って、次のデータサイクル中に割込みベクトルを送信
することができる。裁定に敗けた装置（ここでは、装置
302とする）は、再び割込みコマンドを発する。 装置306は、ベクトル送信裁定に勝った装置からベクト
ル及び状態情報を受けた際に、２つのACK確認応答を発
することにより、識別トランザクションを完了する。後
で、装置304は、更に別の識別コマンドを発するために
通信路の制御権について裁定を行なう。装置300は装置3
06によって既にサービスを受けているから、NO ACK信
号が、識別トランザクションに対するコマンド確認とな
る。装置304は、NO ACK信号により、装置300がそれ以
上の注目を必要としていないことを仮定でき、従って、
処理を続行する。 プロセッサ間割込みトランザクションは、識別トランザ
クションが用いられないという点で、第8A図に示したも
のとは異なる。割込み要求を出しているプロセッサは、
プロセッサ間割込みトランザクション自体の１部として
そのIDを送信し、このIDは、割込み要求を出している装
置の割込みベクトルに対するポインタとして働き、これ
は各プロセッサ（ここから割込みがその装置に向けられ
る）に対する受信装置に記憶される。更に、目標装置
は、全てのIP（プロセッサ間）割込みに対する単一の割
込み優先順位レベルを仮定し、これも記憶される。プロ
セッサ以外のものとプロセッサとの間の割込みと同様
に、プロセッサは、通信路に接続された他のプロセッサ
にプロセッサ間割込みトランザクションを送り、通信路
の他のプロセッサによりプロセッサ間割込み要求を受け
る。 従って、第8B図を説明すれば、プロセッサ320及び322
は、プロセッサ間割込み要求を行なったものとして示さ
れており、この場合、各プロセッサがそれらのID及び行
き先きマスクを通信路78を経て送信する。通信路に接続
された全ての装置はIP割込み要求を受ける。これらの装
置は、プロセッサ320によるIP割込み要求の目標であり
このプロセッサの行き先きマスクによって決定されたプ
ロセッサ324と、プロセッサ320及び322からの割込み要
求の目標であり各プロセッサ320、324の行き先きマスク
によって決定されたプロセッサ326とを含む。各プロセ
ッサは、割込みに関する或る種の情報を記憶するために
多数の記憶位置（レジスタ）を含んでいる。説明上、こ
れらレジスタは、プロセッサ326についてのみ詳細に示
されており、プロセッサ間割込みマススレジスタ212、
プロセッサ間行き先きレジスタ214及びプロセッサ間割
込みソースレジスタ216（第7A図参照）を含む。又、各
プロセッサの内部にはレジスタセット340も含まれてお
り、これは，レベル情報と、通信路に対する各プロセッ
サの割込みベクトルに関する情報を記憶する。 プロセッサ320又は322のようなプロセッサがプロセッサ
間割込みトランザクションを開始すると、通信路に接続
されている他の各々のプロセッサは、それ自身のIDビッ
トを、割込み要求を出しているプロセッサにより送信さ
れた行き先きマスクと比較する。プロセッサは、一致を
みつけると、それが割込み要求の目標であるかどうかを
判断する。このプロセスの１部分として、プロセッサ
は、処理を待っているどの割込みから最初に処理すべき
かを決定する。これは、当業者に良く知られた多数の色
々の仕方のいずれかで行なわれ、これは、本発明の部分
を構成するものではない。従って、この処理プロセスに
ついては詳細に説明しない。更に、目標となるプロセッ
サは、そのプロセッサ間割込みマスクレジスタ212の内
容を、受信したIDと比較する。一致がみつかると目標と
するプロセッサは、割込み要求を出しているプロセッサ
が、割込みを許可されたプロセッサであるかどうかの判
断がなされる。両方の一致が生じた場合には、プロセッ
サは、割込み要求を出しているプロセッサのIDをプロセ
ッサ間割込みソースレジスタ216に記憶し、スレーブと
してACK確認信号を送信することによって応答する。こ
れは、後で、IP割込み要求で処理される。この処理が最
終的に行なわれると、応答する装置、例えば、装置326
は、内部レジスタセット340を用いて、割込み要求を出
している装置が処理を受けるレベルを決定すると共に、
その装置に対する割込みベクトルを検索する。それ故、
装置320及び322は、その情報の送信にそれ以上係わらな
い。 以上に述べた割込み機構は、多数の顕著な効果を発揮す
る。まず、装置は、多数の他の装置から割込み処理を求
めることができ、利用できる最初の装置からの処理を受
け入れることができる。更に、同時に１以上のレベルで
割込み要求を行なうことができる。これらの能力によ
り、作動効率及び融通性が相当に改善される。更に、本
発明は、多くのシステムの特徴である中央の割込み裁定
装置の使用を排除すると共に、更に別のディジーチェー
ン式許可及び要求ラインの使用も排除する。これらのラ
インは、割込み処理を行なうために公知技術で一般式に
使用されているものであり、除去された装置を交換する
ために“継続カード”を必要とする。かくて、割込み機
能が経済的に実施され、通信路専用の１つの割込み回路
に割込み動作を含ませることが益々可能なる。更に、割
込みプロセスにおいて位置の依存性が排除され、従っ
て、システムを構成したり流動的に再構成したりする際
の融通性が与えられる。 これらの効果に加えて、プロセッサ間割込み機能は、更
に、多数の独特な効果をもたらす。従って、この機構を
用いて、システム規模の重要な事象を通信路の他のプロ
セッサに効率的に通信することができ、然も、割込みに
通常関連する著しいオーバーヘッドはない。更に、優先
順位は低いが頻繁に生じる割込みを通信するように使用
できる。それ故、プロセッサの時間が節約される。これ
に加えて、プロセッサ以外のものとプロセッサとの割込
みとは異なり、IP割込みでは、多数のブロセッサに対す
る広範な要求をもって、１つの割込みプロセッサを処理
することができる。 結論 以上の説明から、マルチプロセッサシステムのための特
に有用な割込み機構が提供されたことが明らかであろ
う。この割込み機構は、メッセージ向きの形態であり、
１つ以上の複数の割込みレベルで、１つ以上の複数の割
込み処理装置に向けられた割込みを処理することができ
る。割込みは、その実施に対し、装置間の通信の他の観
点を制御するために設けられるもの以外に、特殊なライ
ンを必要としない。割込み動作は、位置には拘りないも
のであり、従って、ここで述べる割込み機構を用いたデ
ジタルコンピュータシステムは、その割込み機構を何等
妨げることなく容易に再構成することができる。

【図面の簡単な説明】

第1A〜1C図はここに記す相互接続手段で実施される各種
プロセッサ及び装置構成のブロック／ラインダイアグラ
ム； 第２図は相互接続手段の信号構成を示す； 第3A〜3C図は相互接続手段の特定実施例で使われる各種
のタイミング信号、ローカルタイミング信号が発生され
る方法、及び相互接続手段に接続された装置間での“ト
ランザクション”決定におけるそれら信号の使われ方を
示す； 第3D図は調停機能のシーケンスを示す； 第3E図はBSYとNO ARBのシーケンスを示す； 第4A〜4H図は相互接続手段で使われる各トランザクショ
ンの構造を示すテーブル； 第5A図は相互接続手段のコマンドコードを要約して示す
テーブル、第5B図は相互接続手段のデータ状況コードを
要約して示すテーブル； 第5C図は相互接続手段のデータ長コードの要約図； 第６図は応答コード要約のテーブル； 第7A〜7I図は相互接続手段で使われる基本レジスタセッ
トのダイアグラムで、各レジスタ内における各種ビット
の特定使用例を示す図；及び 第8A図及び第8B図は、本発明の割り込み機構の動作を示
すブロック図及びライン図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチーブン アール ジエンキンス アメリカ合衆国 マサチユーセツツ州 01720 アクトン モヘガン ロード 21 (56)参考文献 特開 昭57−41727（ＪＰ，Ａ) 特開 昭56−54552（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】バスによって接続された１つ以上の選択さ
   れた処理を行う装置へ割り込み要求を向ける割り込みを
   行う装置であり、このバスは複数のコマンドを転送する
   ための複数の情報ライン及びデータを転送するための複
   数のデータラインを有し、前記割り込みを行う装置が、 割込みトランザクションのコマンド／アドレスサイクル
   中に、割り込み要求が向けられる選択された処理を行う
   装置に対応し、且つ割り込み装置内の割り込み行き先レ
   ジスタ内に記憶される行き先マスクに対応する選択され
   た数のデータラインに信号を発する手段、 割込みトランザクションのコマンド／アドレスサイクル
   中に、割り込み要求の優先レベルに対応し、且つ割り込
   みを行う装置内の割り込み制御レジスタ手段内に記憶さ
   れる割込みレベルに対応するデータラインに信号を発す
   る手段、 割込みトランザクションの完了後の識別トランザクショ
   ンのコマンド／アドレスサイクル中に、処理を行う装置
   によって、どのデータラインに割り込みレベルに対応し
   て信号が発せられたかをモニターし、信号が発生された
   データラインが割り込み制御レジスタ手段に記憶された
   割込みレベルに対応するか否かを決める手段、 識別トランザクションの第１のデータサイクル中に、処
   理を行う装置によって、どのデータラインにその処理を
   行う装置に対応して信号が発せられたかをモニターし、
   信号が発生られたラインが、割り込み行き先レジスタ手
   段内に記憶された行き先マスクによって選択される処理
   を行う装置に対応するか否かを決める手段、及び 識別トランザクションの次のデータサイクル中に、特別
   の割り込みルーチンに対応し、且つ割り込み装置内のベ
   クトルレジスタ手段に記憶される割込みベクトルに対応
   するデータラインに、それが選択されたことを示す信号
   を発する手段からなることを特徴とする割り込みを行う
   装置。