JPH0719247B2 - 情報処理装置における命令発信制御方式 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 複数のスカラユニットから送られてくるベクトル命令を
処理するベクトルユニットを備えた情報処理装置におけ
る各スカラユニットに対応するベクトル命令の発信制御
方式に関し、 複数のスカラユニットの系から送られた命令が共通の命
令発信キューバッファに混在しても、SU0系の命令同士
またはSU1系の命令同士では入力した順番通りに出力す
るが、異なる系の命令相互の間では発信可能な方を先に
出力できるようにした情報処理装置における命令発信制
御方式を提供することを目的とし、 スカラ命令を処理する複数のスカラユニットとこれらの
スカラユニットから送られるベクトル命令を処理するベ
クトルユニットから構成され、ベクトルユニット内のベ
クトル制御部に各スカラユニットの命令毎の命令発信ス
テージの前段において各スカラユニットの命令間で共有
してセットされる命令発信キューバッファを備えた情報
処理装置において、各スカラユニット毎に命令発信キュ
ーの読み出しポインタキューと、読み出しポインタキュ
ー制御部とを設け、該読み出しポインタキュー制御部
は、命令発信キューバッファに命令をセットする時に、
その命令発信キューバッファのポインタを読み出しポイ
ンタキューにセットし、命令発信キューから出力される
時に該読出しポインタキューをシフトさせ、各スカラユ
ニット毎の読み出しポインタキューの先頭が命令発信キ
ューの各スカラユニット毎の命令の読み出し位置を示す
よう制御するよう構成する。

［産業上の利用分野］ 本発明は複数のスカラユニットから送られてくるベクト
ル命令を処理するベクトルユニットを備えた情報処理装
置における各スカラユニットに対応するベクトル命令の
発信制御方式に関する。

スカラ命令を処理するスラカユニットとベクトル命令を
処理するベクトルユニットを備える科学技術計算機にお
いて、実行するプログラムにより異なるが、一般にベク
トルユニットの処理装置が高速であるため、ベクトル化
率が低い計算の場合はベクトルユニットの稼働率が低下
し、資源の有効利用が図れないという問題が生じてい
た。

これを解決するため１つのベクトルユニットに対し複数
のスカラユニットを接続し、複数のスカラユニットから
ベクトルユニットに送られるベクトル命令を増加させる
ことによりベクトルユニットの稼働率を向上させるとい
う新しいマルチプロセッサシステムが考え出された。

そのマルチプロセッサシステムでは、複数のスカラユニ
ットに対し、ベクトルユニットの使用権を排他的に切換
えながら処理を進めている。ところが、このような切換
制御によってはベクトルユニット使用権の切換え時に命
令発信の立ち上がりに時間がかかるという欠点があっ
た。

そこで、ベクトルユニット使用権の切換えを命令単位で
交互に行うことによって、命令実行パイプラインの有効
利用をはかる方法が本出願人により提案されている。

しかし、その方法においてもベクトルユニット内に命令
が投入されてから、命令発信を行うまでの複数のステー
ジ（命令デコードステージや命令発信ステージ等）の装
置が、複数のスカラユニットの系統の命令に対して共有
されているので、系統間での命令の発信制御に融通性を
持たせることが望まれている。

［従来の技術］ ベクトルプロセッサ（VP）は、ベクトル命令を処理する
ベクトルユニット（VU）とその他の命令（スカラ命令）
を処理するスカラユニット（SU）とを備える。

従来のSUを２台とVUを１台持つマルチシステムのVPの構
成を第６図に示す。

図において、60は主記憶装置（MSUで表す）、61は記憶
制御装置（MCUで表す）、62はスカラユニット０（SU0で
表す）、63はスカラユニット１（SU1で表す）、64はベ
クトルユニット（VUで表す）、65はベクトル実行ユニッ
ト（VEUで表す）、66はベクトル制御ユニット（VCUで表
す）、650はロードパイプライン、651はストアパイプラ
イン、652はベクトルレジスタ（VRで表す）、653は加算
パイプライン、654は乗算パイプライン、655は除算パイ
プライン、660は制御信号を表す。

VCU66はベクトル命令を制御するユニットで、複数のス
カラユニットSU0,SU1から送られてくるベクトル命令を
受けとると、命令単位で切換え制御されて信号線660を
通ってVEU65に送られる。

VEU65はベクトル命令を実行するユニットであり、メモ
リとの間でデータ転送を行うロードパイプライン650、
ストアパイプライン651およびベクトルデータを保持す
るVR652を持つ。

また、VR652からベクトルデータを読み出して演算を行
い、結果をVR652に書き込む命令を実行するために、加
算パイプライン653、乗算パイプライン654、除算パイプ
ライン655を持つ。

VPにおいては、MSUからの命令のフエッチはSUで行い、
各SU0、SU1はスカラ命令をフエッチした時はSU内で実行
し、ベクトル命令をフエッチした時はVUへ渡す。

次に第６図に示す構成におけるVCUについて提案されて
いる回路構成を第７図に示す。

第７図において、ベクトル命令はSU0、SU1から各々のバ
スを介してそれぞれの命令フエッチステージレジスタ
（VFSR0、VFSR1で表す）に入力される。

この後SU0側の動作について述べると、VFSR0に命令がフ
エッチされた時、ベクトルフエッチバッファレジスタ
（VFBROで表す）が空でありかつ、命令切換制御部721に
よりセレクタ744がSU0側を選択していると、命令はVFSR
0730からベクトルプリデコードステージレジスタ（VPSR
で表す）750に送られる。

VFBR0,740に先行命令がはいっているか、またはセレク
タ744がSU1側をセレクトしている場合はVFSR0,730からV
FBR0,740に移動してバッファリングされる。

先入れ先出し（FIFO）形のバッファであるVFBR0に入っ
ている命令はセレクタ744がSU0をセレクトしたときに先
頭のものがVPSR750に移動する。以上のSU0側の動作はSU
1からの命令に関してSU1側で同様に行われる。

命令切換制御部721は、SU0から送られたベクトル命令
（以後０系のベクトル命令という）とSU1から送られた
ベクトル命令（以後１系のベクトル命令という）のどち
らを実行の前段階のキュー（待ち行列）へ移すかを選択
する制御を行う（通常は交互に切換えるが、状況に応じ
た制御も可能）。

命令切換制御部721によりセレクトされた各系のベクト
ル命令はVPSR750において、デコードされるとともに例
外チェックが行われる。

デコードの結果ベクトル命令がメモリに対するストア，
ロードといったアクセス系の命令ならば、アクセスキュ
ーステージ，フォーSU0（AQS0で表す）771かアクセスキ
ューステージ・フォーSU1（AQS1で表す）772に移る。た
だし、命令が０系の場合AQSO,771が空きであってかつ、
アクセスキューバッファ（AQBで表す）761が空きの時AQ
S0,771に移ることができる。１系の命令の場合もAQS1が
空きであってかつ、アクセスキューバッファAQB761が空
きの時AQS1,772へ移ることができる。

ここでAQS0,771とAQS1,772はそれぞれSU0、SU1専用のレ
ジスタであり、０系のアクセス系命令と１系のアクセス
系命令専用の命令発信レジスタであり、命令管理制御部
781の制御により発信（ロード、ストア等のアクセス処
理のパイプラインに投入すること）が行われる。

VPSR750から命令発信キューであるAQB761へ移る条件
は、その命令が属する系（SU0またはSU1）のAQSが空き
でないか、AQB761に同系の先行命令が存在することであ
り、この条件に合う場合は０系と１系のいずれのアクセ
ス系のベクトル命令もAQB761に先入れ先出し（FIFO）形
式（例えばシフトレジスタ）で格納される。

また、加算、乗算、除算等の演算系の命令の場合は、VP
SR750から送られた命令はアクセス系と同様の回路であ
るエグゼクションキューステージ・フォーSU0（EQS0で
表す）773か、エグゼクションキューステージ・フォーS
U1（EQS1で表す）774か、イグゼクションキューバッフ
ァ（EQBで表す）762に入力する。

AQS0、AQS1、EQS0、EQS1の各ステージの命令はアクセス
系は命令管理制御部781で、演算系は命令管理制御部782
で各々発信タイミングが制御されて条件がそろうと信号
線79（第６図の信号線660に対応）を通ってVEU（第６
図）に送られる。

［発明が解決しようとする問題点］ 上記の第７図の従来例の構成において、VUの使用権を得
てVCU内に命令が投入されてから命令発信を行うまでの
命令プリデコードステージ（VPSR）や、命令発信ステー
ジ（AQB、EQB）はSU0系とSU1系とで回路が共有されてい
る。これは、各系毎に回路を設けると回路数が増大し、
装置が大きくなる等を考慮して共通化したものである。

ところが、命令発信時に一方の系の命令が何らかの理由
で発信できない時がある。そのような場合は例えば演算
器が空いているにもかかわらず後続する他のSU系の命令
が発信がさまたげられるという問題があった。

具体的には演算系の場合、SU0系とSU1系の両方の演算命
令が交互にFIFO形のバッファであるEQB762に格納されて
いる時、第７図に拡大して示すように、０系と１系の命
令がｎ＋１、ｍ＋１、ｎ＋２、ｍ＋２の順に入っている
とする。

この時EQS0とEQS1には夫々命令ｍ、ｎが格納されて命令
管理制御部782により０系の命令ｍを発信させようとす
るが準備が整ってない（演算データがベクトルレジスタ
にロードされてない等）場合には演算が実行できない。

この時他方の１系の命令ｎの発信が行われるが、そのEQ
S1が空きになってもこの状態ではEQB762には先頭（FIFO
のOUT側）にSU0系の命令ｎ＋１が入っているので、その
後に続くSU1系の次の命令ｍ＋１を発信ステージに移す
ことができず、SU0系の命令を追い越してSU1系の命令を
実行することができない点が問題である。

本発明は複数のスカラユニットの系から送られた命令が
共通の令名発信キューバッファに混在しても、SU0系の
命令同士またはSU1系の命令同士では入力した順番通り
に出力するが、異なる系の命令相互の間では発信可能な
方を先に出力できるようにした情報処理装置における命
令発信制御方式を提供することを目的とする。

［問題点を解決するための手段］ 本発明の原理的機構を第１図に示す。

第１図にはVCUの構成において、本発明による命令発信
キューに関係する基本的構成が示され、図には命令発信
キューの内、演算系のEQBに関係する構成だけを示し、
他のアクセス系のAQBに関係する構成も同様のものであ
り、図示省略した。なお、VCU内の命令発信キューに関
係する部分以外の構成は第７図の従来例と同様である。
第１図において、10はVPSR、11はEQB（演算系の命令発
信キューバッファ）、12はEQB制御部、13は書き込み制
御部、14は読み出し制御部、141はSU0系のEQB読み出し
ポインタキュー制御部、142はSU0系のEQB読み出しポイ
ンタキュー、143はSU1系のEQB読み出しポインタキュー
制御部、144はSU1系のEQB読み出しポインタキュー、145
はセレクタ、15、16は０系と１系のEQS0、EQS1を表す。

本発明は命令発信キューバッファの前段（VPSR）から送
られてきた０、１の両系の命令を、ランダムアクセス形
の命令発信キューバッファ（11）に混在して格納する際
に命令発信キューバッファ読み出しポインタキューを各
系画に格納し、その読み出しポインタキューは先入れ先
出し形でシフトさせることにより何れの読み出しポイン
タキューも先頭位置から次に発信可能な命令発信キュー
のポインタが出力されるようにし、各系内では順番通り
に命令を出力し、系間と系の間ではいずれでも任意に先
頭の発信可能な命令発信キューバッファを取り出すこと
ができるようにした。

［作用］ 第１図の動作を説明すると、VPSR10においてデコードと
例外チェックが行われた後、デコード結果に応じて演算
系のベクトル命令は演算系の命令発信キューであるEQB1
1に書き込まれる（直接命令発信ステージEQS0,15または
EQS1,16に移る条件を満たす場合を除く）。

その書き込みの際、EQB制御部12の書き込み制御部13に
よりBQB11の書き込み位置が指示される。この書き込み
と同時に読み出し制御部14において、その命令が０系か
１系かに応じて、その命令のEQB11の書き込み位置を表
すポインタをEQB読み出しポインタキュー142（または14
4）に格納する。この場合、EQB読み出しポインタキュー
制御部141（143）は新たにEQBに書き込まれたキュー
が、自分の系の命令である時は、EQB内に格納された自
分の系の命令の何番目であるかをカウントして、シフト
レジスタ形のEQB読み出しポインタキュー142（144）の
対応するレジスタ位置に入力して保持させる。

これらの各EQB読み出しポインタキュー142、144は各々
自分の系の命令がEQS0,15またはEQS1,16から発信する
（実行のためのパイプラインに投入される）と、図示し
ない命令管理制御部からの指令によりセレクタ145で２
つのEQB読み出しポインタキュー142、144の一方の先頭
位置の内容（EQB11内に格納された各系の先頭の命令の
格納位置を表すポインタ）を出力して、そのポインタを
アドレスとしてEQB11から命令を取り出す。

命令をEQB11から取り出して、次段のEQS0またはEQS1に
セットすると、EQB読み出しポインタキュー制御部141、
143は、EQB読み出しポインタキュー142、144の内の取り
出しが行われた系に対応する方が、全体に１つシフトし
て、次に古いキューのポインタを先頭位置に持ってく
る。

これにより、例えば、第１図のEQB11にSU0系のベクトル
命令（演算系）が、の順に入力し、SU1系のベクト
ル命令が、の順に入力して、EQB11の各番地１〜３
に交互に格納されている時に０系の命令がAQS0から発信
しない時には、１系の次の命令SU1のがSU0のを飛び
越して次のタイミング（AQS1が発信スタート後のタイミ
ング）でAQS1に移ることができる。

［実施例］ 本発明の実施例の構成を第２図に示す。この図におい
て、19はVPSR（ベクトルプリデコードステージレジス
タ）、20はアクセス系の命令発信キューバッファAQB、2
1はAQB制御部、22は演算系の命令発信キューバッファEQ
B、23はEQB制御部、24、25はアクセス系で０系と１系の
AQS0、AQS1、26、27は演算系で０系と１系のEQS0、EQS
1、28、29はアクセス系と演算系の各命令管理制御を表
す。

第２図の実施例の構成はAQB20とEQB22とこれに関連する
構成以外について従来例の第７図の構成と同様であり、
SU0、SU1から送られたベクトル命令がVFSR0、VFSR1に受
け取られ、以下従来例の説明と同様にしてVPSR19に達す
る。VPSR19においてプリデコードと例外チェックが行わ
れてデコード結果に応じてアクセス系と演算系の命令が
分離して命令発信キューバッファAQB20とEQB22に入力し
て書き込まれる（但し、次段の対応する０系または１系
のAQSやEQSが空きでバッファAQB、EQBが空きの時は直接
次段に移る）。

AQB20とEQB22を制御するAQB制御部21とEQB制御部23は各
々に０系と１系のAQB読み出しポインタキューとEQB読み
出しポインタキューを備え、それぞれの先頭が常にAQB2
0とEQB22内の０系と１系の次に読み出す命令発信キュー
のポインタを出力する。

第３図に演算系の命令発信キューバッファEQB22を制御
するEQB制御部23内の読み出し制御部の構成を示す（第
１図のEQB制御部12内の読み出し制御部14参照）。実際
には読み出し制御部にはSU0系とSU1系の２系統設けられ
るが、第３図にはその一方の系（説明上０系とする）の
構成を示す。

図において、30はEQBリードポインタキュー（RPQ）入力
ポインタ発生器（以下入力ポインタ発生器という）、31
はEQBリードポインタキュー（RPQ）書き込みイネーブル
発生器（以下書き込みイネーブル発生器という）、32は
EQB書き込みポインタ入力を符号化するエンコーダ、33
〜36は各々EQBリードポインタを保持するレジスタで、
各レジスタ段は次段にシフトするシフトレジスタ形式で
接続され、37はリードポインタのデコーダを表す。

第３図の構成の動作を説明すると、VPSR19（第２図参
照）からEQB22（第２図）に０系の演算命令がセットさ
れると、EQB22の格納位置を表すポインタがエンコーダ3
2の入力に与えられエンコードされる。

一方、入力ポインタ発生器30では当該リードポインタキ
ュー（33〜36）の先頭（36）から何個の０系のリードポ
インタが格納されているかカウントしており、エンコー
ダ32の出力であるEQBポインタを格納すべきポインタ
（リードポインタキューにおけるポインタ）をそのカウ
ント情報を用いた論理動作によりIN0〜IN3のいずれかを
駆動することにより指定して対応するキュー（33〜36の
１つ）にセットする。

すなわち、このリードポインタキューには０系の演算命
令がEQBに格納された順番に、それぞれの格納位置が順
次連続してセットされる。

次にリードポインタキューにセットされた各リードポイ
ンタは先頭のキュー36から次段のEQS0,26に移る時（現
在のEQS0の命令がスタートして次のタイミングでEQB22
から先頭の命令をセットする時）、第３図のリードポイ
ンタキューの先頭キュー36の内容をデコーダ37でデコー
ドしてEQBの読み出しポインタ出力を発生させる。この
ポインタを用いてEQB22から読み出しを行うと、対応す
る命令が読み出されてEQS0にセットされる。

このリードポインタキューの読み出しが行われると、同
時に後続のリードポインタキューをシフトするための操
作が書き込みイネーブル信号発生器31からの信号WE0〜W
E3の発生制御により行われる。また、この書き込みイネ
ーブル信号発生器31は、EQB22に新たに０系の演算命令
が格納される時にも対応するキューの入力ゲートに信号
（WE0〜WE3の１つ）を供給することによりEQBポインタ
の書き込みを制御する。

次に第３図の構成における入力ポインタ発生器30と書き
込みイネーブル信号発生器31の各々の制御信号発生の論
理構成を第４図に示す。

初めに入力ポインタ発生器（但し、EQBのSU0系）の信号
発生の論理構成について原理を説明する。

IN0信号はキュー36（第３図参照）へEQB入力ポインタを
セットするためのポインタ信号であり、その発生条件
は、 、SU0の命令（０系の当然演算系命令）が入り、かつ
現在EQB22に０系の演算系命令が１つもセットされてな
い（NUMはこのリードポインタキューにセットされたポ
インタキューの個数（ナンバー）を表し、NUM0は０個を
表す）時。

リードポインタキューが１個格納されている時にEQB2
2の先頭の０系が演算命令が次段のEQS0へ命令発信のた
めに移った場合。

このとの何れかの論理が成立するとポインタ信号IN
0が発生する。以下IN1〜IN3についても図に示すような
論理構成により信号が発生する。なお、記号の上部の線
は否定を表す。

書き込みイネーブル信号発生器の信号発生の論理構成も
第４図に示すとおりである。その中で、各信号WE0〜WE3
の式の最初の項はEQBから命令が発信のためにEQS0へ移
った時に全体をシフトさせる時に発生し、次の項は新た
に命令がEQBに格納される時に発生するものである。

式中のSU1.INSTの否定は、スカラユニット１の命令（イ
ンストラクション）ではない、ことを表す。

以上に述べたEQBとリードポインタキュー（RPQで表す）
の関係を説明する図を第５図に示す。

第５図においてEQB50にはポインタ（または識別番号）
０〜３の４個の格納位置があり、各々には図に示すよう
に０系のｎ番とｎ＋１番の命令と１系のｍ番とｍ＋１番
の命令が交互に順に格納されている。この時、SU0系のE
QB.RPQ51とSU1系のEQB.RPQ52にはそれぞれ先頭位置から
順にEQBの格納位置順にEQBポインタ（“ ”内の数値）
が実線と点線の矢印で示すリードポインタ位置にセット
される。

［発明の効果］ 本発明によれば命令発信キューを複数のスカラユニット
系で共有して経済化を達成しつつ複数のスカラユニット
系の命令相互の間で追い越しが可能となり命令発信が効
率良く行うことができ、計算器の有効利用を図ることが
できる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の実施例の構成を示す図、第３図は読み出しポインタキ
ューと制御部の構成を示す図、第４図は制御信号発生器
の論理構成を示す図、第５図はEQBとリードポインタキ
ューの関係を説明する図、第６図は従来のマルチシステ
ムのVUの構成を示す図、第７図は従来のマルチシステム
のVCUの構成を示す図である。 第１図中、 10:VPSR 11:EQB（演算系命令発信キューバッファ） 12:EQB制御部、 13:書き込み制御部 14:読み出し制御部 141:SU0系のEQB読み出しポインタキュー制御部 142:SU0系のEQB読み出しポインタキュー 143:SU1系のEQB読み出しポインタキュー制御部 144:SU1系のEQB読み出しポインタキュー 145:セレクタ 15:0系のEQS0 16:1系のEQS1

Claims (1)

【特許請求の範囲】
1. 【請求項１】スカラ命令を処理する複数のスカラユニッ
   ト（SU0,SU1）とこれらのスカラユニットから送られる
   ベクトル命令を処理するベクトルユニット（VU）から構
   成され、 ベクトルユニット内のベクトル制御部（VCU）に各スカ
   ラユニットの命令毎の命令発信ステージ（EQS0,EQS1）
   の前段において各スカラユニットの命令間で共有してセ
   ットされる命令発信キューバッファ（EQB）を備えた情
   報処理装置において、 各スカラユニット毎に命令発信キューの読み出しポイン
   タキュー（142,144）と、読み出しポインタキュー制御
   部（141,143）とを設け、 該読み出しポインタキュー制御部（141,143）は、命令
   発信キューバッファ（EQB）に命令をセットする時に、
   その命令発信キューバッファのポインタを読み出しポイ
   ンタキューにセットし、命令発信キューから出力される
   時に該読出しポインタキュー（142,144）をシフトさ
   せ、各スカラユニット毎の読み出しポインタキューの先
   頭が命令発信キューの各スカラユニット毎の命令の読み
   出し位置を示すよう制御することを特徴とする情報処理
   装置における命令発信制御方式。