JPH07193023A - 電気的接続帯形成方法及び導電性ストラツプ - Google Patents

電気的接続帯形成方法及び導電性ストラツプ

Info

Publication number
JPH07193023A
JPH07193023A JP4302964A JP30296492A JPH07193023A JP H07193023 A JPH07193023 A JP H07193023A JP 4302964 A JP4302964 A JP 4302964A JP 30296492 A JP30296492 A JP 30296492A JP H07193023 A JPH07193023 A JP H07193023A
Authority
JP
Japan
Prior art keywords
polysilicon
silicon region
layer
barrier layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4302964A
Other languages
English (en)
Other versions
JP2501734B2 (ja
Inventor
Chung H Lam
チヤン・ホン・ラム
Jerome B Lasky
ジエロメ・ブレツト・ラスキー
Craig M Hill
クレイグ・マーシヤル・ヒル
James S Nakos
ジエームス・スピロス・ナコス
Steven J Holmes
ステイーブン・ジヨン・ホームズ
Stephen F Geissler
ステフアン・フランク・ガイスラー
David K Lord
デイビツド・ケネデイ・ロード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07193023A publication Critical patent/JPH07193023A/ja
Application granted granted Critical
Publication of JP2501734B2 publication Critical patent/JP2501734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】半導体デバイスにおいて誘電体１４によつて分
離されている、ポリシリコンが充填されているトレンチ
１２を拡散領域１０に電気的に接続すること。 【構成】この方法はホウ素を軽くドープし、次に後にホ
ウ素外方拡散ステツプが実行されるときに上方にあるポ
リシリコン層内への拡散を阻止する拡散障壁層１８を堆
積する。次にこの障壁層１８にパターンを描いてコンタ
クトを形成するための開口を形成する。その後低圧化学
気相成長を用いて障壁層１８及びコンタクト開口内に真
性ポリシリコン層を堆積する。次にアニール処理を行つ
てポリシリコン層内にホウ素を拡散させる。次に選択的
エツチングを用いてホウ素が拡散されなかつたポリシリ
コン層を除去し、トレンチ１２及び拡散領域１０を接続
するポリシリコンストラツプ３４を残す。その後この残
存ポリシリコンストラツプ３４を酸化させて次の処理中
に形成されるケイ化物からこのポリシリコンストラツプ
３４を保護する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電気的接続帯形成方法及
び導電性ストラツプに関し、特に半導体デバイス内にス
トラツプを形成することについて、第１のシリコン領域
及び第２のシリコン領域が誘電体で分離されているとき
にこれら２つの領域を電気的に接続する際に適用して好
適なものである。
【０００２】
【従来の技術】一般的に半導体デバイスは相互に接続す
る必要がある多数の導電性構造物を有する。こうした導
電性構造物は例えば、誘電体領域により分離されたシリ
コン領域を含む。この導電性構造物間に「ブリツジ状の
コンタクト」すなわち「ストラツプ」を形成することに
よつて導電性構造物は相互接続される。
【０００３】導電性構造物を相互接続する際には耐火性
金属及びや耐火性ケイ化金属が用いられる。これらの材
料はアルミニウム及び銅などの通常金属が有する低抵抗
特性を有し、これらの金属に固有の製造上の難点（アル
ミニウムの場合における熱感受性、銅の場合におけるパ
ターニング困難性）をもつていない。一般的にケイ化物
電極は基板上に耐火性金属層を堆積し、この金属層を加
熱して露出しているシリコン領域上にケイ化物領域を形
成し、基板をウエツトエツチ液内において処理して反応
しなかつた耐火性金属を除去することによつてシリコン
拡散領域上に形成される。
【０００４】このケイ化物形成法はケイ化物を形成する
際に下層のシリコンを数ミクロン消費してしまうという
難点をもつている。この消費によりケイ化物／拡散界面
における効果的なドーパント濃度が著しく減少し、これ
により半導体デバイスの特性に好ましくない影響を与え
る。
【０００５】この難点を緩和する幾つかの解決策が提案
された。１つの方法はアニール処理の際に消費される接
合部シリコンが少量ですむように耐火性金属とシリコン
とを共に堆積させるものである。1987年５月５日登録、
米国特許第 4,663,191号を参照。他の技術は接合部領域
上に新たなシリコンを設けるものであり、これが下層の
シリコンの代わりに消費される。「ＩＢＭ・テクニカル
・デイスクロージヤ・ブリテイン」、第20巻、第９号
（1987年２月）の3480頁〜3483頁を参照。
【０００６】他の解決策は耐火性金属及び耐火性ケイ化
金属ではなく他の形式の材料を用いることによつて導電
性構造物を相互接続する必要性に注目した。例えば「拡
散により形成されるブリツジ状コンタクト」と題する論
文（ＩＢＭ・テクニカル・デイスクロージヤ・ブリテイ
ン、第20巻、第８号（1987年１月）の3423頁）はドーパ
ント外方拡散法を用いて誘電体上のシリコン領域及びポ
リシリコン領域間に表面コンタクトを画定する技術の一
般的概念を開示している。
【０００７】以下に示す幾つかの参考例は誘電体上のソ
ース／ドレイン領域にポリシリコンが充填されたトレン
チを接続するケイ化物ブリツジ状コンタクトの形成につ
いて開示している。米国特許第 4,873,205号（1989年10
月10日登録）。米国特許第 4,983,544号（1991年１月８
日登録）。ＩＢＭ・テクニカル・デイスクロージヤ・ブ
リテイン、第29巻、第３号（1986年８月）、1037頁〜10
38頁、「トレンチをケイ化チタンによりブリツジ化する
と同時に真のゲートアイソレーシヨンを考慮するＣＭＯ
Ｓプロセス」。ＩＢＭ・テクニカル・デイスクロージヤ
・ブリテイン、第29巻、第３号（1986年８月）1421頁〜
1422頁、「トレンチへの自己整合性電気接続」。ＩＢＭ
・テクニカル・デイスクロージヤ・ブリテイン、第32
巻、第9A(1990 年２月）433 頁、「相補形金属酸化物シ
リコン、６素子静的ランダムアクセスメモリセルのため
の多目的トレンチ」。米国特許第 4,745,081号（1988年
５月17日登録）。しかしながらこのグループ内のどの参
考例もドーパント外方拡散技術を用いてはいない。
【０００８】ストラツプすなわちブリツジ状コンタクト
以外の構造物を形成するためにドーパント外方拡散プロ
セスを使用する参考例のグループを以下に示す。
【０００９】米国特許第 4,502,894号（1985年３月５日
登録）はホウ素外方拡散を用いることによつてポリシリ
コン抵抗を作るプロセスを開示している。酸化物領域を
形成した後、酸化物内にホウ素又は他のドーパントが注
入される。次にポリシリコン層が堆積されてパターン化
され、この構造物を処理してホウ素をポリシリコン内に
外方拡散させる。
【００１０】日本特許第 62-122124号（1987年６月３日
登録）は上にあるポリシリコン層内にホウ素を外方拡散
させるプロセスを開示している。シリコン基板上に二酸
化ケイ素膜を成長させた後、ホウ素リンケイ酸ガラス
（ＢＰＳＧ）が堆積される。次にこのＢＰＳＧ及び酸化
物層内にコンタクトホールが形成され、続いてポリシリ
コン層が堆積される。その後この構造物を加熱してＢＰ
ＳＧ層からポリシリコン層内にホウ素を外方拡散させ
る。
【００１１】米国特許第 4,654,121号（1987年３月31日
登録）は積層型ＣＭＯＳデバイスを形成するプロセスを
開示している。下層にデバイスを形成した後、ドープさ
れてない酸化物層が形成され、次にドープされた酸化物
層が形成される。その後平坦化ステツプが実行されてゲ
ート電極が露出し、ドープされた酸化物領域がゲート電
極の側面に形成される。上部ゲート酸化物を成長させ、
この酸化物上にポリシリコン層が形成される。次に下層
のドープされた酸化物領域からホウ素を外方拡散させる
ことによつて上部デバイスのためのソース領域及びドレ
イン領域が形成される。
【００１２】米国特許第 4,782,036号（1988年11月１日
登録）はトレンチの側壁及び底部をドープするプロセス
を開示している。シリコン基板内にトレンチを形成した
後、ＴＥＯＳ及びホウ酸トリメチル（trimethylborate
）の分解によつてホウケイ酸ガラス層が堆積される。
その後この構造物が処理されて側壁及び底部内にホウ素
が拡散され、続いてガラス層が除去される。
【００１３】ストラツプを形成するために上述のような
方法があるにもかかわらず、導電性構造物間を低抵抗で
接続し、最小の製造コストで半導体デバイスを製造する
際に容易に利用することができる方法を開発する必要性
が依然として存在している。
【００１４】
【発明が解決しようとする課題】従つて本発明の目的は
半導体分野において使用するストラツプすなわち接続用
ブリツジを製造する方法を提供することである。このス
トラツプは導電性であり、半導体デバイス内の導電性構
造物を接続する。
【００１５】本発明の他の目的は誘電体によつて分離さ
れている、例えばポリシリコンが充填されたトレンチ及
び拡散領域のような２つのシリコン領域を相互接続する
ためにこのような方法を提供することである。
【００１６】本発明の他の目的はストラツプすなわち接
続用ブリツジが個別に絶縁されるこのうよな方法を提供
することである。
【００１７】本発明の他の目的は当該明細書に開示する
方法によつて形成されたストラツプを提供することであ
る。
【００１８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、露出面を有する誘電体１４によつ
て分離され、かつ露出面をそれぞれ有する第１のシリコ
ン領域１０及び第２のシリコン領域１２を電気的に接続
する方法において、当該方法は、第１のシリコン領域１
０の露出面及び第２のシリコン領域１２の露出面をドー
ピング１６するステツプと、第１のシリコン領域１０の
露出面、第２のシリコン領域１２の露出面及び誘電体１
４の露出面上に連続的に拡散障壁層１８を堆積するステ
ツプと、拡散障壁層１８の一部を選択的に除去するよう
に拡散障壁層１８をエツチングし、これによつて下層に
ある表面２６、２８、３０を露出させるステツプと、拡
散障壁層１８及び露出させられた下層にある表面２６、
２８、３０上に連続的にポリシリコン層３２を堆積する
ステツプと、第１のシリコン領域１０及び第２のシリコ
ン領域１２から連続的ポリシリコン層３２内にドーピン
グ１６したドーパントを拡散させ、拡散障壁層１８のう
ち除去されなかつた部分が拡散障壁層１８のうち除去さ
れなかつた部分の上を覆つている連続的ポリシリコン層
３２内にドーピング１６したドーパントが拡散すること
を阻止するようにするステツプと、その結果得られた構
造物においてドーピング１６したドーパントが拡散して
いない連続的ポリシリコン層３２を選択的に除去するよ
うにエツチングし、これによつて露出させられた下層に
ある表面２６、２８、３０上に堆積された連続的ポリシ
リコン層３２が残るようにするステツプと、この結果得
られた構造物をエツチングして残存する拡散障壁層１８
をすべて除去し、連続的ポリシリコン層３２の残存部分
３４で第１のシリコン領域１０及び第２のシリコン領域
１２間の電気的接続帯を形成するステツプとを設けるよ
うにする。
【００１９】
【作用】これらの目的を達成するため本発明は誘電体よ
つて分離されている、ポリシリコンが充填されたトレン
チ及びそれに隣接する拡散領域間にコンタクトを形成す
るプロセスを提案する。このプロセスはホウ素を浅く注
入し、次に拡散障壁層（一般に窒化ケイ素または酸化ア
ルミニウム）を堆積する。次にこの障壁層がパターン化
されてコンタクトを形成するための開口が形成される。
その後低圧化学気相成長（ＬＰＣＶＤ）を用いて基板
上、すなわち障壁層上及びコンタクト開口内に真性ポリ
シリコン層が堆積される。その後重要なステツプとして
アニール処理が行われてポリシリコン内にホウ素が拡散
される。次にポリシリコンのうち「軽くドープされた」
部分がウエツトエツチ液により除去され、所望のポリシ
リコンコンタクトが形成される。その後残存しているポ
リシリコンが酸化され、次の処理中に形成されるケイ化
物からポリシリコンを保護する。
【００２０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００２１】当該明細書において使用する場合、ドーピ
ングとは半導体材料に不純物を添加することを言う。ド
ーピングによりｎ型半導体及びｐ型半導体を導電率の度
合いを変えて製造できる。一般にドーピングの程度が高
くなるほど導電率も高くなる。
【００２２】ｎ型材料とはドナー型不純物をドープされ
た半導体材料を言い、従つてこれは電子によつて電流を
伝える。ｐ型材料とはアクセプタ型不純物をドープされ
た半導体材料を言い、従つてこれはホールの移動によつ
て電流を伝える。
【００２３】エツチングとは金属を化学的に腐食して所
望のパターンを有する回路を形成することである。エツ
チされた回路とは基板の導電性被覆をエツチングするこ
とによつてコンダクタ及び端子からなる必要なパターン
を設けた回路であり、この導体及び端子に個々の構成部
品が接続される。選択的エツチングとは例えば回路の製
造において半導体構造内の１つの材料の選択された部分
を他の部分から除去するエツチングの使用のことを言
う。
【００２４】キヤパシタとは基本的には誘電体（すなわ
ち絶縁体）によつて分離された２つの導電性電極すなわ
ち２枚のプレートからなる電子回路の受動素子のことを
言う。トレンチキヤパシタとは半導体基板の表面のトレ
ンチ内に形成されたキヤパシタのことを言う。スタツク
トキヤパシタとは半導体基板上にキヤパシタを積み重ね
ることによつて形成されたキヤパシタのことを言う。
【００２５】ＲＩＥとは反応性イオンエツチングのこと
である。パツシベーシヨンとはプレナ半導体デバイスの
表面上に薄い酸化物フイルムを成長させて露出した接合
部を汚染及び短絡から保護するプロセスのこと言い、側
壁パツシベーシヨンとは側壁についてのこのプロセスの
ことを言う。
【００２６】ＣＶＤとは化学気相成長のこと言い、化学
的成長とは表面上における化学反応の結果として得られ
る物質により表面を被覆することである。ＬＰＣＶＤと
は低圧化学気相成長のことを言う。イオン注入とは例え
ば半導体基板にドーピングするためのイオンの注入のこ
とを言う。
【００２７】当該明細書において使用するシリコンとは
ポリシリコン（多結晶シリコン）、無定形シリコン（非
晶質シリコン）及び単結晶シリコンを含む。このような
シリコンはｎ型若しくはｐ型にドーピングされたり、又
はドープされなかつたりする。
【００２８】上述のように本発明の広い概念は第１のシ
リコン領域及び第２のシリコン領域が誘電体によつて分
離されている場合に第１のシリコン領域を第２のシリコ
ン領域に電気的に接続する方法を提案する。第１のシリ
コン領域及び第２のシリコン領域はそれぞれ誘電体と同
様に露出面を有する。本発明の方法は以下に示すステツ
プを含む。
【００２９】（Ａ）第１のシリコン領域の露出面及び第
２のシリコン領域の露面をドーピングするステツプ。
【００３０】（Ｂ）第１のシリコン領域及び第２のシリ
コン領域の表面と誘電体の表面上とに連続的に拡散障壁
層を堆積するステツプ。
【００３１】（Ｃ）この拡散障壁層の一部を選択的に除
去するように拡散障壁層をエツチングし、これによつて
下層にある表面を露出させるステツプ。
【００３２】（Ｄ）拡散障壁層と共に、露出された下層
にある表面上に連続的にポリシリコン層を堆積するステ
ツプ。
【００３３】（Ｅ）第１のシリコン領域及び第２のシリ
コン領域から連続的ポリシリコン層内にドーピングした
ドーパントを拡散させ、拡散障壁層のうち除去されなか
つた部分は拡散障壁層のうち除去されなかつた部分の上
を覆つている連続的ポリシリコン層内にドーピングした
ドーパントが拡散しないようにするステツプ。
【００３４】（Ｆ）その結果得られた構造物において拡
散されたドーパンを含まない連続的ポリシリコン層を選
択的に除去するようにエツチングし、これによつて露出
された下層にある表面上に堆積された連続的ポリシリコ
ン層を残すステツプ。
【００３５】（Ｇ）この結果得られた構造物をエツチン
グして残存する拡散障壁層をすべて除去し、連続的ポリ
シリコン層の残存部分で第１のシリコン領域及び第２の
シリコン領域間の電気的接続帯を形成するステツプ。
【００３６】一実施例において第１のシリコン領域はポ
リシリコンが充填されたトレンチを含み、第２のシリコ
ン領域は拡散領域を含み、この第１のシリコン領域及び
第２のシリコン領域は二酸化ケイ素によつて分離されて
いる。これらのシリコン領域はイオン注入を用いてホウ
素をドープされる。またドーパントはＢＦ2 を含んでも
よいが、その場合フツ素をガス抜きするためにアニール
処理ステツプが必要となる。
【００３７】第１のシリコン領域及び第２のシリコン領
域の露出面をステツプ（Ｂ）及びステツプ（Ｃ）の前に
ドープする代わりにステツプ（Ｂ）及びステツプ（Ｃ）
の後にドープすることもできる。いずれの場合において
もストラツプを形成すべき場所にドーパントが添加さ
れ、このドーパントは以下に述べるように拡散に利用さ
れる。
【００３８】一実施例において連続的拡散障壁層は窒化
ケイ素を含むが、酸化アルミニウム又は二酸化ケイ素で
もよい。好適には拡散障壁層は化学気相成長を用いて堆
積される。
【００３９】次に拡散障壁層上にマスクが適用されてパ
ターンが定義される。このパターンは電気的接続帯（す
なわちストラツプ）が形成される領域を含む。次に例え
ば反応性イオンエツチングを用いて拡散障壁層のうちマ
スクされていない部分がエツチングされる。その後残存
する拡散障壁層上及び拡散障壁層の一部を除去すること
によつて露出された下層にある表面上に連続的ポリシリ
コン層が堆積される。この堆積は化学気相成長を含むの
が好適である。
【００４０】当該明細書に開示する方法の重要なステツ
プは、第１のシリコン領域及び第２のシリコン領域から
連続的ポリシリコン層内にドーパントを拡散させること
である。残存する拡散障壁層を介してドーパントが拡散
することはないので、ドーパントは以前にエツチングに
より拡散障壁層が除去された部分に相当する連続的ポリ
シリコン層内にだけ拡散する。好適には約 900〔℃〕で
約５分間アニール処理して拡散させるのが望ましく、こ
の結果約 0.2ミクロンの距離までポリシリコン層内にホ
ウ素が拡散する。
【００４１】次に結果として得られた構造物は水酸化カ
リウム／イソプロピルアルコール（ＫＯＨ／ＩＰＡ）又
は他の適切なアルコールすなわちエチレンジアミン（et
hylenediamine ）、ピロカテコール（pyrocatechol）及
び水（water ）（ＥＰＷ）を用いてウエツトエツチング
され、ドーパントが拡散されていない連続的ポリシリコ
ン層の一部を除去する。かくして残存する連続的ポリシ
リコン層は以前に拡散障壁層がエツチングにより除去さ
れた場所に相当する部分となる。その後残存する拡散障
壁層がエツチング、好適には反応性イオンエツチングに
よりすべて除去される。連続的ポリシリコン層の残存部
分は誘電体によつて分離された第１のシリコン領域及び
第２のシリコン領域（すなわちポリシリコンが充填され
たトレンチ及び拡散領域）間に電気的接続帯（ストラツ
プ）を形成する。
【００４２】残存する拡散障壁を除去する前にストラツ
プポリシリコンを酸化させることにより、各ストラツプ
をそれぞれ絶縁することもできる。
【００４３】さらに本発明は上述の方法によつて形成さ
れた、第１のシリコン領域及び第２のシリコン領域を接
続する導電性ストラツプを提供する。一実施例において
ストラツプ構成のうちの第１のシリコン領域はポリシリ
コンが充填されたトレンチを含み、第２のシリコン領域
は拡散領域を含む。ポリシリコンが充填されたトレンチ
及び拡散領域は誘電体によつて分離されている。
【００４４】さらに特定的には本発明は「ホウ素を外方
拡散させた表面ストラツプ」すなわち「ＢＯＳＳ（Book
Of SEMI Standard 、半導体の標準化に関するマニユア
ル）」及びこのストラツプを形成する方法を提供する。
図１〜図１０にＢＯＳＳプロセスを図示する。ＢＯＳＳ
プロセスは以下の通りである。
【００４５】図１に示すように誘電性二酸化ケイ素層１
４によつて分離されたＰ+ ポリシリコン領域１０及びポ
リシリコンが充填されたトレンチ１２間における接合部
において付加的なホウ素イオン注入１６が実行され、こ
れにより表面付近の濃度を固溶解度以上に上昇させる。
実施例においては10〔keV 〕で２×1015のＢＦ2 が使用
される。
【００４６】ホウ素１６が注入された後（ただしアニー
ル処理されていないとき）、窒化物好適には窒化ケイ素
層１８が低圧化学気相成長（ＬＰＣＶＤ）を用いて 250
〔Å〕の厚さまで堆積される（図１参照）。
【００４７】次に図２に示すようにレジスト層２０が塗
布され、これは窒化ケイ素層１８を反応性イオンエツチ
ングする際に表面ストラツプマスクとして作用する。図
３に示すようにストラツプを走らせるべき領域２４にお
ける窒化ケイ素層１８がエツチング２２される。この領
域２４はＰ+ 領域１０の上面２６、誘電体１４の上面２
８及びトレンチ１２の上面３０を含む。
【００４８】図４に示すようにレジスト層２０が除去さ
れた後、ＬＰＣＶＤを用いて構造物全体の上に真性ポリ
シリコン層３２が堆積される。一実施例においてこの堆
積されたポリシリコン層３２の厚さは 1,200〔Å〕であ
る。図５はホウ素外方拡散（ホウ素の拡散を矢印によつ
て示す）すなわちアニール処理のステツプを示し、これ
により、堆積されたポリシリコン層３２内にホウ素を拡
散させてストラツプを形成する。一実施例におけるアニ
ール処理は 900〔℃〕で５分間であつた。
【００４９】図６はウエツトエツチングのステツプを示
し、このステツプは例えば水酸化カリウム／イソプロピ
ルアルコール（ＫＯＨ／ＩＰＡ）を使用するか、又は他
の適切なアルコールすなわちエチレンジアミン、ピロカ
テコール及び水（ＥＰＷ）を用いて「軽くドープされ
た」ポリシリコンを除去する（このエツチングを矢印に
よつて示す）。この軽くドープされたポリシリコンとは
ホウ素外方拡散ステツプ中に付加的なドーピングがなさ
れなかつたポリシリコン、すなわち窒化ケイ素層上に堆
積されたポリシリコンのことである。かくして残存する
ポリシリコンは図３に示す領域２４に相当し、図７に示
すストラツプ３４を表わす。次に図７に示す残存窒化ケ
イ素層１８を除去するためにＲＩＥが利用される。
【００５０】窒化ケイ素層１８が除去された後、誘電体
１４によつて分離されている拡散領域１０及びポリシリ
コンが充填されたトレンチ１２はストラツプ３４によつ
て相互接続されている（図８参照）。次に残存している
シリコン領域及び又はポリシリコン領域上にケイ化チタ
ン層３６が形成され得る。特に構造物全体の上にチタン
層が堆積されて加熱されると、チタン層及び下層のシリ
コン又はポリシリコン間に反応が起こる。その結果得ら
れるケイ化チタンの抵抗は一段と低く、反応しなかつた
チタンは当業者に周知の適正な手段を用いて除去され
る。
【００５１】これらの各ステツプが最適化されてプロセ
スウインドウを定義することができる。特にＰ+ 接合構
成において新たにイオンを注入する目的はストラツプ拡
散ステツプを通じて持ちこたえることのできるホウ素の
貯蔵所を設けるためである。標準的な半導体接合は既に
固溶解度を超えるほどに濃度を上昇させているので、こ
のように新たにイオンを注入しても接合の深さに変化は
生じない。１×1015又はそれ以上のイオン注入の場合ス
トラツプの長さは増大しない。すなわちこれ以上ドーズ
量を増大させてもホウ素の貯蔵所は拡散の終わりにおい
て空にならなかつた。
【００５２】高ドーズ量イオン注入にＢＦ2 が用いられ
る場合、フツ素をガス抜きするアニール処理が必要とな
る。フツ素ガス抜きアニールに好適な条件は 700〔℃〕
で20分間であるが、これは挿入後でかつ反応物蒸気にあ
てる前の低圧窒化物成長に保持することによつて代える
ことができる。
【００５３】0.2 ミクロンの「外方拡散」ストラツプ構
成を得るために 900〔℃〕で５分間の好適なアニール処
理サイクルが選択された。しかしながら一段と高い温度
で拡散させればストラツプは一段と耐久性を有するよう
になる。ホウ素の固溶解度は温度に従つて増大するので
ポリシリコンストラツプは一段と高度にドープされる。
ＫＯＨ／ＩＰＡのエツチ選択性はドーピングレベルにつ
いての強力な機能のためである。1200〔Å〕のポリシリ
コン堆積及び 900〔℃〕での拡散に対してストラツプの
厚さはＫＯＨ／ＩＰＡ内での 100〔％〕を超えるエツチ
ングの後に600〜800 〔Å〕になる。ストラツプは一段
と高い温度（1000〔℃〕）における拡散の場合エツチン
グの後に1200〔Å〕に近くなることが予期される。
【００５４】この方法によつて作られたストラツプを試
験した。パラメータ分析の結果は抵抗性ストラツプを示
している。
【００５５】ホウ素は0.2 ミクロン外方拡散されるの
で、ゲートスタツクのサイドにストラツプが拡がるのは
この距離だけである。このことはゲートスタツクの長さ
全体に拡がる従来のストラツプとは対照的である。これ
によりゲートのノード短絡に対する影響範囲が減少す
る。またこれによりワードラインのゲート容量が減少す
る。
【００５６】このプロセスにはマスクＴＴＯを行つて浅
いトレンチアイソレーシヨン酸化物厚さプロセスウイン
ドウを約2000〔Å〕拡げる任意選択がある。ＴＴＯとは
「トレンチ頂部オープン（trench top open)」の略であ
り、表面全体を平坦化してゲート導体を形成した後にト
レンチを覆う酸化物を除去することを意味する。窒化物
エツチをマスキングする前、すなわち窒化物がパターン
化された後にトレンチを覆つている酸化物をエツチング
して除去することが重要である。窒化物をパターン化し
た後にトレンチ上の酸化物をエツチングするマスクＴＴ
Ｏの場合には、窒化物エツチングのためのパターン状レ
ジストを除去した後にホウ素の表皮注入が行われる（下
記参照）。
【００５７】ＢＯＳＳプロセスにＳｉ3 Ｎ4 拡散障壁層
の長所を取り入れ、さらに本発明はＢＯＳＳプロセスに
容易に統合し得る短距離酸化（酸化範囲の短い酸化）を
実行してストラツプポリシリコンを選択的に酸化させ
る。ストラツプポリシリコンの酸化は個々のストラツプ
をそれぞれ絶縁するので、ＴｉＳｉ2 形成プロセスから
ストラツプをアイソレートすることになる。ストラツプ
は個別に絶縁されるので、外方拡散の長さが２つの隣接
するストラツプホールのエツジ間の直線距離の半分を超
えない限り隣接するセルの短絡は回避される。この距離
は酸化ステツプをもたないものに比べかなり大きい。ス
トラツプ上にＴｉＳｉ2 が形成されないので、ホウ素が
ストラツプからＴｉＳｉ2 内に入つて空になることもな
くなる。本発明の方法にこの絶縁ステツプを取り入れた
ものを要約すれば以下のようになる。（これらの新たな
方法のステツプについての説明は上記を参照）
【００５８】（１）表皮へのホウ素注入（ステツプ
（４）における最初の窒化物ＲＩＥエツチ後に行うこと
もできる）。
【００５９】（２）窒化物の拡散障壁を 250〔Å〕堆積
させる。
【００６０】（３）表面ストラツプマスクを塗布する。
【００６１】（４）窒化物をＲＩＥエツチする。
【００６２】（５）真性ポリシリコンを1200〔Å〕堆積
させる。
【００６３】（６）外方拡散アニール処理。
【００６４】（７）ＫＯＨ／ＩＰＡを用いてウエツトエ
ツチングしてポリシリコンを選択的にエツチする。
【００６５】（８）ストラツプを酸化させる（これは絶
縁ステツプである）。
【００６６】（９）窒化物をＲＩＥエツチする。
【００６７】（10）ＴｉＳｉ2 を形成する。
【００６８】この任意選択の酸化ステツプを図９及び図
１０に示す。図９に示すように上述した残存窒化物１
８′をＲＩＥエツチする前にストラツプ３４′上に酸化
物層３８が形成される。障壁層Ｓｉ3 Ｎ4 を除去する前
にこのストラツプ酸化が行われるので酸化はポリシリコ
ンストラツプ上にだけ生ずる。図１０は残存窒化物層を
除去した後のストラツプ３４′と酸化物層３８とを示す
と共に、残存するシリコン領域及び又はポリシリコン領
域上にあるケイ化チタン層３６′を示す。
【００６９】このストラツプ酸化ステツプは上述した原
型のＢＯＳＳプロセスに統合される。酸化のために付加
された加熱サイクル時間は接合の深さにほとんど影響を
与えないことが判つた。この酸化ステツプはトレンチキ
ヤパシタを拡散領域に結び付けるのに必要な外方拡散の
量が拡散領域のエツジから凹所トレンチのエツジまでの
直線距離の半分に等しいという原理に基づいている。
【００７０】酸化ステツプがない場合、許容し得る最大
の外方拡散はストラツプホールのエツジから隣接する拡
散領域又はトレンチまでを測つた直線距離によつて支配
される。薄い窒化物層はポリシリコンストラツプの下を
絶縁するが、その後に拡散領域及びトレンチを接続する
ストラツプの頂上にＴｉＳｉ2 を形成することにより、
隣接する拡散領域又はトレンチまでランダムにストラツ
プを短絡させる。さらにＴｉＳｉ2 形成プロセス中及び
その後のホウ素偏析のためにホウ素がなくなるとストラ
ツプは高抵抗となり、望ましくない非オーム行動を伴
う。ストラツプをＴｉＳｉ2 から絶縁することによりこ
の難点を軽減する。
【００７１】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
【００７２】
【発明の効果】上述のように本発明によれば誘電体によ
つて分離されている、ポリシリコンが充填されたトレン
チ及び拡散領域の表面の一部を拡散障壁層を用いてホウ
素を外方拡散させないようにし、その後ポリシリコン層
を堆積してホウ素を外方拡散させ、ホウ素が拡散された
領域だけを残すようにポリシリコンをエツチングするこ
とにより、トレンチ及び拡散領域を低抵抗で相互接続す
る導電性ストラツプを簡易かつ確実に形成することがで
きる。
【図面の簡単な説明】
【図１】図１は二酸化ケイ素によつてＰ+ 拡散領域から
分離されている、ポリシリコンが充填されたトレンチの
断面図を示し、トレンチの露出面及び拡散領域内にホウ
素が注入され、すべての露出面に窒化ケイ素層が堆積さ
れる。
【図２】図２は表面ストラツプマスクをもつた図１の構
造物の断面図を示す。
【図３】図３は反応性イオンエツチングが窒化ケイ素の
一部を除去した後の図２の構造物を示す断面図である。
【図４】図４は真性ポリシリコン層を化学気相成長させ
た後の図３の構造物を示す断面図である。
【図５】図５は図４の円で囲んだ部分の拡大図であり、
矢印はアニール処理すなわち外方拡散中におけるホウ素
の流れを表す。
【図６】図６は図５の構造物の断面図であり、矢印は拡
散の後に行われるＫＯＨ／ＩＰＡによるウエツトエツチ
ングを表わす。
【図７】図７はウエツトエツチンツグによりストラツプ
を形成した後の図６の構造物を示す断面図である。
【図８】図８は残存する窒化ケイ素が反応性イオンエツ
チングによりすべて除去され、露出したシリコン領域上
にケイ化チタン層が選択的に形成された後の図７の構造
物を示す断面図である。
【図９】図９は残存している窒化ケイ素をすべて除去す
る反応性イオンエツチングを行う前にポリシリコンスト
ラツプ（図７に示す）を酸化させる任意選択のステツプ
を示す断面図である。
【図１０】図１０は残存する窒化ケイ素が反応性イオン
エツチングによりすべて除去され、露出したシリコン領
域上にケイ化チタン層が選択的に形成された後の図９の
構造物を示す断面図である。
【符号の説明】
１０…Ｐ+ ポリシリコン領域、１２…ポリシリコンが充
填されたトレンチ、１４…二酸化ケイ素層、１６…付加
的なホウ素イオンを注入した層、１８…窒化物層、２０
…レジスト層、２２…窒化物をエツチングする領域、２
４…ストラツプ領域、２６…Ｐ+ 領域の上面、２８…誘
電体の上面、３０…トレンチの上面、３２…真性ポリシ
リコン層、３４…ストラツプ、３６…ケイ化チタン層、
３８…酸化物層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/223 Ａ (72)発明者 ジエロメ・ブレツト・ラスキー アメリカ合衆国、ベルモント州05452、エ セツクス・ジヤンクシヨン、マーリ・ロー ド 11番地 (72)発明者 クレイグ・マーシヤル・ヒル アメリカ合衆国、ベルモント州05401、バ ーリントン、ウツドローン、167番地 (72)発明者 ジエームス・スピロス・ナコス アメリカ合衆国、ベルモント州05451、エ セツクス、バターナツツ・コート ３番地 (72)発明者 ステイーブン・ジヨン・ホームズ アメリカ合衆国、ベルモント州05401、バ ーリントン、モース・プレイス 117番地 (72)発明者 ステフアン・フランク・ガイスラー アメリカ合衆国、ベルモント州05489、ア ンダーヒル、ボツクス4650、アール・アー ル１号 （番地なし) (72)発明者 デイビツド・ケネデイ・ロード アメリカ合衆国、ベルモント州05446、コ ルチエスター、プリンセス・アン・ドライ ブ 14番地

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】露出面を有する誘電体によつて分離され、
    かつ露出面をそれぞれ有する第１のシリコン領域及び第
    ２のシリコン領域を電気的に接続する方法において、 上記方法は、 上記第１のシリコン領域の上記露出面及び上記第２のシ
    リコン領域の上記露出面をドーピングするステツプと、 上記第１のシリコン領域の上記露出面、上記第２のシリ
    コン領域の上記露出面及び上記誘電体の上記露出面上に
    連続的に拡散障壁層を堆積するステツプと、 上記拡散障壁層の一部を選択的に除去するように上記拡
    散障壁層をエツチングし、これによつて下層にある表面
    を露出させるステツプと、 上記拡散障壁層及び上記露出させられた下層にある表面
    上に連続的にポリシリコン層を堆積するステツプと、 上記第１のシリコン領域及び上記第２のシリコン領域か
    ら上記連続的ポリシリコン層内に上記ドーピングしたド
    ーパントを拡散させ、上記拡散障壁層のうち除去されな
    かつた部分が上記拡散障壁層のうち除去されなかつた部
    分の上を覆つている上記連続的ポリシリコン層内に上記
    ドーピングしたドーパントが拡散することを阻止するよ
    うにするステツプと、 その結果得られた構造物において上記ドーピングしたド
    ーパントが拡散していない上記連続的ポリシリコン層を
    選択的に除去するようにエツチングし、これによつて上
    記露出させられた下層にある表面上に堆積された上記連
    続的ポリシリコン層が残るようにするステツプと、 この結果得られた構造物をエツチングして残存する拡散
    障壁層をすべて除去し、上記連続的ポリシリコン層の残
    存部分で上記第１のシリコン領域及び上記第２のシリコ
    ン領域間の電気的接続帯を形成するステツプとを具える
    ことを特徴とする電気的接続帯形成方法。
  2. 【請求項２】上記第１のシリコン領域及び上記第２のシ
    リコン領域のいずれか一方はポリシリコンが充填された
    トレンチを含むことを特徴とする請求項１に記載の電気
    的接続帯形成方法。
  3. 【請求項３】上記第１のシリコン領域及び上記第２のシ
    リコン領域のいずれか一方は拡散領域を含むことを特徴
    とする請求項１に記載の電気的接続帯形成方法。
  4. 【請求項４】請求項１の方法によつて形成される、第１
    のシリコン領域及び第２のシリコン領域を接続すること
    を特徴とする導電性ストラツプ。
JP4302964A 1991-11-22 1992-10-14 接続導体の形成方法 Expired - Lifetime JP2501734B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/797,506 US5185294A (en) 1991-11-22 1991-11-22 Boron out-diffused surface strap process
US07/797506 1991-11-22

Publications (2)

Publication Number Publication Date
JPH07193023A true JPH07193023A (ja) 1995-07-28
JP2501734B2 JP2501734B2 (ja) 1996-05-29

Family

ID=25171021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4302964A Expired - Lifetime JP2501734B2 (ja) 1991-11-22 1992-10-14 接続導体の形成方法

Country Status (3)

Country Link
US (1) US5185294A (ja)
EP (1) EP0543158A3 (ja)
JP (1) JP2501734B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914000B2 (ja) * 1992-04-28 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
DE4337355C2 (de) * 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5731218A (en) * 1993-11-02 1998-03-24 Siemens Aktiengesellschaft Method for producing a contact hole to a doped region
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
KR100247724B1 (ko) * 1995-09-01 2000-03-15 포만 제프리 엘 실리사이드화된 접촉 영역을 갖는 확산 저항 구조 및 그의 제조 방법
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US5923971A (en) * 1996-10-22 1999-07-13 International Business Machines Corporation Reliable low resistance strap for trench storage DRAM cell using selective epitaxy
DE19713961C2 (de) * 1997-04-04 1999-05-06 Siemens Ag Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps
JP3031294B2 (ja) * 1997-06-06 2000-04-10 日本電気株式会社 半導体装置の製造方法
DE29722439U1 (de) * 1997-12-18 1998-05-07 Siemens AG, 80333 München Halbleiterspeicher und Implantationsmaske
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6100172A (en) * 1998-10-29 2000-08-08 International Business Machines Corporation Method for forming a horizontal surface spacer and devices formed thereby
US6096598A (en) * 1998-10-29 2000-08-01 International Business Machines Corporation Method for forming pillar memory cells and device formed thereby
US6150256A (en) * 1998-10-30 2000-11-21 International Business Machines Corporation Method for forming self-aligned features
US6194268B1 (en) 1998-10-30 2001-02-27 International Business Machines Corporation Printing sublithographic images using a shadow mandrel and off-axis exposure
DE19906292C1 (de) * 1999-02-15 2000-03-30 Siemens Ag Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren
DE19906291A1 (de) * 1999-02-15 2000-08-24 Siemens Ag Halbleiterstruktur mit einer Leitbahn
US6190971B1 (en) 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6339228B1 (en) * 1999-10-27 2002-01-15 International Business Machines Corporation DRAM cell buried strap leakage measurement structure and method
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6815358B2 (en) 2001-09-06 2004-11-09 Seagate Technology Llc Electron beam lithography method for plating sub-100 nm trenches
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
DE10234734A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips
JP2006093635A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置およびその製造方法
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
US20080251878A1 (en) * 2007-04-13 2008-10-16 International Business Machines Corporation Structure incorporating semiconductor device structures for use in sram devices
US20080251934A1 (en) * 2007-04-13 2008-10-16 Jack Allan Mandelman Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices
US9853055B2 (en) 2016-03-30 2017-12-26 Globalfoundries Inc. Method to improve crystalline regrowth

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120462A (ja) * 1986-10-17 1988-05-24 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション １デバイス型メモリ・セルの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502894A (en) * 1983-08-12 1985-03-05 Fairchild Camera & Instrument Corporation Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US4939104A (en) * 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPS62122124A (ja) * 1985-11-21 1987-06-03 Mitsubishi Electric Corp 半導体装置の製造方法
US4654121A (en) * 1986-02-27 1987-03-31 Ncr Corporation Fabrication process for aligned and stacked CMOS devices
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process
US4745087A (en) * 1987-01-13 1988-05-17 Advanced Micro Devices, Inc. Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120462A (ja) * 1986-10-17 1988-05-24 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション １デバイス型メモリ・セルの製造方法

Also Published As

Publication number Publication date
US5185294A (en) 1993-02-09
JP2501734B2 (ja) 1996-05-29
EP0543158A3 (en) 1993-12-29
EP0543158A2 (en) 1993-05-26

Similar Documents

Publication Publication Date Title
JP2501734B2 (ja) 接続導体の形成方法
JP3017064B2 (ja) 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法
JP2889137B2 (ja) 低漏洩基板プレート・トレンチｄｒａｍセルを製作する方法及びそれにより形成されるデバイス
US6476488B1 (en) Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections
US5173450A (en) Titanium silicide local interconnect process
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US6555450B2 (en) Contact forming method for semiconductor device
EP0848418A2 (en) Silicon on insulator buried plate trench capacitor
US6165861A (en) Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
JP3132435B2 (ja) 半導体装置の製造方法
US6184129B1 (en) Low resistivity poly-silicon gate produced by selective metal growth
US5612239A (en) Use of oxide spacers formed by liquid phase deposition
US5899735A (en) Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits
JP2553030B2 (ja) 集積回路構造体およびその製造方法
US5888875A (en) Diffusion resistor structure with silicided contact areas, and methods of fabrication thereof
US6174762B1 (en) Salicide device with borderless contact
JPH08288236A (ja) 低漏れ接点の作成方法
JPH0691210B2 (ja) Ｄｒａｍセル用高性能トレンチコンデンサ
US5705418A (en) Process for fabricating reduced-thickness high-resistance load resistors in four-transistor SRAM devices
US5926728A (en) Method for fabricating tungsten polycide contacts
US5670417A (en) Method for fabricating self-aligned semiconductor component
JP2945964B2 (ja) 半導体素子の配線構造
JPH11177085A (ja) 半導体装置
KR19990041628A (ko) 반도체소자의 제조 방법
GB2246014A (en) Capacitors for dram cells