JPH07193045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07193045A JPH07193045A JP30831393A JP30831393A JPH07193045A JP H07193045 A JPH07193045 A JP H07193045A JP 30831393 A JP30831393 A JP 30831393A JP 30831393 A JP30831393 A JP 30831393A JP H07193045 A JPH07193045 A JP H07193045A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- resist mask
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】安定したエッチング条件でA1合金配線の露出
を防止してスルーホールを形成できる半導体装置の製造
方法を提供する。 【構成】シリコン基板10の表面積に対して10%程度
の開口率になるようにフォトレジスト層24を形成す
る。このフォトレジスト層24をマスクにして反応性イ
オンエッチングによって層間絶縁膜20にスルーホール
22を形成する。ダミー配線パターンがあるので、レジ
ストマスクの開口率は大きくなる。この結果、TiN膜
16のエッチング速度は遅くなるので、TiN膜16は
エッチングのストッパーとして作用する。
を防止してスルーホールを形成できる半導体装置の製造
方法を提供する。 【構成】シリコン基板10の表面積に対して10%程度
の開口率になるようにフォトレジスト層24を形成す
る。このフォトレジスト層24をマスクにして反応性イ
オンエッチングによって層間絶縁膜20にスルーホール
22を形成する。ダミー配線パターンがあるので、レジ
ストマスクの開口率は大きくなる。この結果、TiN膜
16のエッチング速度は遅くなるので、TiN膜16は
エッチングのストッパーとして作用する。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線構造を備えた半導体装置を製造す
るのに好適な半導体装置の製造方法に関する。
に関し、特に多層配線構造を備えた半導体装置を製造す
るのに好適な半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の微細化等を目的として露光
光の反射を防止する反射防止膜を利用した配線パターン
形成方法が知られている。この反射防止膜を利用した配
線パターン形成方法とは、Al合金配線パターンを形成
するためのAl合金配線膜の上に反射防止膜を形成し、
この反射防止膜の上にレジスト膜を形成し、このレジス
ト膜を所定のパターンに露光してレジストマスクを形成
する方法である。このように反射防止膜をAl合金配線
膜の上に形成すると、反射率の高いAl合金配線膜で露
光光が反射、散乱されないためレジストマスクを高精度
で形成できる。これにより、配線間隔の短い配線パター
ンを高精度で形成できることになり、半導体装置の微細
化を達成できる。反射防止膜としてはTiNやTiON
等のTi化合物やアモルファスシリコン(α−Si、非
晶質Si)等が用いられている。特に、Ti化合物から
なる反射防止膜は反射率が低いので広く使用されてい
る。
光の反射を防止する反射防止膜を利用した配線パターン
形成方法が知られている。この反射防止膜を利用した配
線パターン形成方法とは、Al合金配線パターンを形成
するためのAl合金配線膜の上に反射防止膜を形成し、
この反射防止膜の上にレジスト膜を形成し、このレジス
ト膜を所定のパターンに露光してレジストマスクを形成
する方法である。このように反射防止膜をAl合金配線
膜の上に形成すると、反射率の高いAl合金配線膜で露
光光が反射、散乱されないためレジストマスクを高精度
で形成できる。これにより、配線間隔の短い配線パター
ンを高精度で形成できることになり、半導体装置の微細
化を達成できる。反射防止膜としてはTiNやTiON
等のTi化合物やアモルファスシリコン(α−Si、非
晶質Si)等が用いられている。特に、Ti化合物から
なる反射防止膜は反射率が低いので広く使用されてい
る。
【0003】また、半導体装置の高速化・高集積化等を
達成するために、SiO2 からなる層間絶縁膜を使って
形成された多層配線構造が知られている。多層配線構造
では、上下の配線同士を接続するために層間絶縁膜にス
ルーホールが形成される。このスルーホールを形成する
に当たっては、層間絶縁膜の上に所定のパターンのレジ
ストマスクを形成して層間絶縁膜をエッチングする。層
間絶縁膜のエッチング工程では、エッチング速度が大き
く、スルーホール形状の制御性に優れると共に下地であ
るAl合金との選択性も見込めるCF4 ガス、C2 F6
ガス、CHF3ガス等のフロロカーボン系(フッ化炭素
系)ガスと、ArガスやHeガス等の希バスとを混合し
た混合ガスが使用され、プラズマ雰囲気中で反応性イオ
ンエッチングが行われる。
達成するために、SiO2 からなる層間絶縁膜を使って
形成された多層配線構造が知られている。多層配線構造
では、上下の配線同士を接続するために層間絶縁膜にス
ルーホールが形成される。このスルーホールを形成する
に当たっては、層間絶縁膜の上に所定のパターンのレジ
ストマスクを形成して層間絶縁膜をエッチングする。層
間絶縁膜のエッチング工程では、エッチング速度が大き
く、スルーホール形状の制御性に優れると共に下地であ
るAl合金との選択性も見込めるCF4 ガス、C2 F6
ガス、CHF3ガス等のフロロカーボン系(フッ化炭素
系)ガスと、ArガスやHeガス等の希バスとを混合し
た混合ガスが使用され、プラズマ雰囲気中で反応性イオ
ンエッチングが行われる。
【0004】さらに半導体装置を微細化・高集積化する
ために、上記の反射防止膜と多層配線構造の両者を備え
た半導体装置が製造されている。この半導体装置を製造
するに当たっては、Al合金配線の上に反射防止膜が形
成され、この反射防止膜の上に層間絶縁膜が形成され
る。その後、上下の配線同士を接続するためのスルーホ
ールを形成する。その際、スルーホール形成用のレジス
ト膜を形成するが、このときもAl合金配線上の反射防
止膜があるので、配線パターンに段差があっても露光光
の反射、散乱が抑えられ、径がサブミクロン以下のスル
ーホール形成用レジストマスクを高精度で形成できるこ
ととなる。
ために、上記の反射防止膜と多層配線構造の両者を備え
た半導体装置が製造されている。この半導体装置を製造
するに当たっては、Al合金配線の上に反射防止膜が形
成され、この反射防止膜の上に層間絶縁膜が形成され
る。その後、上下の配線同士を接続するためのスルーホ
ールを形成する。その際、スルーホール形成用のレジス
ト膜を形成するが、このときもAl合金配線上の反射防
止膜があるので、配線パターンに段差があっても露光光
の反射、散乱が抑えられ、径がサブミクロン以下のスル
ーホール形成用レジストマスクを高精度で形成できるこ
ととなる。
【0005】スルーホールは反応性イオンエッチングで
形成されるが、層間絶縁膜には1μm程度の膜厚差があ
るので、層間絶縁膜が薄いところでは反射防止膜を含む
配線表面へのエッチングが長時間行われることになる。
通常Ti化合物はフッ素系ガスのプラズマ中ではエッチ
ングされやすく、フロロカーボン系ガスのプラズマに長
時間さらされることにより反射防止膜であるTi化合物
は除去される。反射防止膜がエッチングされ除去される
と、Al合金配線が露出しエッチングされる。この結
果、Alを含む残渣がスルーホール側壁やAl合金配線
の表面に付着し、配線信頼性が低下する。また、長時間
フロロカーボン系ガスのプラズマにAl合金表面がさら
されると、Al合金表面がフッ化し高抵抗の変質層にな
るという問題もある。さらにAl合金配線が露出してい
ると、後工程のウエット洗浄時にAl合金の電池効果に
よってAl合金配線にマイクロコロージョンが発生し、
配線信頼性が低下する。これらの問題はスルーホールが
微細化するにつれ一層深刻になる。この理由は、Alを
含む残渣はスルーホールのアスペクト比が1以上となる
微細孔で顕著になるからであり、また、Al合金表層の
フッ化やAl合金配線のマイクロコロージョンの問題
は、スルーホール径の縮小に伴い接続不良の原因となる
確率が著しく高まるからである。
形成されるが、層間絶縁膜には1μm程度の膜厚差があ
るので、層間絶縁膜が薄いところでは反射防止膜を含む
配線表面へのエッチングが長時間行われることになる。
通常Ti化合物はフッ素系ガスのプラズマ中ではエッチ
ングされやすく、フロロカーボン系ガスのプラズマに長
時間さらされることにより反射防止膜であるTi化合物
は除去される。反射防止膜がエッチングされ除去される
と、Al合金配線が露出しエッチングされる。この結
果、Alを含む残渣がスルーホール側壁やAl合金配線
の表面に付着し、配線信頼性が低下する。また、長時間
フロロカーボン系ガスのプラズマにAl合金表面がさら
されると、Al合金表面がフッ化し高抵抗の変質層にな
るという問題もある。さらにAl合金配線が露出してい
ると、後工程のウエット洗浄時にAl合金の電池効果に
よってAl合金配線にマイクロコロージョンが発生し、
配線信頼性が低下する。これらの問題はスルーホールが
微細化するにつれ一層深刻になる。この理由は、Alを
含む残渣はスルーホールのアスペクト比が1以上となる
微細孔で顕著になるからであり、また、Al合金表層の
フッ化やAl合金配線のマイクロコロージョンの問題
は、スルーホール径の縮小に伴い接続不良の原因となる
確率が著しく高まるからである。
【0006】そこで、Alを含む残渣を除去する方法と
して、次の(1)の方法が提案されている。 (1)層間絶縁膜にテーパ付きのスルーホールを形成
し、スルーホール形成後にスルーホール内部をイオン衝
撃して残渣を除去する(SiO2 テーパド エッチン
グ エンプロイング マグネトロン ディスチャージ
ドライプロセス1990年 105頁(Ohiwa e
t al. “SiO2 Tapered Etchi
ng Employing Magnetron Di
scharge” 1990 Dry Process
Symposium, p105)参照)。
して、次の(1)の方法が提案されている。 (1)層間絶縁膜にテーパ付きのスルーホールを形成
し、スルーホール形成後にスルーホール内部をイオン衝
撃して残渣を除去する(SiO2 テーパド エッチン
グ エンプロイング マグネトロン ディスチャージ
ドライプロセス1990年 105頁(Ohiwa e
t al. “SiO2 Tapered Etchi
ng Employing Magnetron Di
scharge” 1990 Dry Process
Symposium, p105)参照)。
【0007】また、後工程のウエット洗浄時にAl合金
の電池効果によるAl合金配線上のマイクロコロージョ
ンを抑えるためには、次の(2)〜(3)のような方法
が提案されている。 (2)水洗工程前にAl合金表面に不動態被膜を形成す
る(特開平4−356927号公報参照)、 (3)超純水に脱酸素処理を施し水洗する(特開平4−
51521号公報参照)。
の電池効果によるAl合金配線上のマイクロコロージョ
ンを抑えるためには、次の(2)〜(3)のような方法
が提案されている。 (2)水洗工程前にAl合金表面に不動態被膜を形成す
る(特開平4−356927号公報参照)、 (3)超純水に脱酸素処理を施し水洗する(特開平4−
51521号公報参照)。
【0008】また、層間絶縁膜をエッチングする際にA
l合金配線の露出を防止するためには、次の(4)〜
(6)のような方法が提案されている。 (4)Al合金配線と反射防止膜(TiN膜)との間に
W膜を挾んだTiN/W/Al配線構造を形成し、この
W膜をエッチングストッパとして用いて、Al合金配線
の露出を防止する(ハイリー リライアブル マルチレ
ベル インターコネクション プロセス フォー 0.
6μm CMOS デバイス ビミックコンファレンス
1991年6月11−12 13項(Takata
etal.“A Highly Reliable M
utilevel Interconnection
Process For 0.6μm CMOS De
vices” June 11−12, 1991,
VMIC Conference, p13)参照)。
l合金配線の露出を防止するためには、次の(4)〜
(6)のような方法が提案されている。 (4)Al合金配線と反射防止膜(TiN膜)との間に
W膜を挾んだTiN/W/Al配線構造を形成し、この
W膜をエッチングストッパとして用いて、Al合金配線
の露出を防止する(ハイリー リライアブル マルチレ
ベル インターコネクション プロセス フォー 0.
6μm CMOS デバイス ビミックコンファレンス
1991年6月11−12 13項(Takata
etal.“A Highly Reliable M
utilevel Interconnection
Process For 0.6μm CMOS De
vices” June 11−12, 1991,
VMIC Conference, p13)参照)。
【0009】(5)アモルファスシリコンを反射防止膜
として用いると共にエッチングストッパとしても利用し
て、Al合金配線の露出を防止する(特開平2−270
347号公報参照)。 (6)Ti化合物を反射防止膜として用いると共にエッ
チングストッパとしても利用して、Al合金配線の露出
を防止する(特開平3−292757号公報参照)。
として用いると共にエッチングストッパとしても利用し
て、Al合金配線の露出を防止する(特開平2−270
347号公報参照)。 (6)Ti化合物を反射防止膜として用いると共にエッ
チングストッパとしても利用して、Al合金配線の露出
を防止する(特開平3−292757号公報参照)。
【0010】
【発明が解決しようとする課題】ところが、上記(1)
の方法では、層間絶縁膜に膜厚差や段差があると、テー
パ付きスルーホールの仕上り寸法を一定に制御すること
が困難となる。また、層間絶縁膜の膜厚が厚くなるとA
l合金配線までスルーホールを到達させるためにスルー
ホールの上部を拡げるので、微細化を達成できないとい
う問題がある。しかもテーパ付きスルーホールを形成し
てエッチング残渣を除去しても、Al合金配線は露出し
たままであるので、上述したように、後工程のウエット
洗浄の際にAl合金の電池効果によってAl合金配線に
マイクロコロージョンが発生し、このため配線信頼性が
低下するという問題を解決できない。
の方法では、層間絶縁膜に膜厚差や段差があると、テー
パ付きスルーホールの仕上り寸法を一定に制御すること
が困難となる。また、層間絶縁膜の膜厚が厚くなるとA
l合金配線までスルーホールを到達させるためにスルー
ホールの上部を拡げるので、微細化を達成できないとい
う問題がある。しかもテーパ付きスルーホールを形成し
てエッチング残渣を除去しても、Al合金配線は露出し
たままであるので、上述したように、後工程のウエット
洗浄の際にAl合金の電池効果によってAl合金配線に
マイクロコロージョンが発生し、このため配線信頼性が
低下するという問題を解決できない。
【0011】上記(2)〜(3)の方法では、Al合金
配線の表面を不動態化するために何らかの改質を施す工
程が増えるので、スループットが低下するという問題が
ある。また、超純水に脱酸素処理を施すためには、設備
の改造や新装置の導入を余儀無くされるので、コストが
上昇する等の問題がある。さらにこれ等の方法だけで
は、Al配線合金のマイクロコロージョンは防げても、
スルーホールエッチング後に発生するAlの残渣を除去
することはできないという問題もある。
配線の表面を不動態化するために何らかの改質を施す工
程が増えるので、スループットが低下するという問題が
ある。また、超純水に脱酸素処理を施すためには、設備
の改造や新装置の導入を余儀無くされるので、コストが
上昇する等の問題がある。さらにこれ等の方法だけで
は、Al配線合金のマイクロコロージョンは防げても、
スルーホールエッチング後に発生するAlの残渣を除去
することはできないという問題もある。
【0012】上記(4)〜(5)の方法では、Alを含
む残渣の発生とAl配線合金のマイクロコロージョンの
抑止を共に達成できるが、(4)の方法ではW膜を形成
する工程が増えるのでスループットが低下するという問
題がある。また、配線構造が積層化することにより配線
パターンのドライエッチング時の困難性が増すなどの問
題もある。(5)の方法では、アモルファスシリコンの
反射率はTi化合物の反射率に比べ高いので、Ti化合
物を用いた場合に比べレジストマスクを高精度で形成で
きないという問題がある。また、スルーホールの形成後
にアモルファスシリコンを選択除去する工程が増えるの
でスループットが低下するという問題もある。
む残渣の発生とAl配線合金のマイクロコロージョンの
抑止を共に達成できるが、(4)の方法ではW膜を形成
する工程が増えるのでスループットが低下するという問
題がある。また、配線構造が積層化することにより配線
パターンのドライエッチング時の困難性が増すなどの問
題もある。(5)の方法では、アモルファスシリコンの
反射率はTi化合物の反射率に比べ高いので、Ti化合
物を用いた場合に比べレジストマスクを高精度で形成で
きないという問題がある。また、スルーホールの形成後
にアモルファスシリコンを選択除去する工程が増えるの
でスループットが低下するという問題もある。
【0013】上記(6)の方法では反射防止膜であるT
i化合物がエッチングストッパを兼ねるので、工程の増
加や、配線パターン形成時のドライエッチング時の困難
性といった問題は回避できる。しかし、この方法には以
下のような問題がある。通常、スルーホール形成には、
層間絶縁膜をエッチングした後、引き続き行われるオー
バーエッチング時に、配線パターンを構成するメタルの
エッチングが進行する。このメタルが従来までのAl合
金であればAlのフッ化物の蒸気圧が低いため、ほとん
どエッチングは進行しない。一方、前述したとおり、T
i化合物の場合、Tiのフッ化物の蒸気圧は比較的高
く、オーバーエッチング時にエッチングが容易に進行す
る。そのためTi化合物のエッチングを抑える工夫が必
要になる。この場合、一般的には、フロロカーボン系の
プラズマにより生成されるCxFy(但し、x、yは整
数)の組成をもつポリマーをTi化合物上に堆積させて
エッチング速度を小さくする手法が用いられる。ただ
し、この方法ではポリマーが生成しやすいエッチング条
件のために、スルーホール形状にテーパ角がつくこと、
マイクロローディング効果が発生することなど、層間絶
縁膜自体のエッチングが不安定になるという問題があ
る。別の手段として、Ti化合物を1000オングスト
ローム程度に厚膜化する場合もある。しかし、TiN等
の反射率はその膜厚により変動することが知られおり、
反射率が最も低いのは、膜厚200〜500オングスト
ロームである。このためTi化合物を厚膜化してしまう
と、充分な反射防止効果が得られないという問題があ
る。
i化合物がエッチングストッパを兼ねるので、工程の増
加や、配線パターン形成時のドライエッチング時の困難
性といった問題は回避できる。しかし、この方法には以
下のような問題がある。通常、スルーホール形成には、
層間絶縁膜をエッチングした後、引き続き行われるオー
バーエッチング時に、配線パターンを構成するメタルの
エッチングが進行する。このメタルが従来までのAl合
金であればAlのフッ化物の蒸気圧が低いため、ほとん
どエッチングは進行しない。一方、前述したとおり、T
i化合物の場合、Tiのフッ化物の蒸気圧は比較的高
く、オーバーエッチング時にエッチングが容易に進行す
る。そのためTi化合物のエッチングを抑える工夫が必
要になる。この場合、一般的には、フロロカーボン系の
プラズマにより生成されるCxFy(但し、x、yは整
数)の組成をもつポリマーをTi化合物上に堆積させて
エッチング速度を小さくする手法が用いられる。ただ
し、この方法ではポリマーが生成しやすいエッチング条
件のために、スルーホール形状にテーパ角がつくこと、
マイクロローディング効果が発生することなど、層間絶
縁膜自体のエッチングが不安定になるという問題があ
る。別の手段として、Ti化合物を1000オングスト
ローム程度に厚膜化する場合もある。しかし、TiN等
の反射率はその膜厚により変動することが知られおり、
反射率が最も低いのは、膜厚200〜500オングスト
ロームである。このためTi化合物を厚膜化してしまう
と、充分な反射防止効果が得られないという問題があ
る。
【0014】本発明は、上記事情に鑑み、安定したエッ
チング条件でAl合金配線の露出を防止してスルーホー
ルを形成できる半導体装置の製造方法を提供することを
第1の目的とする。また、スルーホールにTi含有ポリ
マーが堆積しても、スルーホール形成後にこのTi含有
ポリマーを除去できる半導体装置の製造方法を提供する
ことを第2の目的とする。
チング条件でAl合金配線の露出を防止してスルーホー
ルを形成できる半導体装置の製造方法を提供することを
第1の目的とする。また、スルーホールにTi含有ポリ
マーが堆積しても、スルーホール形成後にこのTi含有
ポリマーを除去できる半導体装置の製造方法を提供する
ことを第2の目的とする。
【0015】さらに、スルーホール形成のためのエッチ
ング時にTi含有ポリマーの堆積を防止できる半導体装
置の製造方法を提供することを第3の目的とする。
ング時にTi含有ポリマーの堆積を防止できる半導体装
置の製造方法を提供することを第3の目的とする。
【0016】
【課題を解決するための手段】上記第1の目的を達成す
るための本発明の第1の半導体装置の製造方法は、下層
のAl合金配線との間にTi化合物からなる反射防止膜
を挾んだ層間絶縁膜に、レジストマスクを用いてスルー
ホールを形成する工程を含む半導体装置の製造方法にお
いて、スルーホール形成時にTi化合物上にTi含有ポ
リマーを堆積する工程を含むことを特徴とするものであ
る。
るための本発明の第1の半導体装置の製造方法は、下層
のAl合金配線との間にTi化合物からなる反射防止膜
を挾んだ層間絶縁膜に、レジストマスクを用いてスルー
ホールを形成する工程を含む半導体装置の製造方法にお
いて、スルーホール形成時にTi化合物上にTi含有ポ
リマーを堆積する工程を含むことを特徴とするものであ
る。
【0017】スルーホールを形成時にTi化合物上にT
i含有ポリマーを堆積するためには、レジストマスクを
用いてスルーホールを形成する工程を含む半導体装置の
製造方法において、ウエハの表面積に対する開口率が1
%以上のレジストマスクを用いて反応性イオンエッチン
グにより前記層間絶縁膜にスルーホールを形成すればよ
い。
i含有ポリマーを堆積するためには、レジストマスクを
用いてスルーホールを形成する工程を含む半導体装置の
製造方法において、ウエハの表面積に対する開口率が1
%以上のレジストマスクを用いて反応性イオンエッチン
グにより前記層間絶縁膜にスルーホールを形成すればよ
い。
【0018】ここで、ウエハのスクライブライン部に配
線パターンを形成することにより、前記開口率を1%以
上にすることが好ましい。さらに、開口率は1%以上1
0%以下の範囲内であることが好ましい。また、上記第
2の目的を達成するための本発明の第2の半導体装置の
製造方法は、ウエハに形成されたAl合金配線にTi化
合物からなる反射防止膜を形成する第1の工程と、前記
Al合金配線及び前記反射防止膜が形成されたウエハ上
の層間絶縁膜を形成する第2の工程と、前記層間絶縁膜
の上にレジストマスクを形成する第3の工程と、フロロ
カーボン系ガスを用いたプラズマ雰囲気中で反応性イオ
ンエッチングにより前記層間絶縁膜にスルーホールを形
成する第4の工程と、該スルーホールが形成されたウエ
ハを純水洗浄する第5の工程と、該純水洗浄されたウエ
ハをアッシング処理して前記レジストマスクを除去する
第6の工程とを含むことを特徴とするものである。
線パターンを形成することにより、前記開口率を1%以
上にすることが好ましい。さらに、開口率は1%以上1
0%以下の範囲内であることが好ましい。また、上記第
2の目的を達成するための本発明の第2の半導体装置の
製造方法は、ウエハに形成されたAl合金配線にTi化
合物からなる反射防止膜を形成する第1の工程と、前記
Al合金配線及び前記反射防止膜が形成されたウエハ上
の層間絶縁膜を形成する第2の工程と、前記層間絶縁膜
の上にレジストマスクを形成する第3の工程と、フロロ
カーボン系ガスを用いたプラズマ雰囲気中で反応性イオ
ンエッチングにより前記層間絶縁膜にスルーホールを形
成する第4の工程と、該スルーホールが形成されたウエ
ハを純水洗浄する第5の工程と、該純水洗浄されたウエ
ハをアッシング処理して前記レジストマスクを除去する
第6の工程とを含むことを特徴とするものである。
【0019】ここで、前記第5の工程及び前記第6の工
程に代えて、前記第4の工程でスルーホールが形成され
たウエハを、酸素ガスとフッ素含有ガスとを混合した混
合ガスのプラズマ雰囲気中でアッシング処理してもよ
い。また、上記第3の目的を達成するための本発明の第
3の半導体装置の製造方法は、下層のAl配線との間に
Ti化合物からなる反射防止膜を挾んだ層間絶縁膜に、
レジストマスクを用いてスルーホールを形成する工程を
含む半導体装置の製造方法において、前記工程が、前記
スルーホールに堆積するTi含有ポリマーの脱離温度程
度に前記ウエハの表面温度を保持して、フロロカーボン
系ガスと希ガスとを混合した混合ガスのプラズマ雰囲気
中で反応性イオンエッチングにより前記層間絶縁膜にス
ルーホールを形成する工程であることを特徴とするもの
である。
程に代えて、前記第4の工程でスルーホールが形成され
たウエハを、酸素ガスとフッ素含有ガスとを混合した混
合ガスのプラズマ雰囲気中でアッシング処理してもよ
い。また、上記第3の目的を達成するための本発明の第
3の半導体装置の製造方法は、下層のAl配線との間に
Ti化合物からなる反射防止膜を挾んだ層間絶縁膜に、
レジストマスクを用いてスルーホールを形成する工程を
含む半導体装置の製造方法において、前記工程が、前記
スルーホールに堆積するTi含有ポリマーの脱離温度程
度に前記ウエハの表面温度を保持して、フロロカーボン
系ガスと希ガスとを混合した混合ガスのプラズマ雰囲気
中で反応性イオンエッチングにより前記層間絶縁膜にス
ルーホールを形成する工程であることを特徴とするもの
である。
【0020】ここで、ウエハの表面積に対するレジスト
マスク開口部の面積の比で定義されるレジストマスクの
開口率R(%)とウエハ表面温度T(℃)とが、 10×log(R)+90≧T≧10×log(R)+
70 の条件で定められる領域内でエッチングを行うことが好
ましい。
マスク開口部の面積の比で定義されるレジストマスクの
開口率R(%)とウエハ表面温度T(℃)とが、 10×log(R)+90≧T≧10×log(R)+
70 の条件で定められる領域内でエッチングを行うことが好
ましい。
【0021】
【作用】本発明は、スルーホールを形成する際にTi含
有ポリマーが発生する場合があり、さらにそのTi含有
ポリマーがTiNのエッチング速度に影響を与え、かつ
Ti含有ポリマーの発生がレジストマスクの開口率やエ
ッチング条件に依存するという現象を本発明者が見い出
したことによる。
有ポリマーが発生する場合があり、さらにそのTi含有
ポリマーがTiNのエッチング速度に影響を与え、かつ
Ti含有ポリマーの発生がレジストマスクの開口率やエ
ッチング条件に依存するという現象を本発明者が見い出
したことによる。
【0022】先ず、本発明の第1の半導体装置の製造方
法を見い出した経過を説明する。本発明者は、スルーホ
ールを形成する際に、Ti化合物上にTi含有ポリマー
が堆積することにより、Ti化合物のエッチングが抑え
られるという現象を見い出し、本発明の第1の半導体の
製造方法を発明した。具体的には、Ti含有ポリマーの
発生がレジストマスクの開口率に依存する特性を利用す
ればよい。
法を見い出した経過を説明する。本発明者は、スルーホ
ールを形成する際に、Ti化合物上にTi含有ポリマー
が堆積することにより、Ti化合物のエッチングが抑え
られるという現象を見い出し、本発明の第1の半導体の
製造方法を発明した。具体的には、Ti含有ポリマーの
発生がレジストマスクの開口率に依存する特性を利用す
ればよい。
【0023】図1(a)は、反応性スパッタリングによ
り形成されたTiN膜に、CF4 ガス、CHF3 ガス、
及びArガスを混合した混合ガスを用いてRIE(反応
性イオンエッチング)を行ったときの、ウエハの表面積
に対するレジストマスクの開口率とTiN膜エッチング
速度との関係を示すグラフである。図1に示されるよう
に、レジストマスク開口率が1%以上になると、TiN
膜エッチング速度は小さくなり、レジストマスクの開口
率10%のときにTiN膜エッチング速度は100オン
グストローム/min以下であることが判明した。ま
た、図1(b)に、TiN膜のエッチング速度に対する
プラズマ酸化膜のエッチング速度の比で定義されるTi
N選択比を示す。プラズマ酸化膜のエッチング速度はレ
ジストマスクの開口率に依存せず一定であり、その結
果、TiN選択比はレジストマスクの開口率1%以上で
20以上になることが判明した。また、レジストマスク
の開口率が1%以上では、TiN膜表面に約100オン
グストローム程度のTi含有ポリマー層が発生してい
る。よって、TiNエッチング速度の低下の原因は、開
口率を増加させることによりTi反応生成物が増加し、
それが材料となってTi含有ポリマーが発生し、このT
i含有ポリマーがスルーホール底部に堆積することによ
りエッチングが抑制された、と説明できる。したがっ
て、エッチング速度を小さくするためにレジストマスク
の開口率を1%以上にすることが必要である。また、レ
ジストマスク開口率が10%を超えると、TiN膜エッ
チング速度は極端に低下する一方、Ti含有ポリマーの
堆積量が過剰に促進される。その結果、Ti含有ポリマ
ーがスルーホールを塞いでしまう。このような過剰なT
i含有ポリマーは、従来行われているようなアッシング
やウエット洗浄の組み合わせでは除去できず、特殊な後
処理プロセスが必要となる。このためレジスト膜の開口
率は、1%以上10%以下が好ましい。
り形成されたTiN膜に、CF4 ガス、CHF3 ガス、
及びArガスを混合した混合ガスを用いてRIE(反応
性イオンエッチング)を行ったときの、ウエハの表面積
に対するレジストマスクの開口率とTiN膜エッチング
速度との関係を示すグラフである。図1に示されるよう
に、レジストマスク開口率が1%以上になると、TiN
膜エッチング速度は小さくなり、レジストマスクの開口
率10%のときにTiN膜エッチング速度は100オン
グストローム/min以下であることが判明した。ま
た、図1(b)に、TiN膜のエッチング速度に対する
プラズマ酸化膜のエッチング速度の比で定義されるTi
N選択比を示す。プラズマ酸化膜のエッチング速度はレ
ジストマスクの開口率に依存せず一定であり、その結
果、TiN選択比はレジストマスクの開口率1%以上で
20以上になることが判明した。また、レジストマスク
の開口率が1%以上では、TiN膜表面に約100オン
グストローム程度のTi含有ポリマー層が発生してい
る。よって、TiNエッチング速度の低下の原因は、開
口率を増加させることによりTi反応生成物が増加し、
それが材料となってTi含有ポリマーが発生し、このT
i含有ポリマーがスルーホール底部に堆積することによ
りエッチングが抑制された、と説明できる。したがっ
て、エッチング速度を小さくするためにレジストマスク
の開口率を1%以上にすることが必要である。また、レ
ジストマスク開口率が10%を超えると、TiN膜エッ
チング速度は極端に低下する一方、Ti含有ポリマーの
堆積量が過剰に促進される。その結果、Ti含有ポリマ
ーがスルーホールを塞いでしまう。このような過剰なT
i含有ポリマーは、従来行われているようなアッシング
やウエット洗浄の組み合わせでは除去できず、特殊な後
処理プロセスが必要となる。このためレジスト膜の開口
率は、1%以上10%以下が好ましい。
【0024】ここで、スクライブ部に配線パターンを形
成した場合は、配線パターン上のレジストマスクの開口
率を変えることができる。これにより、回路部のレジス
トマスクの開口率が小さくてもウエハの表面積に対する
レジストマスクの開口率を例えば1%〜10%程度にで
きるので、TiN膜をエッチングストッパとして利用で
きる。
成した場合は、配線パターン上のレジストマスクの開口
率を変えることができる。これにより、回路部のレジス
トマスクの開口率が小さくてもウエハの表面積に対する
レジストマスクの開口率を例えば1%〜10%程度にで
きるので、TiN膜をエッチングストッパとして利用で
きる。
【0025】次に、本発明の第2の半導体装置の製造方
法の作用を説明する。本発明者は、第2の半導体装置の
製造方法を発明するに当たり、鋭意研究・実験を重ねた
結果、以下のような知見を見い出した。 (1)層間絶縁膜にスルーホールを形成する際に、フロ
ロカーボン系のガスを使用すると、Ti化合物の表面あ
るいはレジストの表層にTi含有ポリマーが堆積する。
このポリマー層に含まれるTiは、Ti−FやTi−O
等の結合を持っている。このTi含有ポリマーが約10
0オングストローム程度の厚みであれば問題ないが、過
剰に発生した場合、通常のアッシング工程を連続的に行
うと、ポリマーに含まれているTi反応生成物が全て酸
化され、強固な変質層となりウエット洗浄で剥離できな
くなる。
法の作用を説明する。本発明者は、第2の半導体装置の
製造方法を発明するに当たり、鋭意研究・実験を重ねた
結果、以下のような知見を見い出した。 (1)層間絶縁膜にスルーホールを形成する際に、フロ
ロカーボン系のガスを使用すると、Ti化合物の表面あ
るいはレジストの表層にTi含有ポリマーが堆積する。
このポリマー層に含まれるTiは、Ti−FやTi−O
等の結合を持っている。このTi含有ポリマーが約10
0オングストローム程度の厚みであれば問題ないが、過
剰に発生した場合、通常のアッシング工程を連続的に行
うと、ポリマーに含まれているTi反応生成物が全て酸
化され、強固な変質層となりウエット洗浄で剥離できな
くなる。
【0026】(2)一方、アッシング以前に純水洗浄を
行うと、TiFx等の可溶性の成分が除去され、残った
CxFy成分はアッシングで容易に除去できる。 (3)またエッチング直後に、酸素ガスとフッ素含有ガ
スとを混合した混合ガスのプラズマによりウエハをアッ
シングしてポリマー層を除去しても同様の効果がある。
行うと、TiFx等の可溶性の成分が除去され、残った
CxFy成分はアッシングで容易に除去できる。 (3)またエッチング直後に、酸素ガスとフッ素含有ガ
スとを混合した混合ガスのプラズマによりウエハをアッ
シングしてポリマー層を除去しても同様の効果がある。
【0027】したがって、本発明によれば、レジストマ
スクの開口率を限定する必要がなくなる。Ti含有ポリ
マーが過剰に発生する条件(例えば、前記第1の半導体
装置の製造方法で述べたレジストマスク開口率10%以
上のウエハ)を使用した場合、TiNエッチングレート
は一層小さくなる。このため、スルーホール形成の際の
エッチングストッパとして、Ti化合物からなる反射防
止膜をさらに効果的に用いることができる。
スクの開口率を限定する必要がなくなる。Ti含有ポリ
マーが過剰に発生する条件(例えば、前記第1の半導体
装置の製造方法で述べたレジストマスク開口率10%以
上のウエハ)を使用した場合、TiNエッチングレート
は一層小さくなる。このため、スルーホール形成の際の
エッチングストッパとして、Ti化合物からなる反射防
止膜をさらに効果的に用いることができる。
【0028】また、Ti含有ポリマーの生成が過剰では
ない条件(たとえばレジスト開口率1〜10%、あるい
はそれ以下)でエッチングを行う場合でも、残渣として
わずかに残るTi含有ポリマーが除去されるので、従来
法に比べ安定したスルーホールが形成できる。次に、本
発明の第3の半導体装置の製造方法の作用を説明する。
ない条件(たとえばレジスト開口率1〜10%、あるい
はそれ以下)でエッチングを行う場合でも、残渣として
わずかに残るTi含有ポリマーが除去されるので、従来
法に比べ安定したスルーホールが形成できる。次に、本
発明の第3の半導体装置の製造方法の作用を説明する。
【0029】本発明の第3の半導体装置の製造方法によ
れば、フロロカーボン系ガスのプラズマ雰囲気中で、ウ
エハの表面温度をTi含有ポリマー脱離温度程度に保持
して反応性イオンエッチングにより選択的にスルーホー
ルを形成する。このため、Ti含有ポリマーが過剰に発
生する条件(たとえば前記第1の半導体装置の製造方法
で述べたレジストマスク開口率10%以上のウエハ)で
も、スルーホール内に堆積しようとする大部分のTi含
有ポリマーを蒸発させて除去することができる。残渣と
なって残るわずかなTi含有ポリマーは、従来のアッシ
ングおよびウエット洗浄の組み合わせにより除去でき
る。また、スルーホールが形成される層間絶縁膜のエッ
チング特性(エッチング速度、エッチングの均一性、形
成される層間絶縁膜のエッチング形状など)の劣化や選
択比が変化しないため、良好なエッチングを行うことが
できる。
れば、フロロカーボン系ガスのプラズマ雰囲気中で、ウ
エハの表面温度をTi含有ポリマー脱離温度程度に保持
して反応性イオンエッチングにより選択的にスルーホー
ルを形成する。このため、Ti含有ポリマーが過剰に発
生する条件(たとえば前記第1の半導体装置の製造方法
で述べたレジストマスク開口率10%以上のウエハ)で
も、スルーホール内に堆積しようとする大部分のTi含
有ポリマーを蒸発させて除去することができる。残渣と
なって残るわずかなTi含有ポリマーは、従来のアッシ
ングおよびウエット洗浄の組み合わせにより除去でき
る。また、スルーホールが形成される層間絶縁膜のエッ
チング特性(エッチング速度、エッチングの均一性、形
成される層間絶縁膜のエッチング形状など)の劣化や選
択比が変化しないため、良好なエッチングを行うことが
できる。
【0030】図2に示されるように、Ti含有ポリマー
の脱離温度はウエハの表面積に対するレジスト開口率に
依存する。ウエハ表面積に対するレジストマスク開口部
の面積の比で定義されるレジストマスクの開口率R
(%)とウエハ表面温度T(℃)とが、 T≧10×log(R)+70 の条件で定められる領域内でエッチングを行えば、Ti
含有ポリマー脱離温度以上となり、Ti含有ポリマーの
スルーホール内への堆積は抑止される。しかし、図2に
示されるように、 T>10×log(R)+90 の条件で定められる領域はTiNのエッチングが100
0オングストローム/min以上と急激に進行する領域
であるため、スルーホールエッチング時にTi化合物が
エッチングされてしまい、反射防止膜であるTi化合物
をエッチングストッパに用いることはできない。よっ
て、 10×log(R)+90≧T≧10×log(R)+
70 の条件はTi含有ポリマーの堆積と脱離が均衡する領域
であり、この領域でエッチングすればTiNのエッチン
グ速度を抑えたまま、Ti含有ポリマーの過剰な堆積も
防ぐことができる。従って、反射防止膜であるTi化合
物をエッチングストッパに用いることができる。さらに
言えば、自動終点検出や光学式膜厚計を用いた工程膜厚
管理を簡単に行うこと、等を考慮し、レジストマスクの
開口率を1%〜10%にすることが望ましく、よってウ
エハの表面を70℃以上100℃以下の温度範囲に保持
して反応性イオンエッチングを行えばよい。
の脱離温度はウエハの表面積に対するレジスト開口率に
依存する。ウエハ表面積に対するレジストマスク開口部
の面積の比で定義されるレジストマスクの開口率R
(%)とウエハ表面温度T(℃)とが、 T≧10×log(R)+70 の条件で定められる領域内でエッチングを行えば、Ti
含有ポリマー脱離温度以上となり、Ti含有ポリマーの
スルーホール内への堆積は抑止される。しかし、図2に
示されるように、 T>10×log(R)+90 の条件で定められる領域はTiNのエッチングが100
0オングストローム/min以上と急激に進行する領域
であるため、スルーホールエッチング時にTi化合物が
エッチングされてしまい、反射防止膜であるTi化合物
をエッチングストッパに用いることはできない。よっ
て、 10×log(R)+90≧T≧10×log(R)+
70 の条件はTi含有ポリマーの堆積と脱離が均衡する領域
であり、この領域でエッチングすればTiNのエッチン
グ速度を抑えたまま、Ti含有ポリマーの過剰な堆積も
防ぐことができる。従って、反射防止膜であるTi化合
物をエッチングストッパに用いることができる。さらに
言えば、自動終点検出や光学式膜厚計を用いた工程膜厚
管理を簡単に行うこと、等を考慮し、レジストマスクの
開口率を1%〜10%にすることが望ましく、よってウ
エハの表面を70℃以上100℃以下の温度範囲に保持
して反応性イオンエッチングを行えばよい。
【0031】ここでは、TiN膜の結果を示したが、他
のTi化合物、例えばTiON膜などにおいてもほとん
ど同様の結果が得られる。
のTi化合物、例えばTiON膜などにおいてもほとん
ど同様の結果が得られる。
【0032】
[実施例1]以下、図面を参照して本発明の半導体装置
の製造方法の実施例を説明する。図3は、本発明の第1
実施例を工程順に示す断面図である。回路部Aにおい
て、シリコン基板10の一面上に第1の層間絶縁膜12
を形成し、さらに第1層配線14としてAl合金膜80
00オングストロームをスパッタ法により形成し、この
第1層配線14の上に反射防止膜としてTiN膜16を
形成する。TiN膜の反射率は膜厚が200〜500オ
ングストロームのとき最も低下するため、このTiN膜
16の膜厚は500オングストローム程度にした。その
後、通常フォトリソグラフィ技術により所定のパターン
のフォトレジスト層18を形成する。同時に、ダミーパ
ターンとして用いる配線層を形成するために、スクライ
ブライン部Bにもフォトレジスト層18aを形成する
(図3(a))。
の製造方法の実施例を説明する。図3は、本発明の第1
実施例を工程順に示す断面図である。回路部Aにおい
て、シリコン基板10の一面上に第1の層間絶縁膜12
を形成し、さらに第1層配線14としてAl合金膜80
00オングストロームをスパッタ法により形成し、この
第1層配線14の上に反射防止膜としてTiN膜16を
形成する。TiN膜の反射率は膜厚が200〜500オ
ングストロームのとき最も低下するため、このTiN膜
16の膜厚は500オングストローム程度にした。その
後、通常フォトリソグラフィ技術により所定のパターン
のフォトレジスト層18を形成する。同時に、ダミーパ
ターンとして用いる配線層を形成するために、スクライ
ブライン部Bにもフォトレジスト層18aを形成する
(図3(a))。
【0033】上記フォトレジスト層18をマスクとし
て、BCl3 ガスとCl2 ガスとの混合ガスを用いた反
応性イオンエッチング法により、TiN膜16及びAl
の第1配線層14を選択的に除去し、Al配線パターン
を形成すると共に、スクライブライン部Bにもダミー配
線パターンを形成する(図3(b))。酸素プラズマに
よるアッシングでフォトレジスト層18、18aを除去
した後、プラズマ酸化膜を被着し、その後、塗布絶縁膜
(たとえばスピンオングラス)を利用したエッチバック
法など、よく知られた絶縁膜の平坦化処理を施し、膜厚
10000オングストロームの第2の層間絶縁膜20を
得る。次に、スルーホール22を形成する部分に対応し
た開口24aが形成されたフォトレジスト層24を形成
する。同時に、スクライブライン部Bのダミー配線パタ
ーン部のフォトレジスト層24にも開口24bを形成す
る(図3(c))。この時、スクライブライン部Bの開
口面積を操作することで、レジストマスクの開口面積
を、ウエハの表面積に対して1〜10%程度の開口率に
なるように形成する。次いでフォトレジスト層24をマ
スクにして層間絶縁膜20に、フロロカーボン系ガスの
プラズマを使用したRIE(反応イオンエッチング)に
よってスルーホール22を形成する(図3(d))。こ
の時、エッチング装置はアノードカップリング方式エッ
チャー50(図4参照)を使用し、また、エッチング条
件は、たとえば、ウエハ表面温度、圧力、RFパワー密
度、CF4 ガスとCHF3 ガスとArの流量が、それぞ
れ65℃、1.1Torr、4.8W/cm2 、25s
ccm、25sccm、1250sccmなる条件を用
いた。なお、ウエハ表面温度はTi含有ポリマーの発生
に影響を与えるが、ここでは充分な異方性形状が得られ
る65℃程度に設定した。尚、図4に示されるように、
アノードカップリング方式エッチャー50には、下部電
極52と、上部電極54、温度調整用冷媒56が備えら
れており、ウエハ51の裏面は、裏面冷却用ヘリウム5
3で冷却される。
て、BCl3 ガスとCl2 ガスとの混合ガスを用いた反
応性イオンエッチング法により、TiN膜16及びAl
の第1配線層14を選択的に除去し、Al配線パターン
を形成すると共に、スクライブライン部Bにもダミー配
線パターンを形成する(図3(b))。酸素プラズマに
よるアッシングでフォトレジスト層18、18aを除去
した後、プラズマ酸化膜を被着し、その後、塗布絶縁膜
(たとえばスピンオングラス)を利用したエッチバック
法など、よく知られた絶縁膜の平坦化処理を施し、膜厚
10000オングストロームの第2の層間絶縁膜20を
得る。次に、スルーホール22を形成する部分に対応し
た開口24aが形成されたフォトレジスト層24を形成
する。同時に、スクライブライン部Bのダミー配線パタ
ーン部のフォトレジスト層24にも開口24bを形成す
る(図3(c))。この時、スクライブライン部Bの開
口面積を操作することで、レジストマスクの開口面積
を、ウエハの表面積に対して1〜10%程度の開口率に
なるように形成する。次いでフォトレジスト層24をマ
スクにして層間絶縁膜20に、フロロカーボン系ガスの
プラズマを使用したRIE(反応イオンエッチング)に
よってスルーホール22を形成する(図3(d))。こ
の時、エッチング装置はアノードカップリング方式エッ
チャー50(図4参照)を使用し、また、エッチング条
件は、たとえば、ウエハ表面温度、圧力、RFパワー密
度、CF4 ガスとCHF3 ガスとArの流量が、それぞ
れ65℃、1.1Torr、4.8W/cm2 、25s
ccm、25sccm、1250sccmなる条件を用
いた。なお、ウエハ表面温度はTi含有ポリマーの発生
に影響を与えるが、ここでは充分な異方性形状が得られ
る65℃程度に設定した。尚、図4に示されるように、
アノードカップリング方式エッチャー50には、下部電
極52と、上部電極54、温度調整用冷媒56が備えら
れており、ウエハ51の裏面は、裏面冷却用ヘリウム5
3で冷却される。
【0034】この結果、TiN膜のエッチング速度に対
するプラズマ酸化膜のエッチング速度の比で定義される
TiN選択比は20以上になる。TiN選択比が20以
上であれば、スルーホール部の層間絶縁膜の膜厚差が1
μm程度あっても、TiN膜16は残存し、エッチング
ストッパとして作用する。またTiN膜16が残ってい
るので、洗浄時においてもAl合金の電池効果によるピ
ットが第1配線64に発生しない。なお、TiN膜表面
に約100オングストローム程度のTi含有ポリマー層
が発生するが、通常のアッシング、ウエット洗浄、およ
び、スパッタリングによる第2層配線26を形成する直
前のスパッタエッチング工程によるスルーホール抵抗値
の異常はない。
するプラズマ酸化膜のエッチング速度の比で定義される
TiN選択比は20以上になる。TiN選択比が20以
上であれば、スルーホール部の層間絶縁膜の膜厚差が1
μm程度あっても、TiN膜16は残存し、エッチング
ストッパとして作用する。またTiN膜16が残ってい
るので、洗浄時においてもAl合金の電池効果によるピ
ットが第1配線64に発生しない。なお、TiN膜表面
に約100オングストローム程度のTi含有ポリマー層
が発生するが、通常のアッシング、ウエット洗浄、およ
び、スパッタリングによる第2層配線26を形成する直
前のスパッタエッチング工程によるスルーホール抵抗値
の異常はない。
【0035】次に、図3(e)に示されるように、Al
の第2層配線26を全面に形成し、その後は通常工程通
り進める。または、スルーホール22にタングステン2
8を直接埋め込んでも良い。なお、本実施例では第1層
配線14と第2層配線26との接続の場合について説明
したが、本発明はこれに限られるものではなく、第2層
配線と第3層配線の接続など、多層配線構造に用いられ
る配線同士の接続の全てに適用できる。 [実施例2]次に、本発明の第2実施例を、図5を参照
して説明する。図5は第2実施例の半導体装置の製造方
法を工程順に示す断面図である。
の第2層配線26を全面に形成し、その後は通常工程通
り進める。または、スルーホール22にタングステン2
8を直接埋め込んでも良い。なお、本実施例では第1層
配線14と第2層配線26との接続の場合について説明
したが、本発明はこれに限られるものではなく、第2層
配線と第3層配線の接続など、多層配線構造に用いられ
る配線同士の接続の全てに適用できる。 [実施例2]次に、本発明の第2実施例を、図5を参照
して説明する。図5は第2実施例の半導体装置の製造方
法を工程順に示す断面図である。
【0036】先ず、図5(a)に示されるように、シリ
コン基板60の上に第1の層間絶縁膜62を形成し、そ
の上に膜厚8000オングストロームのAl合金膜より
なる第1層配線64をスパッタ法により形成し、さらに
第1層配線64に反射防止膜として500オングストロ
ームのTiN膜66を反応性スパッタ法により形成す
る。その後、周知のレジストプロセスにより配線形成用
の第1のフォトレジストパターン68を形成する。
コン基板60の上に第1の層間絶縁膜62を形成し、そ
の上に膜厚8000オングストロームのAl合金膜より
なる第1層配線64をスパッタ法により形成し、さらに
第1層配線64に反射防止膜として500オングストロ
ームのTiN膜66を反応性スパッタ法により形成す
る。その後、周知のレジストプロセスにより配線形成用
の第1のフォトレジストパターン68を形成する。
【0037】次に、図5(b)に示されるように、第1
のフォトレジストパターン68をマスクにして、BCl
3 ガスとCl2 ガスとの混合ガスを用いた反応性イオン
エッチング法により、TiN膜66、第1層配線64を
同時にエッチングし配線パターン70を形成し、その後
第1のフォトレジストパターン68を酸素プラズマによ
りアッシングする。
のフォトレジストパターン68をマスクにして、BCl
3 ガスとCl2 ガスとの混合ガスを用いた反応性イオン
エッチング法により、TiN膜66、第1層配線64を
同時にエッチングし配線パターン70を形成し、その後
第1のフォトレジストパターン68を酸素プラズマによ
りアッシングする。
【0038】次に、図5(c)に示されるように、配線
パターン70の上に、プラズマ酸化膜を被着し、その
後、塗布絶縁膜(たとえばスピンオングラス)を利用し
たエッチバック法など、よく知られた絶縁膜の平坦化処
理を施し、膜厚10000オングストロームの第2の層
間絶縁膜72を形成する。その後、第2の層間絶縁膜7
2の上にスルーホール形成用マスクとしてのフォトレジ
スト膜を形成し、パターニングして第2のフォトレジス
トパターン74を形成する。
パターン70の上に、プラズマ酸化膜を被着し、その
後、塗布絶縁膜(たとえばスピンオングラス)を利用し
たエッチバック法など、よく知られた絶縁膜の平坦化処
理を施し、膜厚10000オングストロームの第2の層
間絶縁膜72を形成する。その後、第2の層間絶縁膜7
2の上にスルーホール形成用マスクとしてのフォトレジ
スト膜を形成し、パターニングして第2のフォトレジス
トパターン74を形成する。
【0039】次に、図5(d)に示されるように、アノ
ードカップリング方式エッチャー(図4参照)を使用
し、第2のフォトレジストパターン74をマスクとして
第2の層間絶縁膜72に反応性イオンエッチングを行
い、スルーホール76を形成する。エッチングガスとし
てCF4 ガス、CHF3 ガス、及びArガスを混合した
混合ガスを用る。またこの時、TiN膜がエッチングさ
れる速度に対するプラズマ酸化膜がエッチングされる速
度の比(TiN選択比)が20以上となる条件を設定す
る。
ードカップリング方式エッチャー(図4参照)を使用
し、第2のフォトレジストパターン74をマスクとして
第2の層間絶縁膜72に反応性イオンエッチングを行
い、スルーホール76を形成する。エッチングガスとし
てCF4 ガス、CHF3 ガス、及びArガスを混合した
混合ガスを用る。またこの時、TiN膜がエッチングさ
れる速度に対するプラズマ酸化膜がエッチングされる速
度の比(TiN選択比)が20以上となる条件を設定す
る。
【0040】この比は、実施例1で示したようにレジス
トマスクの開口率に大きな影響を受ける。TiN選択比
20以上を得るために、ここではレジストマスクの開口
率1〜10%程度を使用した。ここで、TiN選択比を
20という値にしたのは、TiN膜66をエッチングス
トッパとして用いるためであって、本発明のための必須
の数値ではないことを付記しておく。エッチングは、た
とえば、ウエハ表面温度、圧力、RFパワー密度、CF
4 ガスとCHF3 ガスとArの流量が、それぞれ65
℃、1.1Torr、4.8W/cm2 、25scc
m、25sccm、1250sccmなる条件を用い
た。
トマスクの開口率に大きな影響を受ける。TiN選択比
20以上を得るために、ここではレジストマスクの開口
率1〜10%程度を使用した。ここで、TiN選択比を
20という値にしたのは、TiN膜66をエッチングス
トッパとして用いるためであって、本発明のための必須
の数値ではないことを付記しておく。エッチングは、た
とえば、ウエハ表面温度、圧力、RFパワー密度、CF
4 ガスとCHF3 ガスとArの流量が、それぞれ65
℃、1.1Torr、4.8W/cm2 、25scc
m、25sccm、1250sccmなる条件を用い
た。
【0041】第2の層間絶縁膜72がオーバーエッチン
グされ、TiN膜66がプラズマにさらされると、Ti
N膜66の表面や第2のフォトレジストパターン74の
表面にTi含有ポリマー75が堆積する。この段階にお
けるTiN膜66の表面のXPSスペクトルの特性の一
例を図6(a)に示す。図6(a)からTiN膜66の
上にFが検出され、Ti含有ポリマーに含まれているF
が残留していることが明らかである。
グされ、TiN膜66がプラズマにさらされると、Ti
N膜66の表面や第2のフォトレジストパターン74の
表面にTi含有ポリマー75が堆積する。この段階にお
けるTiN膜66の表面のXPSスペクトルの特性の一
例を図6(a)に示す。図6(a)からTiN膜66の
上にFが検出され、Ti含有ポリマーに含まれているF
が残留していることが明らかである。
【0042】次いで図5(d)に示される状態のウエハ
を、スプレー式洗浄装置を用いて例えば90秒間純水洗
浄する。これにより、図5(e)に示されるように、T
i反応生成物が溶出され、フロロカーボン系ポリマー7
8のみが残存する。その後、スピンドライで乾燥し、酸
素プラズマによるアッシングを行い、さらにアミン系の
剥離液によるウエット洗浄を施す。この結果、図5
(f)に示されるように、エッチング残渣のないスルー
ホール76が得られる。なお、スルーホール76の底部
にはTiN膜66が残っているので、洗浄時においても
Al合金の電池効果によるピット(マイクロコロージョ
ン)が第1配線64に発生しない。
を、スプレー式洗浄装置を用いて例えば90秒間純水洗
浄する。これにより、図5(e)に示されるように、T
i反応生成物が溶出され、フロロカーボン系ポリマー7
8のみが残存する。その後、スピンドライで乾燥し、酸
素プラズマによるアッシングを行い、さらにアミン系の
剥離液によるウエット洗浄を施す。この結果、図5
(f)に示されるように、エッチング残渣のないスルー
ホール76が得られる。なお、スルーホール76の底部
にはTiN膜66が残っているので、洗浄時においても
Al合金の電池効果によるピット(マイクロコロージョ
ン)が第1配線64に発生しない。
【0043】この洗浄後のTiN膜66の表面のXPS
スペクトルの特性の一例を図6(b)に示す。図6
(b)から、エッチング後と比べFのピークが大幅に減
少していることがわかる。ここでTiのピークが下地の
TiN膜から検出されるが、TiN膜表面にTi含有ポ
リマーがないことは走査型電子顕微鏡の観察によっても
確認できた。
スペクトルの特性の一例を図6(b)に示す。図6
(b)から、エッチング後と比べFのピークが大幅に減
少していることがわかる。ここでTiのピークが下地の
TiN膜から検出されるが、TiN膜表面にTi含有ポ
リマーがないことは走査型電子顕微鏡の観察によっても
確認できた。
【0044】なお、本実施例では純水洗浄工程でスプレ
ー式洗浄装置を使用したが、本発明はこれに限らず、た
とえばQDR(Quick Dump Rinse)や
オーバーフローリンスによる水洗あるいは超音波を導入
した水洗等、種々の水洗方法やその組み合わせによる水
洗を行うことができる。さらに、本実施例では水洗後に
スピンドライにより乾燥したが、これに限らずたとえば
IPA(Iso Propyl Alcohol)ペー
パを用いた乾燥や、温水引き上げによる乾燥等、種々の
乾燥方法を用いて行うことができる。 [実施例3]次に、本発明の第3実施例を、図7を参照
して説明する。図7は第3実施例の半導体装置の製造方
法を工程順に示す断面図である。
ー式洗浄装置を使用したが、本発明はこれに限らず、た
とえばQDR(Quick Dump Rinse)や
オーバーフローリンスによる水洗あるいは超音波を導入
した水洗等、種々の水洗方法やその組み合わせによる水
洗を行うことができる。さらに、本実施例では水洗後に
スピンドライにより乾燥したが、これに限らずたとえば
IPA(Iso Propyl Alcohol)ペー
パを用いた乾燥や、温水引き上げによる乾燥等、種々の
乾燥方法を用いて行うことができる。 [実施例3]次に、本発明の第3実施例を、図7を参照
して説明する。図7は第3実施例の半導体装置の製造方
法を工程順に示す断面図である。
【0045】この第3の実施例は、第2の実施例の図5
(e)に相当する工程を変えたものである。したがっ
て、それぞれの構成要素は第2実施例と同様であり、同
一の構成要素には同一符号を付す。また、本実施例では
図8に示される構成のエッチング装置を使用した。この
エッチング装置では第1および第2のエッチング室8
2,84が連結されている。従って、ロードチャンバ8
6から搬出されてアンロードチャンバ88に搬入される
までの間、ウエハを大気に暴露させることなく各室へ移
動できる。
(e)に相当する工程を変えたものである。したがっ
て、それぞれの構成要素は第2実施例と同様であり、同
一の構成要素には同一符号を付す。また、本実施例では
図8に示される構成のエッチング装置を使用した。この
エッチング装置では第1および第2のエッチング室8
2,84が連結されている。従って、ロードチャンバ8
6から搬出されてアンロードチャンバ88に搬入される
までの間、ウエハを大気に暴露させることなく各室へ移
動できる。
【0046】エッチング装置80の第1のエッチング室
82は図4の装置と構造であり、上部電極90、下部電
極92が設けられており、これらにRF電源94から高
周波電圧が印加される。また、ガスノズル96を経由し
てCF4 ガス、CHF3 ガス、及びArガスを混合した
混合ガスが吹きこまれる。また、第2のエッチング室8
4には電極98とRF電源100からなる容量結合型R
F無電極放電装置102が配置されている。さらに、下
部にヒータ104が設けられており、またCF 4 ガスと
O2 ガスが吹き込まれる。ポンプ106は、ロードチャ
ンバー86とアンロードチャンバー88を真空にするた
めのものであり、ポンプ108は第1及び第2のエッチ
ング室82、84を真空にするためのものである。
82は図4の装置と構造であり、上部電極90、下部電
極92が設けられており、これらにRF電源94から高
周波電圧が印加される。また、ガスノズル96を経由し
てCF4 ガス、CHF3 ガス、及びArガスを混合した
混合ガスが吹きこまれる。また、第2のエッチング室8
4には電極98とRF電源100からなる容量結合型R
F無電極放電装置102が配置されている。さらに、下
部にヒータ104が設けられており、またCF 4 ガスと
O2 ガスが吹き込まれる。ポンプ106は、ロードチャ
ンバー86とアンロードチャンバー88を真空にするた
めのものであり、ポンプ108は第1及び第2のエッチ
ング室82、84を真空にするためのものである。
【0047】図7(a)から図7(d)までに示される
工程は、第1のエッチング室82(図8参照)における
工程であり、これらの工程は第4の実施例における図5
(a)〜(d)の工程とまったく同じである。従って、
図7(d)に示されるように、スルーホール76の底部
のTiN膜66の表面や第2のフォトレジストパターン
の74の表面にTi含有ポリマー75が堆積している。
工程は、第1のエッチング室82(図8参照)における
工程であり、これらの工程は第4の実施例における図5
(a)〜(d)の工程とまったく同じである。従って、
図7(d)に示されるように、スルーホール76の底部
のTiN膜66の表面や第2のフォトレジストパターン
の74の表面にTi含有ポリマー75が堆積している。
【0048】このTi含有ポリマー75が堆積した状態
で、ウエハを真空搬送により第1のエッチング室82か
ら第2のエッチング室84に移動させる。第2のエッチ
ング室84では、容量結合型RF無電極放電装置102
を用いてプラズマ処理によりアッシングが行われる。こ
のアッシングではCF4 ガスとO2 ガスとの混合ガスを
用いた。CF4 ガスとO2 ガスのガス比は、アッシング
速度が最大となるガス比1:1を採用し、オーバーアッ
シング時に若干TiNのエッチングが進行するようなパ
ラメータを設定することが好ましい。本実験ではTiN
のエッチングレートを50オングストローム/min程
度の値に設定した。
で、ウエハを真空搬送により第1のエッチング室82か
ら第2のエッチング室84に移動させる。第2のエッチ
ング室84では、容量結合型RF無電極放電装置102
を用いてプラズマ処理によりアッシングが行われる。こ
のアッシングではCF4 ガスとO2 ガスとの混合ガスを
用いた。CF4 ガスとO2 ガスのガス比は、アッシング
速度が最大となるガス比1:1を採用し、オーバーアッ
シング時に若干TiNのエッチングが進行するようなパ
ラメータを設定することが好ましい。本実験ではTiN
のエッチングレートを50オングストローム/min程
度の値に設定した。
【0049】第2のエッチング室84での処理終了後の
断面を図7(e)に示す。TiN膜66の表面のTi含
有ポリマー75は完全に除去されたことが走査型電子顕
微鏡により確認できた。なお、このときTiN膜66に
若干の掘れ込みが生じることになる。しかし、第2のエ
ッチング室84での処理におけるTiN膜66のエッチ
ング速度は充分に小さいので、TiN膜が完全に除去さ
れることはない。次にアミン系の剥離液によるウエット
洗浄を施すと、第4の実施例の図5(f)で示した場合
と同様に、エッチング残渣のないスルーホール76が得
られる。
断面を図7(e)に示す。TiN膜66の表面のTi含
有ポリマー75は完全に除去されたことが走査型電子顕
微鏡により確認できた。なお、このときTiN膜66に
若干の掘れ込みが生じることになる。しかし、第2のエ
ッチング室84での処理におけるTiN膜66のエッチ
ング速度は充分に小さいので、TiN膜が完全に除去さ
れることはない。次にアミン系の剥離液によるウエット
洗浄を施すと、第4の実施例の図5(f)で示した場合
と同様に、エッチング残渣のないスルーホール76が得
られる。
【0050】なお、本実施例においては、第2のエッチ
ング室84でのエッチングガスとしてCF4 ガスを混合
した混合ガスを使用するとしたが、本発明はこれに限る
ものではなく、Fを含有したガスであればどのようなも
のでもO2 ガスと組み合わせて使用できる。さらに、エ
ッチング室が一つの場合でも、通常のスルーホールエッ
チング後のOとFとを含有したガスプラズマエッチング
ステップを設ければ、同様な作用効果を得ることが可能
である。
ング室84でのエッチングガスとしてCF4 ガスを混合
した混合ガスを使用するとしたが、本発明はこれに限る
ものではなく、Fを含有したガスであればどのようなも
のでもO2 ガスと組み合わせて使用できる。さらに、エ
ッチング室が一つの場合でも、通常のスルーホールエッ
チング後のOとFとを含有したガスプラズマエッチング
ステップを設ければ、同様な作用効果を得ることが可能
である。
【0051】また、上記した第2および第3の実施例に
おいては、TiN膜が露出したスルーホールを洗浄する
場合について説明したが、本発明はこれに限るものでは
なく、Ti化合物からなる配線層が露出している半導体
装置であれば、サイドウォール形成工程やパッドホール
形成工程、配線形成工程など種々の工程に適用すること
ができることはいうまでもない。 [実施例4]次に、本発明の第4実施例を、図9〜図1
0を参照して説明する。図9〜図10は第4実施例の半
導体装置の製造方法を示す断面図である。
おいては、TiN膜が露出したスルーホールを洗浄する
場合について説明したが、本発明はこれに限るものでは
なく、Ti化合物からなる配線層が露出している半導体
装置であれば、サイドウォール形成工程やパッドホール
形成工程、配線形成工程など種々の工程に適用すること
ができることはいうまでもない。 [実施例4]次に、本発明の第4実施例を、図9〜図1
0を参照して説明する。図9〜図10は第4実施例の半
導体装置の製造方法を示す断面図である。
【0052】図9に示されるように、シリコン基板30
上の素子分離領域にフィールド酸化膜32を形成して素
子領域を形成した後、第一の層間絶縁膜34を形成す
る。次に、この第一の層間絶縁膜34上に膜厚8000
オングストロームのAl合金よりなる第1層配線36を
形成し、その上に反射防止膜として膜厚500オングス
トロームのTiN膜38を形成する。
上の素子分離領域にフィールド酸化膜32を形成して素
子領域を形成した後、第一の層間絶縁膜34を形成す
る。次に、この第一の層間絶縁膜34上に膜厚8000
オングストロームのAl合金よりなる第1層配線36を
形成し、その上に反射防止膜として膜厚500オングス
トロームのTiN膜38を形成する。
【0053】次に、全面にプラズマ酸化膜よりなる層間
絶縁膜40を形成する。その後、塗布絶縁膜(たとえば
スピンオングラス)を利用したエッチバック法など、よ
く知られた絶縁膜の平坦化処理を施し、層間絶縁膜40
の表面段差を緩和する。このとき、後の工程でスルーホ
ール42a,42bが形成される部分の層間絶縁膜40
の膜厚は、浅い部分で5000オングストローム、深い
部分で10000オングストロームである。次に、層間
絶縁膜40上に、スルーホール形成用マスクとして、レ
ジストマスク44を形成する。
絶縁膜40を形成する。その後、塗布絶縁膜(たとえば
スピンオングラス)を利用したエッチバック法など、よ
く知られた絶縁膜の平坦化処理を施し、層間絶縁膜40
の表面段差を緩和する。このとき、後の工程でスルーホ
ール42a,42bが形成される部分の層間絶縁膜40
の膜厚は、浅い部分で5000オングストローム、深い
部分で10000オングストロームである。次に、層間
絶縁膜40上に、スルーホール形成用マスクとして、レ
ジストマスク44を形成する。
【0054】次に、図4に示されるアノードカップリン
グ方式エッチャー50を使用し、レジストマスク44を
用いて反応性イオンエッチングを行い、層間絶縁膜40
にスルーホール42a,42bを形成する(図10)。
この時、ウエハ表面に対するレジストマスクの開口率は
40%程度のものを用いた。またエッチング条件として
は、CF4 ガス、CHF3 ガス、及びArガスを混合し
た混合ガスを使い、たとえばCF4 ガス、CHF3 ガ
ス、及びArガスをそれぞれ25sccm、25scc
m、1250sccm流し、圧力を1.1Torr程度
とし、RFパワー密度を4.8W/cm2 程度とした。
ただし、エッチング中のウエハの表面温度は下部電極5
2(図4参照)および温度調整用冷媒56の制御により
90℃に保持した。90℃は、温度T(℃)、レジスト
マスク開口率R(%)としたときに、 10×log(R)+90≧T≧10×log(R)+
70 の領域内にある温度なので、前記反応性イオンエッチン
グ時に、フロロカーボン系ガスのプラズマ雰囲気中で、
Ti含有ポリマーの堆積と脱離が均衡する温度にウエハ
の表面を加熱してエッチングしていることとなる。ここ
で図11に、ウエハ表面温度のプラズマ酸化膜エッチン
グ特性への影響を調べた結果を示す。この実験より、プ
ラズマ酸化膜のエッチング特性はウエハ表面温度60℃
〜90℃の範囲で変化はないことがわかる。
グ方式エッチャー50を使用し、レジストマスク44を
用いて反応性イオンエッチングを行い、層間絶縁膜40
にスルーホール42a,42bを形成する(図10)。
この時、ウエハ表面に対するレジストマスクの開口率は
40%程度のものを用いた。またエッチング条件として
は、CF4 ガス、CHF3 ガス、及びArガスを混合し
た混合ガスを使い、たとえばCF4 ガス、CHF3 ガ
ス、及びArガスをそれぞれ25sccm、25scc
m、1250sccm流し、圧力を1.1Torr程度
とし、RFパワー密度を4.8W/cm2 程度とした。
ただし、エッチング中のウエハの表面温度は下部電極5
2(図4参照)および温度調整用冷媒56の制御により
90℃に保持した。90℃は、温度T(℃)、レジスト
マスク開口率R(%)としたときに、 10×log(R)+90≧T≧10×log(R)+
70 の領域内にある温度なので、前記反応性イオンエッチン
グ時に、フロロカーボン系ガスのプラズマ雰囲気中で、
Ti含有ポリマーの堆積と脱離が均衡する温度にウエハ
の表面を加熱してエッチングしていることとなる。ここ
で図11に、ウエハ表面温度のプラズマ酸化膜エッチン
グ特性への影響を調べた結果を示す。この実験より、プ
ラズマ酸化膜のエッチング特性はウエハ表面温度60℃
〜90℃の範囲で変化はないことがわかる。
【0055】エッチング時間は、深いスルーホール42
aに対し50%のオーバーエッチング(層間絶縁膜40
に換算してトータルエッチング量が15000オングス
トロームとなる)を行なったので、浅いスルーホール4
2bが形成された層間絶縁膜40には200%程度のオ
ーバーエッチングが行われたこととなる。この時の層間
絶縁膜40のエッチング速度は、5200オングストロ
ーム/minであり、エッチング速度の均一性は±4%
であった。また、レジスト膜のエッチング速度に対する
層間絶縁膜のエッチング速度の選択比(レジスト選択
比)は5であった。
aに対し50%のオーバーエッチング(層間絶縁膜40
に換算してトータルエッチング量が15000オングス
トロームとなる)を行なったので、浅いスルーホール4
2bが形成された層間絶縁膜40には200%程度のオ
ーバーエッチングが行われたこととなる。この時の層間
絶縁膜40のエッチング速度は、5200オングストロ
ーム/minであり、エッチング速度の均一性は±4%
であった。また、レジスト膜のエッチング速度に対する
層間絶縁膜のエッチング速度の選択比(レジスト選択
比)は5であった。
【0056】上記した条件で形成されたスルーホール
は、充分なTiN選択比をもつために、スルーホール部
の層間絶縁膜の膜厚差が1μm程度あっても、最も浅い
スルーホールの底部においてTiN膜の残りが認めら
れ、第1層配線36の露出が全て抑止できた。またTi
含有ポリマーがスルーホールに堆積することも防ぐこと
ができた。
は、充分なTiN選択比をもつために、スルーホール部
の層間絶縁膜の膜厚差が1μm程度あっても、最も浅い
スルーホールの底部においてTiN膜の残りが認めら
れ、第1層配線36の露出が全て抑止できた。またTi
含有ポリマーがスルーホールに堆積することも防ぐこと
ができた。
【0057】次に、レジストマスク44を除去した後、
全面にAl合金を堆積し、図6に示されるように、Al
合金をパターニングし、反射防止膜38が形成された下
層の第1層配線36と接続される上層の第2層配線46
を形成する。その後、所望の工程を行い上層の第2層配
線46と下層の第1層配線36との間で良好な導通が得
られる半導体装置を製造した。
全面にAl合金を堆積し、図6に示されるように、Al
合金をパターニングし、反射防止膜38が形成された下
層の第1層配線36と接続される上層の第2層配線46
を形成する。その後、所望の工程を行い上層の第2層配
線46と下層の第1層配線36との間で良好な導通が得
られる半導体装置を製造した。
【0058】以上示した1〜4までの実施例では、全て
図4に示されるアノードカップリング方式エッチャーを
使用したが、カソードカップリング方式エッチャー、あ
るは低圧で放電が可能な上下部電極に2分して電圧を印
加する方式のエッチャー(特開昭61−295381号
公報参照)においても同様な効果が見られ、エッチング
装置に依存するものではない。
図4に示されるアノードカップリング方式エッチャーを
使用したが、カソードカップリング方式エッチャー、あ
るは低圧で放電が可能な上下部電極に2分して電圧を印
加する方式のエッチャー(特開昭61−295381号
公報参照)においても同様な効果が見られ、エッチング
装置に依存するものではない。
【0059】
【発明の効果】以上説明したように、本発明の第1の半
導体装置の製造方法によれば、レジストマスクの開口率
を1%以上とすることによりTiN膜のエッチング速度
を小さくしたので、安定したエッチング条件でAl合金
配線の露出を防止してスルーホールを形成できる。
導体装置の製造方法によれば、レジストマスクの開口率
を1%以上とすることによりTiN膜のエッチング速度
を小さくしたので、安定したエッチング条件でAl合金
配線の露出を防止してスルーホールを形成できる。
【0060】また、本発明の第2の半導体装置の製造方
法によれば、Ti含有ポリマーをスルーホール内から完
全に除去することができる。また、本発明の第3の半導
体装置の製造方法によれば、フロロカーボン系のプラズ
マ雰囲気中で、ウエハの表面温度を所定の温度範囲に保
持して反応性イオンエッチングにより選択的にスルーホ
ールを形成するので、下層のAl合金配線上にTi化合
物からなる反射防止膜が存在しても、スルーホール内に
堆積しようとするTi含有ポリマーを蒸発させて除去す
ることができる。さらに、スルーホールが形成される層
間絶縁膜のエッチング特性の劣化や選択比が変化しない
ため、良好なエッチングを行うことができる。
法によれば、Ti含有ポリマーをスルーホール内から完
全に除去することができる。また、本発明の第3の半導
体装置の製造方法によれば、フロロカーボン系のプラズ
マ雰囲気中で、ウエハの表面温度を所定の温度範囲に保
持して反応性イオンエッチングにより選択的にスルーホ
ールを形成するので、下層のAl合金配線上にTi化合
物からなる反射防止膜が存在しても、スルーホール内に
堆積しようとするTi含有ポリマーを蒸発させて除去す
ることができる。さらに、スルーホールが形成される層
間絶縁膜のエッチング特性の劣化や選択比が変化しない
ため、良好なエッチングを行うことができる。
【0061】従って、本発明によれば、半導体装置の信
頼性及び歩留りを向上させることができる。
頼性及び歩留りを向上させることができる。
【図1】反応性スパッタリングにより形成されたTiN
膜に、CF4 ガス、CHF3 ガス、及びArガスを混合
した混合ガスを用いて反応性イオンエッチングを行った
ときの、(a)はウエハの表面積に対するレジストマス
クの開口率とTiN膜エッチング速度との関係を示し、
(b)はレジストマスクの開口率と選択比との関係を示
すグラフである。
膜に、CF4 ガス、CHF3 ガス、及びArガスを混合
した混合ガスを用いて反応性イオンエッチングを行った
ときの、(a)はウエハの表面積に対するレジストマス
クの開口率とTiN膜エッチング速度との関係を示し、
(b)はレジストマスクの開口率と選択比との関係を示
すグラフである。
【図2】ポリマー堆積領域とエッチング可能領域とを示
すグラフである。
すグラフである。
【図3】本発明の半導体装置の製造方法の第1実施例を
工程順に示す断面図である。
工程順に示す断面図である。
【図4】第2実施例に用いるエッチング装置を示す概要
構成図である。
構成図である。
【図5】本発明の半導体装置の製造方法の第4実施例を
工程順に示す断面図である。
工程順に示す断面図である。
【図6】TiN膜表面のXPSスペクトルを示すグラフ
であり、(a)はCFポリマーがTiN膜表面に堆積し
た状態、(b)は洗浄した後の状態を示す。
であり、(a)はCFポリマーがTiN膜表面に堆積し
た状態、(b)は洗浄した後の状態を示す。
【図7】本発明の半導体装置の製造方法の第5実施例を
工程順に示す断面図である。
工程順に示す断面図である。
【図8】第5実施例に用いるエッチング装置を示す概要
構成図である。
構成図である。
【図9】本発明の半導体装置の製造方法の第4実施例を
示す断面図である。
示す断面図である。
【図10】図9に示された工程の次の工程を示す断面図
である。
である。
【図11】層間絶縁膜のエッチング特性とウエハ表面温
度との関係を示すグラフである。
度との関係を示すグラフである。
10 シリコン基板 12 絶縁膜 14 第1層配線 16 TiN膜 18,18a フォトレジスト層 20 層間絶縁膜 22 スルーホール 24 フォトレジスト層 26 A1の第2層配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/768
Claims (6)
- 【請求項1】 下層のAl合金配線との間にTi化合物
からなる反射防止膜を挾んだ層間絶縁膜に、レジストマ
スクを用いてスルーホールを形成する工程を含む半導体
装置の製造方法において、 前記スルーホールを形成する際に、前記Ti化合物上に
Ti含有ポリマーを堆積する工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項2】 下層のAl合金配線との間にTi化合物
からなる反射防止膜を挾んだ層間絶縁膜に、レジストマ
スクを用いてスルーホールを形成する工程を含む半導体
装置の製造方法において、 前記工程が、ウエハの表面積に対するレジストマスク開
口部の面積の比で定義されるレジストマスクの開口率が
1%以上のレジストマスクを用いて、反応性イオンエッ
チングにより前記層間絶縁膜にスルーホールを形成する
工程であることを特徴とする半導体装置の製造方法。 - 【請求項3】 前記ウエハのスクライブライン部に配線
パターンを形成することにより前記開口率を1%以上に
することを特徴とする請求項2記載の半導体装置の製造
方法。 - 【請求項4】 ウエハに形成されたAl合金配線にTi
化合物からなる反射防止膜を形成する第1の工程と、 前記Al合金配線及び前記反射防止膜が形成されたウエ
ハ上の層間絶縁膜を形成する第2の工程と、 前記層間絶縁膜の上にレジストマスクを形成する第3の
工程と、 フロロカーボン系ガスを用いたプラズマ雰囲気中で反応
性イオンエッチングにより前記層間絶縁膜にスルーホー
ルを形成する第4の工程と、 該スルーホールが形成されたウエハを純水洗浄する第5
の工程と、 該純水洗浄されたウエハをアッシング処理して前記レジ
ストマスクを除去する第6の工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項5】 前記第5の工程及び前記第6の工程に代
えて、前記第4の工程でスルーホールが形成されたウエ
ハを、酸素ガスとフッ素含有ガスとを混合した混合ガス
のプラズマ雰囲気中でアッシング処理することを特徴と
する請求項4記載の半導体装置の製造方法。 - 【請求項6】 下層のAl配線との間にTi化合物から
なる反射防止膜を挾んだ層間絶縁膜に、レジストマスク
を用いてスルーホールを形成する工程を含む半導体装置
の製造方法において、 前記工程が、ウエハの表面積に対するレジストマスク開
口部の面積の比で定義されるレジストマスクの開口率R
(%)とウエハ表面温度T(℃)とが、 10×log(R)+90≧T≧10×log(R)+
70 の条件で定められる領域内でエッチングを行う工程であ
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30831393A JPH07193045A (ja) | 1992-12-21 | 1993-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34046292 | 1992-12-21 | ||
| JP34930792 | 1992-12-28 | ||
| JP4-340462 | 1993-10-18 | ||
| JP5-259851 | 1993-10-18 | ||
| JP4-349307 | 1993-10-18 | ||
| JP25985193 | 1993-10-18 | ||
| JP30831393A JPH07193045A (ja) | 1992-12-21 | 1993-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193045A true JPH07193045A (ja) | 1995-07-28 |
Family
ID=27478524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30831393A Withdrawn JPH07193045A (ja) | 1992-12-21 | 1993-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193045A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049111A (ja) * | 1998-07-08 | 2000-02-18 | Ulvac Japan Ltd | TiN層を等方性エッチングなしにアッシングするドライアッシング方法 |
| KR100366621B1 (ko) * | 2000-06-28 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 도전성 콘택체를 형성하는 방법 |
| JP2008016811A (ja) * | 2006-07-04 | 2008-01-24 | Hynix Semiconductor Inc | フォトレジストのストリップ方法 |
| US7635601B2 (en) | 2006-01-30 | 2009-12-22 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and cleaning apparatus |
| JP2013080944A (ja) * | 2012-12-10 | 2013-05-02 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
-
1993
- 1993-12-08 JP JP30831393A patent/JPH07193045A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049111A (ja) * | 1998-07-08 | 2000-02-18 | Ulvac Japan Ltd | TiN層を等方性エッチングなしにアッシングするドライアッシング方法 |
| KR100366621B1 (ko) * | 2000-06-28 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 도전성 콘택체를 형성하는 방법 |
| US7635601B2 (en) | 2006-01-30 | 2009-12-22 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and cleaning apparatus |
| US7850818B2 (en) | 2006-01-30 | 2010-12-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and cleaning apparatus |
| JP2008016811A (ja) * | 2006-07-04 | 2008-01-24 | Hynix Semiconductor Inc | フォトレジストのストリップ方法 |
| US8283242B2 (en) | 2006-07-04 | 2012-10-09 | Hynix Semiconductor Inc. | Method of removing photoresist |
| JP2013080944A (ja) * | 2012-12-10 | 2013-05-02 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| JP3957319B2 (ja) | 半導体ウェーハをエッチングするための方法 | |
| US5219791A (en) | TEOS intermetal dielectric preclean for VIA formation | |
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| US5411631A (en) | Dry etching method | |
| US20070125750A1 (en) | Method for removing post-etch residue from wafer surface | |
| US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
| US20060199370A1 (en) | Method of in-situ ash strip to eliminate memory effect and reduce wafer damage | |
| KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US6362093B1 (en) | Dual damascene method employing sacrificial via fill layer | |
| JP2006261687A (ja) | 半導体デバイスの製造方法 | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| US5234864A (en) | Method for interconnecting layers in a semiconductor device using two etching gases | |
| US5911887A (en) | Method of etching a bond pad | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| US6554004B1 (en) | Method for removing etch residue resulting from a process for forming a via | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US6541372B2 (en) | Method for manufacturing a conductor structure for an integrated circuit | |
| JPH07193045A (ja) | 半導体装置の製造方法 | |
| US20040038547A1 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR100256137B1 (ko) | 반도체장치및그제조방법 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |