JPH07193192A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07193192A JPH07193192A JP33278293A JP33278293A JPH07193192A JP H07193192 A JPH07193192 A JP H07193192A JP 33278293 A JP33278293 A JP 33278293A JP 33278293 A JP33278293 A JP 33278293A JP H07193192 A JPH07193192 A JP H07193192A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 各機能モジュール毎に独立に電流測定等の試
験を行うことができ、単位の電流測定を可能とし、使用
していない機能モジュールにまで不必要に電流を消費し
ないようにすることができる半導体集積回路装置を提供
する。 【構成】 半導体集積回路装置は、１以上の機能モジュ
ール（４ａ，４ｂ・・）を備える半導体集積回路装置に
おいて、半導体集積回路装置の共通電源端子（１）と、
各機能モジュール（４ａ，４ｂ・・）毎に設けられ試験
用電源が接続可能な試験用電源端子（２ａ，２ｂ・・）
と、共通電源端子（１）と試験用電源端子（２ａ，２ｂ
・・）とのいずれを各機能モジュール（４ａ，４ｂ・
・）に接続するかを切り替える電源端子切り替え手段
（３ａ，３ｂ・・）と、共通電源端子（１）と試験用電
源端子（２ａ，２ｂ・・）とのいずれを各機能モジュー
ル（４ａ，４ｂ・・）に接続するかを、電源端子切り替
え手段（３ａ，３ｂ・・）に指示する電源端子設定制御
手段５とを備えることを特徴とする。
験を行うことができ、単位の電流測定を可能とし、使用
していない機能モジュールにまで不必要に電流を消費し
ないようにすることができる半導体集積回路装置を提供
する。 【構成】 半導体集積回路装置は、１以上の機能モジュ
ール（４ａ，４ｂ・・）を備える半導体集積回路装置に
おいて、半導体集積回路装置の共通電源端子（１）と、
各機能モジュール（４ａ，４ｂ・・）毎に設けられ試験
用電源が接続可能な試験用電源端子（２ａ，２ｂ・・）
と、共通電源端子（１）と試験用電源端子（２ａ，２ｂ
・・）とのいずれを各機能モジュール（４ａ，４ｂ・
・）に接続するかを切り替える電源端子切り替え手段
（３ａ，３ｂ・・）と、共通電源端子（１）と試験用電
源端子（２ａ，２ｂ・・）とのいずれを各機能モジュー
ル（４ａ，４ｂ・・）に接続するかを、電源端子切り替
え手段（３ａ，３ｂ・・）に指示する電源端子設定制御
手段５とを備えることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
係り、特に、１以上の機能モジュールを備える半導体集
積回路装置に関する。
係り、特に、１以上の機能モジュールを備える半導体集
積回路装置に関する。
【０００２】
【従来の技術】半導体装置の一つとして、単一電源を用
い単一の電圧で駆動される半導体集積回路装置が一般に
知られている。
い単一の電圧で駆動される半導体集積回路装置が一般に
知られている。
【０００３】図１０は、従来の半導体集積回路装置を示
す拡大論理図である。図１０に示すように、半導体集積
回路装置は複数の機能モジュール１００ａ，１００ｂ，
１００ｃと、これらを制御する制御回路１０１と、単一
電源に接続される電源端子１０２と、入出力端子１０３
とから構成されている。
す拡大論理図である。図１０に示すように、半導体集積
回路装置は複数の機能モジュール１００ａ，１００ｂ，
１００ｃと、これらを制御する制御回路１０１と、単一
電源に接続される電源端子１０２と、入出力端子１０３
とから構成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
単一電源を用いる複数の機能モジュールを備える半導体
集積回路装置では、この単一電源から機能モジュールに
一斉に電流が供給されるようになっているので、機能モ
ジュール毎に試験、例えば電流測定等の試験を行うこと
ができないという問題点があった。
単一電源を用いる複数の機能モジュールを備える半導体
集積回路装置では、この単一電源から機能モジュールに
一斉に電流が供給されるようになっているので、機能モ
ジュール毎に試験、例えば電流測定等の試験を行うこと
ができないという問題点があった。
【０００５】また、使用していない機能モジュールにま
で不必要に電流を消費してしまう問題点があった。
で不必要に電流を消費してしまう問題点があった。
【０００６】そこで本発明の目的は、上記従来技術の有
する問題を解消し、各機能モジュール毎に独立に電流測
定等の試験を行うことができ、単位の電流測定を可能と
し、使用していない機能モジュールにまで不必要に電流
を消費しないようにすることができる半導体集積回路装
置を提供することである。
する問題を解消し、各機能モジュール毎に独立に電流測
定等の試験を行うことができ、単位の電流測定を可能と
し、使用していない機能モジュールにまで不必要に電流
を消費しないようにすることができる半導体集積回路装
置を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路装置は、１以上の機能モジ
ュールを備える半導体集積回路装置において、前記半導
体集積回路装置の共通電源端子と、各機能モジュール毎
に設けられ試験用電源が接続可能な試験用電源端子と、
前記共通電源端子と前記試験用電源端子とのいずれを各
機能モジュールに接続するかを切り替える電源端子切り
替え手段と、前記共通電源端子と前記試験用電源端子と
のいずれを各機能モジュールに接続するかを、各前記電
源端子切り替え手段に指示する電源端子設定制御手段と
を備えることを特徴とする。
に、本発明の半導体集積回路装置は、１以上の機能モジ
ュールを備える半導体集積回路装置において、前記半導
体集積回路装置の共通電源端子と、各機能モジュール毎
に設けられ試験用電源が接続可能な試験用電源端子と、
前記共通電源端子と前記試験用電源端子とのいずれを各
機能モジュールに接続するかを切り替える電源端子切り
替え手段と、前記共通電源端子と前記試験用電源端子と
のいずれを各機能モジュールに接続するかを、各前記電
源端子切り替え手段に指示する電源端子設定制御手段と
を備えることを特徴とする。
【０００８】
【作用】各電源端子切り替え手段は電源端子設定制御手
段から信号を受け、この信号に基づいて各電源端子切り
替え手段は、共通電源端子と各試験用電源端子とのいず
れと各機能モジュールとを接続する。試験対象の機能モ
ジュールの試験用電源端子に試験用電源を接続し、この
機能モジュールを対応する電源端子切り替え手段によっ
て対応する試験用電源端子に接続すると、この機能モジ
ュールのみが試験用電源に接続され、試験対象の機能モ
ジュールのみに電流を流すことにより、各機能モジュー
ル毎に独立に電流測定等の試験を行うことができ、使用
していない機能モジュールにまで不必要に試験用電源の
電流を消費しないようにすることができる。
段から信号を受け、この信号に基づいて各電源端子切り
替え手段は、共通電源端子と各試験用電源端子とのいず
れと各機能モジュールとを接続する。試験対象の機能モ
ジュールの試験用電源端子に試験用電源を接続し、この
機能モジュールを対応する電源端子切り替え手段によっ
て対応する試験用電源端子に接続すると、この機能モジ
ュールのみが試験用電源に接続され、試験対象の機能モ
ジュールのみに電流を流すことにより、各機能モジュー
ル毎に独立に電流測定等の試験を行うことができ、使用
していない機能モジュールにまで不必要に試験用電源の
電流を消費しないようにすることができる。
【０００９】
【実施例】以下、本発明の半導体集積回路装置の実施例
を図面を参照して説明する。図１は、本発明の半導体集
積回路装置の実施例を示すブロック図である。図１にお
いて、半導体集積回路装置は、複数の機能モジュール４
ａ，４ｂ・・と、各機能モジュール４ａ，４ｂ・・に電
流を供給する単一電源が接続される共通電源端子１と、
各機能モジュール４ａ，４ｂ・・に試験用電源が接続可
能な試験用電源端子２ａ，２ｂ・・と、電源端子切り替
え手段３ａ，３ｂ・・と、電源端子設定制御手段５とを
備えている。共通電源端子１と試験用電源端子２ａ，２
ｂ・・との近傍には種々の入出力端子６が設けられてい
る。
を図面を参照して説明する。図１は、本発明の半導体集
積回路装置の実施例を示すブロック図である。図１にお
いて、半導体集積回路装置は、複数の機能モジュール４
ａ，４ｂ・・と、各機能モジュール４ａ，４ｂ・・に電
流を供給する単一電源が接続される共通電源端子１と、
各機能モジュール４ａ，４ｂ・・に試験用電源が接続可
能な試験用電源端子２ａ，２ｂ・・と、電源端子切り替
え手段３ａ，３ｂ・・と、電源端子設定制御手段５とを
備えている。共通電源端子１と試験用電源端子２ａ，２
ｂ・・との近傍には種々の入出力端子６が設けられてい
る。
【００１０】電源端子切り替え手段３ａ，３ｂ・・は、
共通電源端子１と試験用電源端子２ａ，２ｂ・・とのい
ずれを各機能モジュール４ａ，４ｂ・・に接続するかを
切り替える。電源端子設定制御手段５は、共通電源端子
１と試験用電源端子２ａ，２ｂ・・とのいずれを各機能
モジュール４ａ，４ｂ・・に接続するかを、各電源端子
切り替え手段３ａ，３ｂ・・に指示する。
共通電源端子１と試験用電源端子２ａ，２ｂ・・とのい
ずれを各機能モジュール４ａ，４ｂ・・に接続するかを
切り替える。電源端子設定制御手段５は、共通電源端子
１と試験用電源端子２ａ，２ｂ・・とのいずれを各機能
モジュール４ａ，４ｂ・・に接続するかを、各電源端子
切り替え手段３ａ，３ｂ・・に指示する。
【００１１】次に、本発明の具体的な実施例を図２を参
照して説明する。図２において、電源端子切り替え手段
３ａは、ゲートとしてのＰＭＯＳで形成された２個の電
送ゲートトランジスタ１０、１１と、電源供給経路設定
用レジスタとしてのＤ型フリップフロップ１３と、イン
バータ１４とから構成されている。電源端子設定制御手
段５はＣＰＵ等の制御回路から構成されている。Ｄ型フ
リップフロップ１３の出力信号は、電送ゲートトランジ
スタ１０へ送られるとともに、インバータ１４を経て電
送ゲートトランジスタ１１へ送られる。
照して説明する。図２において、電源端子切り替え手段
３ａは、ゲートとしてのＰＭＯＳで形成された２個の電
送ゲートトランジスタ１０、１１と、電源供給経路設定
用レジスタとしてのＤ型フリップフロップ１３と、イン
バータ１４とから構成されている。電源端子設定制御手
段５はＣＰＵ等の制御回路から構成されている。Ｄ型フ
リップフロップ１３の出力信号は、電送ゲートトランジ
スタ１０へ送られるとともに、インバータ１４を経て電
送ゲートトランジスタ１１へ送られる。
【００１２】機能モジュール４ｂ等に対しても、電源端
子切り替え手段３ａと同じ構成の電源端子切り替え手段
３ｂ等が対応して設けられている。
子切り替え手段３ａと同じ構成の電源端子切り替え手段
３ｂ等が対応して設けられている。
【００１３】次に、本実施例の作用について説明する。
Ｄ型フリップフロップ１３をリセット後、Ｄ型フリップ
フロップ１３の出力信号は“０”となり、電送ゲートト
ランジスタ１０がＯＮになり、電送ゲートトランジスタ
１１がＯＦＦになり、機能モジュール４ａには共通電源
端子１が接続され選択される。
Ｄ型フリップフロップ１３をリセット後、Ｄ型フリップ
フロップ１３の出力信号は“０”となり、電送ゲートト
ランジスタ１０がＯＮになり、電送ゲートトランジスタ
１１がＯＦＦになり、機能モジュール４ａには共通電源
端子１が接続され選択される。
【００１４】次に、機能モジュール４ａを試験用電源端
子２ａに接続するためには、電源端子設定制御手段５か
らＤ型フリップフロップ１３の出力を“１”にする信号
を送り、電送ゲートトランジスタ１１をＯＮにし、電送
ゲートトランジスタ１０をＯＦＦにする。
子２ａに接続するためには、電源端子設定制御手段５か
らＤ型フリップフロップ１３の出力を“１”にする信号
を送り、電送ゲートトランジスタ１１をＯＮにし、電送
ゲートトランジスタ１０をＯＦＦにする。
【００１５】本実施例の構成によれば、各機能モジュー
ル４ａ，４ｂ毎に共通電源端子１から切り放し、それぞ
れの試験用電源端子２ａ，２ｂ・・を個別に試験用電源
と接続することができる。この結果、試験対象の機能モ
ジュール、例えば機能モジュール４ａのみに電流を流す
ことにより、各機能モジュール毎に独立に電流測定等の
試験を行うことができ、使用していない機能モジュール
にまで不必要に試験用電源の電流を消費しないようにす
ることができる。
ル４ａ，４ｂ毎に共通電源端子１から切り放し、それぞ
れの試験用電源端子２ａ，２ｂ・・を個別に試験用電源
と接続することができる。この結果、試験対象の機能モ
ジュール、例えば機能モジュール４ａのみに電流を流す
ことにより、各機能モジュール毎に独立に電流測定等の
試験を行うことができ、使用していない機能モジュール
にまで不必要に試験用電源の電流を消費しないようにす
ることができる。
【００１６】次に、以下に上述した実施例の変形例につ
いて説明する。図３に示すように、電源供給経路設定用
レジスタとして、図２のＤ型フリップフロップ１３の代
わりに、ＲＳフリップフロップ１５が設けることも可能
である。この場合、電源供給経路設定用レジスタである
ＲＳフリップフロップ１５が非同期回路であるため、さ
らに高速で電源供給経路を変更することができる。
いて説明する。図３に示すように、電源供給経路設定用
レジスタとして、図２のＤ型フリップフロップ１３の代
わりに、ＲＳフリップフロップ１５が設けることも可能
である。この場合、電源供給経路設定用レジスタである
ＲＳフリップフロップ１５が非同期回路であるため、さ
らに高速で電源供給経路を変更することができる。
【００１７】また、図４または図５に示すように、図２
または図３の電送ゲートトランジスタ１０、１１の代わ
りに、アナログスイッチ１６、１７を設けることも可能
である。
または図３の電送ゲートトランジスタ１０、１１の代わ
りに、アナログスイッチ１６、１７を設けることも可能
である。
【００１８】また、図６に示すように、マイクロコンピ
ュータの入出力回路１８を用いることにより、電源端子
設定制御手段５からの制御信号と組み合わせてマイクロ
コンピュータによる制御も可能である。
ュータの入出力回路１８を用いることにより、電源端子
設定制御手段５からの制御信号と組み合わせてマイクロ
コンピュータによる制御も可能である。
【００１９】また、図７に示すように、図６のＤ型フリ
ップフロップ１３の代わりに、ＲＳフリップフロップ１
５が設けることも可能である。
ップフロップ１３の代わりに、ＲＳフリップフロップ１
５が設けることも可能である。
【００２０】また、図８に示すように、図６の電送ゲー
トトランジスタ１０、１１の代わりに、アナログスイッ
チ１６、１７を設けることも可能である。
トトランジスタ１０、１１の代わりに、アナログスイッ
チ１６、１７を設けることも可能である。
【００２１】また、図９に示すように、図８のＤ型フリ
ップフロップ１３の代わりに、ＲＳフリップフロップ１
５が設けることも可能である。
ップフロップ１３の代わりに、ＲＳフリップフロップ１
５が設けることも可能である。
【００２２】
【発明の効果】以上説明したように、本発明の構成によ
れば、試験対象の機能モジュールの試験用電源端子に試
験用電源を接続し、この機能モジュールを対応する電源
端子切り替え手段によって対応する試験用電源端子に接
続すると、この機能モジュールのみが試験用電源に接続
され、試験対象の機能モジュールのみに電流を流すこと
により、各機能モジュール毎に独立に電流測定等の試験
を行うことができ、使用していない機能モジュールにま
で不必要に試験用電源の電流を消費しないようにするこ
とができる。
れば、試験対象の機能モジュールの試験用電源端子に試
験用電源を接続し、この機能モジュールを対応する電源
端子切り替え手段によって対応する試験用電源端子に接
続すると、この機能モジュールのみが試験用電源に接続
され、試験対象の機能モジュールのみに電流を流すこと
により、各機能モジュール毎に独立に電流測定等の試験
を行うことができ、使用していない機能モジュールにま
で不必要に試験用電源の電流を消費しないようにするこ
とができる。
【図１】本発明の半導体集積回路装置の実施例を示すブ
ロック図。
ロック図。
【図２】図１に示した実施例の具体的実施例を示すブロ
ック回路図。
ック回路図。
【図３】同実施例の他の具体的実施例を示すブロック回
路図。
路図。
【図４】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。
ック回路図。
【図５】同実施例の他の具体的実施例を示すブロック回
路図。
路図。
【図６】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。
ック回路図。
【図７】同実施例の他の具体的実施例を示すブロック回
路図。
路図。
【図８】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。
ック回路図。
【図９】同実施例の他の具体的実施例を示すブロック回
路図。
路図。
【図１０】従来の半導体集積回路装置を示す拡大論理
図。
図。
１ 共通電源端子 ２ａ，２ｂ・・試験用電源端子 ３ａ，３ｂ・・電源端子切り替え手段 ４ａ，４ｂ・・機能モジュール ５ 電源端子設定制御手段 ６ 入出力端子 １０、１１ 電送ゲートトランジスタ １３ Ｄ型フリップフロップ １４ インバータ １５ ＲＳフリップフロップ １６、１７ アナログスイッチ １８ マイクロコンピュータの入出力回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒 井 日出男 岩手県北上市北工業団地６番６号 岩手東 芝エレクトロニクス株式会社内
Claims (1)
- 【請求項１】１以上の機能モジュールを備える半導体集
積回路装置において、前記半導体集積回路装置の共通電
源端子と、各機能モジュール毎に設けられ試験用電源が
接続可能な試験用電源端子と、前記共通電源端子と前記
試験用電源端子とのいずれを各機能モジュールに接続す
るかを切り替える電源端子切り替え手段と、前記共通電
源端子と前記試験用電源端子とのいずれを各機能モジュ
ールに接続するかを、前記電源端子切り替え手段に指示
する電源端子設定制御手段とを備えることを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33278293A JPH07193192A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33278293A JPH07193192A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193192A true JPH07193192A (ja) | 1995-07-28 |
Family
ID=18258764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33278293A Pending JPH07193192A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116068457A (zh) * | 2023-01-09 | 2023-05-05 | 天津市中力神盾电子科技有限公司 | 接地综合监测方法及接地综合监测装置 |
-
1993
- 1993-12-27 JP JP33278293A patent/JPH07193192A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116068457A (zh) * | 2023-01-09 | 2023-05-05 | 天津市中力神盾电子科技有限公司 | 接地综合监测方法及接地综合监测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020521A (ko) | 반도체집적회로 | |
| KR890015425A (ko) | 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로 | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| JP3482873B2 (ja) | 負荷駆動装置 | |
| US6384644B2 (en) | Output circuit with switching function | |
| JPH07193192A (ja) | 半導体集積回路装置 | |
| JP2003533069A (ja) | 電力をパッドを介して集積回路に供給するための回路構成 | |
| JPS6271325A (ja) | 半導体集積回路 | |
| JP2937619B2 (ja) | 半導体集積回路装置 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH0716153B2 (ja) | 半導体集積回路 | |
| JPH0624787Y2 (ja) | 切替回路 | |
| JPH0622976U (ja) | Ｉｃ試験装置入出力ピン・エレクトロニクス・カード用超高速トライステート・ドライバ回路 | |
| KR0119957Y1 (ko) | 스위칭 구동회로 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPH06252738A (ja) | プログラム可能な駆動能力を持つ出力バッファ | |
| JPH03185756A (ja) | 半導体集積回路装置 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| KR19980074503A (ko) | 모듈 전원 제어장치 | |
| JPH0422313Y2 (ja) | ||
| JPS6477142A (en) | Semiconductor integrated circuit | |
| JPS6428937A (en) | Integrated circuit | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPS6354653A (ja) | 入出力回路 | |
| JPH09211074A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020329 |