JPH07193792A - 走査線補間装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、斜めの線のような画像のエッジ部分
でも自然の状態になるように補間するようにした走査線
補間装置を提供することを目的とする。 【構成】本発明は、映像信号のデジタルデータの中から
走査線補間データの位置を中心として同一フィールド内
の対向した位置のデータを出力するラインバッファ１３
及びフリップフロップ１４，１６，１８，２１と、この
ラインバッファ１３及びフリップフロップ１４，１６，
１８，２１により得られた各対向した位置のデータの差
の値を検出する差検出回路Ｄ１〜Ｄ３と、この差検出回
路Ｄ１〜Ｄ３で検出された各データの差の値の中から最
小値を検出する最小値検出回路ＭＩＮと、この最小値検
出回路ＭＩＮにより検出された最小値となる対向した位
置のデータの和の１／２を出力する加算器１７，１９，
２０，セレクタ２２及び１／２乗算器２４とを具備して
構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号の走査線間を走
査線により補間する走査線補間装置に関するものであ
る。

【０００２】

【従来の技術】図８は従来の走査線補間装置を示す構成
説明図であり、図９は従来の走査線補間を説明するため
の模式図である。即ち、入力端子１に供給された映像信
号の輝度信号Ｙよりなるインタレース信号はアナログ・
デジタル変換回路（ＡＤ）２に入力されると共にこのア
ナログ・デジタル変換回路２にはクロックパルス信号Ｃ
Ｋ１が入力される。このアナログ・デジタル変換回路２
は入力端子１から入力されたインタレース信号をクロッ
クパルス信号ＣＫ１によりサンプリングしてデジタルデ
ータに変換する。このアナログ・デジタル変換回路２に
より変換されたデジタルデータはそれぞれ対応して１Ｈ
のメモリ３、加算器４、及び１Ｈのメモリ５に出力され
る。前記１Ｈメモリ３にはクロックパルス信号ＣＫ１が
入力される。前記１Ｈメモリ３はアナログ・デジタル変
換回路２から入力される現在ライン（ｎ＋１ライン）の
デジタルデータＬ₂ を１Ｈ分書き込むと共に既に記憶さ
れている１Ｈ前のライン（ｎライン）のデジタルデータ
Ｌ₁ を読み出して加算器４に出力する。この加算器４は
１Ｈメモリ３から読み出された１Ｈ前のラインのデジタ
ルデータＬ₁ とアナログ・デジタル変換回路２から入力
された現在ラインのデジタルデータＬ₂ を加算して加算
データＬ₁ ＋Ｌ₂ を得、この加算データＬ₁ ＋Ｌ₂ を１
／２乗算器６に出力する。この１／２乗算器６は加算器
４から入力された加算データＬ₁ ＋Ｌ₂ に１／２を掛け
算して補間ラインの補間データｘ＝（Ｌ₁ ＋Ｌ₂ ）／２
を得、この補間データｘを１Ｈのメモリ７に出力する。
前記１Ｈのメモリ５及び７にはそれぞれ書込用のクロッ
クパルス信号ＣＫ１と読出用のクロックパルス信号ＣＫ
２が供給される。したがって、１Ｈのメモリ５にはアナ
ログ・デジタル変換回路２から入力された現在ラインの
デジタルデータＬ₂ が書き込まれ、１Ｈのメモリ７には
１／２乗算器６から入力された補間データｘが書き込ま
れる。しかして、１Ｈのメモリ７に書き込まれた補間デ
ータｘと１Ｈのメモリ５に書き込まれたデジタルデータ
Ｌ₂ が交互に読み出されてデジタル・アナログ変換器８
に出力される。このデジタル・アナログ変換器８にはク
ロックパルス信号ＣＫ２が供給される。前記デジタル・
アナログ変換器８は１Ｈのメモリ７から読み出された補
間データｘと１Ｈのメモリ５から読み出されたデジタル
データＬ₂ をアナログ信号に変換して映像信号の輝度信
号Ｙよりなるノン・インタレース信号として出力端子９
に出力する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
走査線補間装置では走査線間を補間するために、現在ラ
イン（ｎ＋１ライン）のデータＬ₂ と１Ｈ前のライン
（ｎライン）のデータＬ₁との平均値を補間ラインの補
間データｘ＝（Ｌ₁ ＋Ｌ₂ ）／２として用いていた。す
なわち、求める補間データｘの真上のデータＬ₁ と真下
のデータＬ₂ から（Ｌ₁ ＋Ｌ₂ ）／２をを演算して補間
データｘとしている。そのため、図１０に示すようにデ
ータＬ₁ が黒、データＬ₂ が白の部分では補間データｘ
＝（Ｌ₁ ＋Ｌ₂ ）／２は中間色の灰色となり、この灰色
部分にかかる斜めの線のような画像のエッジ部分ではぼ
けたぎざぎざになってしまうという欠点があった。

【０００４】本発明は上記の事情に鑑みてなされたもの
で、斜めの線のような画像のエッジ部分でも自然の状態
になるように補間するようにした走査線補間装置を提供
することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明の走査線補間装置は、映像信号のデジタルデー
タの中から走査線補間データの位置を中心として同一フ
ィールド内の対向した位置のデータを出力する遅延手段
と、この遅延手段により得られた各対向した位置のデー
タの差の値を検出する差検出手段と、この差検出手段で
検出された各データの差の値の中から最小値を検出する
最小値検出手段と、この最小値検出手段により検出され
た最小値となる対向した位置のデータの和の１／２を出
力する出力手段とを具備することを特徴とするものであ
る。

【０００６】又、本発明の走査線補間装置は、映像信号
のデジタルデータの中から走査線補間データの位置を中
心として同一フィールド内の対向した位置のデータ、及
び走査線補間データの位置を中心として前後の各フィー
ルド内の対向した位置のデータを出力する遅延手段と、
この遅延手段により得られた各対向した位置のデータの
差の値を検出する差検出手段と、この差検出手段により
検出された各対向した位置のデータの差の値に時空間距
離に応じた重みづけをする重みづけ手段と、この重みづ
け手段により重みづけされた各対向した位置のデータの
差の値の中から最小値を検出する最小値検出手段と、こ
の最小値検出手段により検出された最小値となる対向し
た位置のデータから計算された時間を含めた補間データ
値を出力する出力手段とを具備することを特徴とするも
のである。

【０００７】

【作用】上記手段により本発明は、走査線補間データの
位置を中心として同一フィールド内の対向した上下方向
のラインデータ及び斜め方向のラインデータを抽出し、
この各データの差の値の中から最小値を検出し、この最
小値となる対向した方向のデータの和の１／２を補間デ
ータとするため、斜めの線のような画像のエッジ部分で
も自然の状態になるように補間することができる。

【０００８】

【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。

【０００９】図１は本発明の一実施例を示す構成説明図
である。即ち、入力端子１１に供給された映像信号の輝
度信号Ｙよりなるインタレース信号はアナログ・デジタ
ル変換回路（ＡＤ）１２に入力されると共にこのアナロ
グ・デジタル変換回路１２にはクロックパルス信号ＣＫ
が入力される。このアナログ・デジタル変換回路１２は
入力端子１１から入力されたインタレース信号をクロッ
クパルス信号ＣＫにより現在ラインＬ_n+1 （ｎ＋１ライ
ン）のｎビットデジタルデータＡ１に変換する。このア
ナログ・デジタル変換回路１２により変換されたデジタ
ルデータＡ１はそれぞれ対応して１Ｈメモリのラインバ
ッファ１３、ｎビットＤ型フリップフロップ１４の入力
端子Ｄ、ｎビットＤ型フリップフロップ１５の入力端子
Ｄ、ｎビットフルアダーの加算器２０の一方の入力端
子、及び差検出回路Ｄ３の一方の入力端子に出力され
る。前記ラインバッファ１３、フリップフロップ１４、
及びフリップフロップ１５にはクロックパルス信号ＣＫ
が入力される。前記ラインバッファ１３はアナログ・デ
ジタル変換回路１２から入力された現在ラインＬ
_n+1 （ｎ＋１ライン）のデジタルデータＡ１を１Ｈ分記
憶すると共に既に記憶されている１Ｈ前のラインＬ
_n （ｎライン）のｎビットデジタルデータＢ１を読出し
てそれぞれ対応したｎビットＤ型フリップフロップ１６
の入力端子Ｄ、ｎビットフルアダーの加算器１７の一方
の入力端子、差検出回路Ｄ１の一方の入力端子に出力さ
れる。前記フリップフロップ１６にはクロックパルス信
号ＣＫが入力され、このフリップフロップ１６の入力端
子Ｄに入力されたラインバッファ１３からのデジタルデ
ータＢ１はクロックパルス信号ＣＫの１クロックパルス
分シフトされｎビットデジタルデータＢ２としてフリッ
プフロップ１６の出力端子Ｑから出力される。このフリ
ップフロップ１６の出力端子Ｑから出力されたデジタル
データＢ２はそれぞれ対応したｎビットＤ型フリップフ
ロップ１８の入力端子Ｄ、ｎビットフルアダーの加算器
１９の一方の入力端子、差検出回路Ｄ２の一方の入力端
子に出力される。前記フリップフロップ１８にはクロッ
クパルス信号ＣＫが入力され、このフリップフロップ１
８の入力端子Ｄに入力されたフリップフロップ１６の出
力端子Ｑから出力されたデジタルデータＢ２はクロック
パルス信号ＣＫの１クロックパルス分シフトされｎビッ
トデジタルデータＢ３としてフリップフロップ１８の出
力端子Ｑから出力される。このフリップフロップ１８の
出力端子Ｑから出力されデジタルデータＢ３はそれぞれ
対応した加算器２０の他方の入力端子、差検出回路Ｄ３
の他方の入力端子に出力される。前記フリップフロップ
１４の入力端子Ｄに入力されたアナログ・デジタル変換
回路１２から入力された現在ラインＬ_n+1 （ｎ＋１ライ
ン）のデジタルデータＡ１はクロックパルス信号ＣＫの
１クロックパルス分シフトされｎビットデジタルデータ
Ａ２としてフリップフロップ１４の出力端子Ｑから出力
される。このフリップフロップ１４の出力端子Ｑから出
力されたデジタルデータＡ２はそれぞれ対応したｎビッ
トＤ型フリップフロップ２１の入力端子Ｄ、加算器１９
の他方の入力端子、差検出回路Ｄ２の他方の入力端子に
出力される。前記フリップフロップ２１にはクロックパ
ルス信号ＣＫが入力され、このフリップフロップ２１の
入力端子Ｄに入力されたフリップフロップ１４の出力端
子Ｑから出力されたデジタルデータＡ２はクロックパル
ス信号ＣＫの１クロックパルス分シフトされｎビットデ
ジタルデータＡ３としてフリップフロップ２１の出力端
子Ｑから出力される。このフリップフロップ２１の出力
端子Ｑから出力されデジタルデータＡ３はそれぞれ対応
した加算器１７の他方の入力端子、差検出回路Ｄ１の他
方の入力端子に出力される。前記フリップフロップ１５
の入力端子Ｄに入力されたアナログ・デジタル変換回路
１２から入力された現在ラインＬ_n+1 （ｎ＋１ライン）
のデジタルデータＡ１はクロックパルス信号ＣＫの１ク
ロックパルス分シフトされｎビットデジタルデータＡ２
としてフリップフロップ１５の出力端子Ｑから出力され
る。このフリップフロップ１５の出力端子Ｑから出力さ
れたｎビットデジタルデータＡ２は１Ｈメモリのライン
バッファ２３に出力される。この１Ｈメモリのラインバ
ッファ２３には書込用のクロックパルス信号ＷＣＫと読
出用のクロックパルス信号ＲＣＫが供給される。したが
って、１Ｈメモリのラインバッファ２３にはフリップフ
ロップ１５の出力端子Ｑから出力された現在ラインのｎ
ビットデジタルデータＡ２が書き込まれる。前記加算器
１７はフリップフロップ２１の出力端子Ｑから入力され
たデジタルデータＡ３とラインバッファ１３から入力さ
れたデジタルデータＢ１を加算してｎ＋１ビットの加算
データＢ１＋Ａ３としてセレクタ２２に出力する。前記
加算器１９はフリップフロップ１４の出力端子Ｑから入
力されたデジタルデータＡ２とフリップフロップ１６の
出力端子Ｑから入力されたデジタルデータＢ２を加算し
てｎ＋１ビットの加算データＢ２＋Ａ２としてセレクタ
２２に出力する。前記加算器２０はアナログ・デジタル
変換回路１２から入力されたデジタルデータＡ１とフリ
ップフロップ１８の出力端子Ｑから入力されたデジタル
データＢ３を加算してｎ＋１ビットの加算データＢ３＋
Ａ１としてセレクタ２２に出力する。前記差検出回路Ｄ
１はラインバッファ１３から入力されたデジタルデータ
Ｂ１とフリップフロップ２１の出力端子Ｑから入力され
たデジタルデータＡ３を減算してその差｜Ｂ１−Ａ３｜
を最小値検出回路ＭＩＮに出力する。前記差検出回路Ｄ
２はフリップフロップ１６の出力端子Ｑから入力された
デジタルデータＢ２とフリップフロップ１４の出力端子
Ｑから入力されたデジタルデータＡ２を減算してその差
｜Ｂ２−Ａ２｜を最小値検出回路ＭＩＮに出力する。前
記差検出回路Ｄ３はフリップフロップ１８の出力端子Ｑ
から入力されたデジタルデータＢ３とアナログ・デジタ
ル変換回路１２から入力されたデジタルデータＡ１を減
算してその差｜Ｂ３−Ａ１｜を最小値検出回路ＭＩＮに
出力する。この最小値検出回路ＭＩＮは差検出回路Ｄ１
から入力された差｜Ｂ１−Ａ３｜と差検出回路Ｄ２から
入力された差｜Ｂ２−Ａ２｜と差検出回路Ｄ３から入力
された差｜Ｂ３−Ａ１｜を比較して、｜Ｂ１−Ａ３｜＞
｜Ｂ３−Ａ１｜＜｜Ｂ２−Ａ２｜のときは、｜Ｂ３−Ａ
１｜に対応した３ビットのセレクト信号ＳＥＬＥＣＴを
セレクタ２２に出力する。｜Ｂ３−Ａ１｜≧｜Ｂ２−Ａ
２｜≦｜Ｂ１−Ａ３｜のときは、｜Ｂ２−Ａ２｜に対応
した３ビットのセレクト信号ＳＥＬＥＣＴをセレクタ２
２に出力する。｜Ｂ３−Ａ１｜＞｜Ｂ１−Ａ３｜＜｜Ｂ
２−Ａ２｜のときは、｜Ｂ１−Ａ３｜に対応した３ビッ
トのセレクト信号ＳＥＬＥＣＴをセレクタ２２に出力す
る。このセレクタ２２は最小値検出回路ＭＩＮから｜Ｂ
３−Ａ１｜に対応したセレクト信号ＳＥＬＥＣＴが入力
されたときは、加算器２０から入力された加算データＢ
３＋Ａ１を選択してｎ＋１ビットの出力データＳ_OUT と
して１／２乗算器２４に出力する。この１／２乗算器２
４は加算器２０から入力された加算データＢ３＋Ａ１に
１／２を掛け算して補間ラインの補間データｘ＝（Ｂ３
＋Ａ１）／２を得、この補間データｘを１Ｈメモリのラ
インバッファ２５に出力する。この１Ｈメモリのライン
バッファ２５には書込用のクロックパルス信号ＷＣＫと
読出用のクロックパルス信号ＲＣＫが供給される。した
がって、１Ｈメモリのラインバッファ２５には１／２乗
算器２４から入力された補間データｘ＝（Ｂ３＋Ａ１）
／２が記憶される。又、前記セレクタ２２は最小値検出
回路ＭＩＮから｜Ｂ２−Ａ２｜に対応したセレクト信号
ＳＥＬＥＣＴが入力されたときは、加算器１９から入力
された加算データＢ２＋Ａ２を選択してｎ＋１ビットの
出力データＳ_OUT として１／２乗算器２４に出力する。
この１／２乗算器２４は加算器１９から入力された加算
データＢ２＋Ａ２に１／２を掛け算して補間ラインの補
間データｘ＝（Ｂ２＋Ａ２）／２を得、この補間データ
ｘを１Ｈメモリのラインバッファ２５に出力する。この
１Ｈメモリのラインバッファ２５は１／２乗算器２４か
ら入力された補間データｘ＝（Ｂ２＋Ａ２）／２を書き
込む。又、前記セレクタ２２は最小値検出回路ＭＩＮか
ら｜Ｂ１−Ａ３｜に対応したセレクト信号ＳＥＬＥＣＴ
が入力されたときは、加算器１７から入力された加算デ
ータＢ１＋Ａ３を選択してｎ＋１ビットの出力データＳ
_OUT として１／２乗算器２４に出力する。この１／２乗
算器２４は加算器１７から入力された加算データＢ１＋
Ａ３に１／２を掛け算して補間ラインの補間データｘ＝
（Ｂ１＋Ａ３）／２を得、この補間データｘを１Ｈメモ
リのラインバッファ２５に出力する。この１Ｈメモリの
ラインバッファ２５は１／２乗算器２４から入力された
補間データｘ＝（Ｂ１＋Ａ３）／２を書き込む。しかし
て、１Ｈメモリのラインバッファ２５に書き込まれた補
間データｘと１Ｈメモリのラインバッファ２３に書き込
まれた補間データｘのすぐ下にある現在ラインのｎビッ
トデジタルデータＡ２が交互に読み出されてデジタル・
アナログ変換器２６に出力される。この場合、書込用の
クロックパルス信号ＷＣＫの２倍の読出用のクロックパ
ルス信号ＲＣＫで読み出される。この読み出す順番は、
前半のＨ／２期間に補間ライン（Ｌ_n ＋Ｌ_n+1 ）／２の
補間データｘを読み出し、後半のＨ／２期間に補間デー
タｘのすぐ下の現在ラインＬ_n+1 （ｎ＋１ライン）のデ
ジタルデータＡ２を読み出すようにすれば、１Ｈの期間
に２Ｈ分のデータを読み出すことができる。前記デジタ
ル・アナログ変換器２６には読出用のクロックパルス信
号ＲＣＫが供給される。このデジタル・アナログ変換器
２６は１Ｈメモリのラインバッファ２５から読み出され
た補間データｘと１Ｈメモリのラインバッファ２３から
読み出されたデジタルデータＡ２をアナログ信号に変換
して映像信号の輝度信号Ｙよりなるノン・インタレース
信号として出力端子２７に出力する。このようにして、
１Ｖ（１／６０秒）に５２５本の走査線を有するノン・
インタレース信号を得ることができる。

【００１０】図３はデジタルデータＡ１〜Ａ３，Ｂ１〜
Ｂ３，補間データｘを画面上の位置で表した説明図であ
る。即ち、求めようとしている補間データｘに対して、
デジタルデータＡ１〜Ａ３，Ｂ１〜Ｂ３は上下及び斜め
方向のデータである。前記差検出回路Ｄ１〜Ｄ３は前記
各データから補間データｘを中心とした上下及び斜め方
向の差を求めている。即ち、差検出回路Ｄ１は斜め方向
の差｜Ｂ１−Ａ３｜、差検出回路Ｄ２は上下方向の差｜
Ｂ２−Ａ２｜、差検出回路Ｄ３は斜め方向の差｜Ｂ３−
Ａ１｜をそれぞれ出力している。前記セレクタ２２は差
検出回路Ｄ１〜Ｄ３の出力が最小となる方向のデジタル
データの和（Ｂ１＋Ａ３、Ｂ２＋Ａ２，Ｂ３＋Ａ１のい
づれか１つ）が選択される。即ち、３通りある方向ベク
トルのうち、最も輝度変化のすくない（最も相関の高
い）方向で、直線補間している。

【００１１】図２は斜め方向も考慮した補間イメージを
示す説明図である。即ち、上下及び斜め方向の解像度が
改善されるのでハイビジョンテレビ等に利用することが
できる。

【００１２】図４は本発明の他の実施例を示す構成説明
図であり、図５及び図６は図４の実施例の補間を説明す
るための図である。図５に示すように、水平方向ｘ，垂
直方向ｙの空間方向に、時間方向ｔを加えた相関を見て
補間する。即ち、図６に示すように、求めようとする補
間データＱの位置より時間的にｄ₁ ，ｄ₂ だけ離れた近
傍の２点の位置の画素データＰ₁ （ｘ₁ ，ｙ₁ ，
ｔ₁ ），Ｐ₂ （ｘ₂ ，ｙ₂ ，ｔ₂ ）から直線補間をして
補間データＱ＝｛（ｄ₂ ｘ₁ ＋ｄ₁ ｘ₂ ）／（ｄ₁ ＋ｄ
₂ ），（ｄ₂ ｙ₁ ＋ｄ₁ ｙ₂ ）／（ｄ₁ ＋ｄ₂ ），（ｄ
₂ ｔ₁ ＋ｄ₁ ｔ₂ ）／（ｄ₁ ＋ｄ₂ ）｝を求める方法で
ある。具体的には、ＮＴＳＣ方式の場合、図５に示すよ
うに、求めようとする補間データＱの位置がフィールド
Ｆ２に存在すると、補間データＱの位置より近傍の点の
位置の画素データＰは、フィールドＦ１上の画素データ
Ｐ₁₄〜Ｐ₁₆と，フィールドＦ２上の画素データＰ₂₃〜Ｐ
₂₁及びＰ₁₁〜Ｐ₁₃と，フィールドＦ３上の画素データＰ
₂₄〜Ｐ₂₆との１２個の点が存在するため、矢印で示すよ
うな６通りの方向の直線補間が考えられる。この６通り
の方向のうち、最も相関の高い方向で直線補間をして補
間データＱを求める。

【００１３】即ち、図４に示すように、入力端子３１に
供給された映像信号の輝度信号Ｙよりなるインタレース
信号はアナログ・デジタル変換回路（ＡＤ）３２に入力
される。このアナログ・デジタル変換回路３２は入力端
子３１から入力されたインタレース信号をデジタルデー
タに変換して２フィールド相当のメモリよりなるマルチ
タップディレイ３３に出力される。このマルチタップデ
ィレイ３３はアナログ・デジタル変換回路３２から入力
されたデジタルデータより補間データＱの位置より近傍
の点の位置の画素データＰ₁ （Ｐ₁₁〜Ｐ₁₆），Ｐ₂ （Ｐ
₂₁〜Ｐ₂₆）を差分計算回路３４及び直線補間回路３５に
出力すると共に補間データＱのすぐ下のラインの画素デ
ータＰ₁₂を１Ｈメモリのラインバッファ３６に出力す
る。この１Ｈメモリのラインバッファ３６にはマルチタ
ップディレイ３３から出力された画素データＰ₁₂が順次
書き込まれる。前記直線補間回路３５はマルチタップデ
ィレイ３３から入力された画素データＰ₁ （Ｐ₁₁〜
Ｐ₁₆），Ｐ₂ （Ｐ₂₁〜Ｐ₂₆）より直線補間データ（Ｐ₁
ｄ₂ ＋Ｐ₂ ｄ₁ ）／（ｄ₁ ＋ｄ₂ ）＝｛（ｄ₂ ｘ₁ ＋ｄ
₁ｘ₂ ）／（ｄ₁ ＋ｄ₂ ），（ｄ₂ ｙ₁ ＋ｄ₁ ｙ₂ ）／
（ｄ₁ ＋ｄ₂ ），（ｄ₂ ｔ₁ ＋ｄ₁ ｔ₂ ）／（ｄ₁ ＋ｄ
₂ ）｝を信号選択回路３８に出力する。ただし、Ｐ₁ ，
Ｐ₂ がＦ２上の画素である場合はｄ₁ ＝ｄ₂ ＝１とする
（以下同様）。一方、前記差分計算回路３４はマルチタ
ップディレイ３３から入力された画素データＰ₁ （Ｐ₁₁
〜Ｐ₁₆），Ｐ₂ （Ｐ₂₁〜Ｐ₂₆）より得られた画素データ
の差｜Ｐ₁ −Ｐ₂ ｜＝（｜Ｐ₁₄−Ｐ₂₄｜，｜Ｐ₁₅−Ｐ₂₅
｜，｜Ｐ₁₆−Ｐ₂₆｜，｜Ｐ₂₁−Ｐ₁₁｜，｜Ｐ₂₂−Ｐ
₁₂｜，｜Ｐ₂₃−Ｐ₁₃｜）が時空間距離による重みづけ回
路３７に出力される。この時空間距離による重みづけ回
路３７は差分計算回路３４から入力された画素データの
差｜Ｐ₁ −Ｐ₂ ｜＝（Δｘ，Δｙ，Δｔ）＝｛（ｘ₁ −
ｘ₂），（ｙ₁ −ｙ₂ ），（ｔ₁ −ｔ₂ ）｝に時空間距
離に応じた重みづけｍが掛け算された相関値データｍ｜
Ｐ₁ −Ｐ₂ ｜＝ｍ（Δｘ，Δｙ，Δｔ）＝ｍ｛（ｘ₁−
ｘ₂ ），（ｙ₁ −ｙ₂ ），（ｔ₁ −ｔ₂ ）｝を最小値検
出回路３９に出力する。この時空間距離に応じた重みづ
けｍは、画素データＰ₁ （Ｐ₁₁〜Ｐ₁₆），Ｐ₂（Ｐ₂₁〜
Ｐ₂₆）の時空間距離が小さくなるとｍも小さくなるよう
な関数である。前記最小値検出回路３９は時空間距離に
よる重みづけ回路３７から入力された相関値データｍ｜
Ｐ₁ −Ｐ₂ ｜の中で最小値をとる画素データＰ₁ （Ｐ₁₁
〜Ｐ₁₆），Ｐ₂ （Ｐ₂₁〜Ｐ₂₆）を信号選択回路３８に出
力する。この信号選択回路３８は最小値検出回路３９か
ら入力された相関値データｍ｜Ｐ₁ −Ｐ₂ ｜の中で最小
値をとる画素データＰ₁ （Ｐ₁₁〜Ｐ₁₆），Ｐ₂ （Ｐ₂₁〜
Ｐ₂₆）を用いて、直線補間回路３５から入力された直線
補間データ（Ｐ₁ ｄ₂ ＋Ｐ₂ ｄ₁ ）／（ｄ₁ ＋ｄ₂）＝
｛（ｄ₂ ｘ₁ ＋ｄ₁ ｘ₂ ）／（ｄ₁ ＋ｄ₂ ），（ｄ₂ ｙ
₁ ＋ｄ₁ ｙ₂ ）／（ｄ₁ ＋ｄ₂ ），（ｄ₂ ｔ₁ ＋ｄ₁ ｔ
₂ ）／（ｄ₁ ＋ｄ₂ ）｝より最適値の直線補間データＱ
を選択して１Ｈメモリのラインバッファ４０に出力す
る。１Ｈメモリのラインバッファ４０には信号選択回路
３８から入力された直線補間データＱが順次書き込まれ
る。しかして、１Ｈメモリのラインバッファ４０に書き
込まれた最適値の直線補間データＱと１Ｈメモリのライ
ンバッファ３６に書き込まれたデジタルデータＰ₁₂が交
互に読み出されてデジタル・アナログ変換器４１に出力
される。前記デジタル・アナログ変換器４１は１Ｈメモ
リのラインバッファ４０から読み出された補間データＱ
と１Ｈメモリのラインバッファ３６から読み出されたデ
ジタルデータＰ₁₂をアナログ信号に変換して映像信号の
輝度信号Ｙよりなるノン・インタレース信号として出力
端子４２に出力する。

【００１４】この他の実施例においては時間方向にも補
間することができるので、上記一実施例にに比べて更に
空間方向の解像度が良くなる。

【００１５】図７は本発明の走査線補間装置をノン・イ
ンタレーステレビに応用した場合である。即ち、アンテ
ナ５１を介してチューナ５２により受信された高周波テ
レビ信号はＩＦ（中間周波）処理回路５３に出力され
る。このＩＦ処理回路５３はチューナ５２から入力され
た高周波テレビ信号を中間周波に変換した後、音声信号
を音声処理回路５４に出力すると共に映像信号をクロマ
処理回路５６に出力する。前記音声処理回路５４はＩＦ
処理回路５３から入力された音声信号を復調してスピー
カ５５に出力する。このスピーカ５５は音声処理回路５
４から入力された復調音声信号より音声を再生する。一
方、前記クロマ処理回路５６はＩＦ処理回路５３から入
力された映像信号を復調してインタレース信号を走査線
補間回路５７に出力する。この走査線補間回路５７はク
ロマ処理回路５６から入力されたインタレース信号より
１Ｖ（１／６０秒）に５２５本の走査線を有するノン・
インタレース信号を作成して陰極線管（ＣＲＴ）５８に
出力する。この陰極線管５８は走査線補間回路５７から
入力されたノン・インタレース信号に基づいて画像を再
生する。このように、走査線補間により解像度が改善さ
れるので、ハイビジョンテレビ等に利用することができ
る。

【００１６】

【発明の効果】以上述べたように本発明によれば、走査
線補間データの位置を中心として同一フィールド内の対
向した上下方向のラインデータ及び斜め方向のラインデ
ータを抽出し、この各データの差の値の中から最小値を
検出し、この最小値となる対向した方向のデータの和の
１／２を補間データとすることにより、斜めの線のよう
な画像のエッジ部分でも自然の状態になるように補間す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成説明図である。

【図２】本発明の一実施例に係る斜めエッジ部分の補間
イメージを示す説明図である。

【図３】本発明の一実施例に係る斜め方向も考慮した補
間を示す説明図である。

【図４】本発明の他の実施例を示す構成説明図である。

【図５】本発明の他の実施例に係る補間方向を示す説明
図である。

【図６】本発明の他の実施例に係る３次元時空間内での
補間を示す説明図である。

【図７】本発明の応用例を示す構成説明図である。

【図８】従来の走査線補間装置を示す構成説明図であ
る。

【図９】従来の走査線補間装置に係るライン補間を示す
説明図である。

【図１０】従来の走査線補間装置に係るライン補間のイ
メージを示す説明図である。

【符号の説明】

１１…入力端子、１２…アナログ・デジタル変換回路、
１３…１Ｈメモリのラインバッファ、１４…ｎビットＤ
型フリップフロップ、１５…ｎビットＤ型フリップフロ
ップ、１６…ｎビットＤ型フリップフロップ、１７…ｎ
ビットフルアダーの加算器、１８…ｎビットＤ型フリッ
プフロップ、１９…ｎビットフルアダーの加算器、２０
…ｎビットフルアダーの加算器、２１…ｎビットＤ型フ
リップフロップ、２２…セレクタ、２３…１Ｈメモリの
ラインバッファ、２４…１／２乗算器、２５…１Ｈメモ
リのラインバッファ、２６…デジタル・アナログ変換
器、２７…出力端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 映像信号のデジタルデータの中から走査
   線補間データの位置を中心として同一フィールド内の対
   向した位置のデータを出力する遅延手段と、 この遅延手段により得られた各対向した位置のデータの
   差の値を検出する差検出手段と、 この差検出手段で検出された各データの差の値の中から
   最小値を検出する最小値検出手段と、 この最小値検出手段により検出された最小値となる対向
   した位置のデータの和の１／２を出力する出力手段とを
   具備することを特徴とする走査線補間装置。
2. 【請求項２】 映像信号のデジタルデータの中から走査
   線補間データの位置を中心として同一フィールド内の対
   向した位置のデータ、及び走査線補間データの位置を中
   心として前後の各フィールド内の対向した位置のデータ
   を出力する遅延手段と、 この遅延手段により得られた各対向した位置のデータの
   差の値を検出する差検出手段と、 この差検出手段により検出された各対向した位置のデー
   タの差の値に時空間距離に応じた重みづけをする重みづ
   け手段と、 この重みづけ手段により重みづけされた各対向した位置
   のデータの差の値の中から最小値を検出する最小値検出
   手段と、 この最小値検出手段により検出された最小値となる対向
   した位置のデータから計算された時間を含めた補間デー
   タ値を出力する出力手段とを具備することを特徴とする
   走査線補間装置。