JPH07199148A

JPH07199148A - 表示装置

Info

Publication number: JPH07199148A
Application number: JP33731893A
Authority: JP
Inventors: Takuo Omori; 拓郎大森
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1995-08-04
Anticipated expiration: 2016-01-31
Also published as: JP3131341B2

Abstract

(57)【要約】【目的】表示制御信号の乱れに起因する表示画像の乱
れおよび駆動手段の破壊を防止することができる表示装
置を提供する。【構成】遮断回路１８は、液晶パネル１２の１表示期
間を規定するクロック信号ＹＤの異常、具体的にはクロ
ック信号ＹＤのハイレベル期間が正常時よりも長くなっ
たときに、表示許可信号ＤＩを強制的にローレベルに立
下げる。これによって、前記駆動回路１３〜１５は、各
電極に強制的にグランド電位を供給する。したがって、
液晶パネル１２には、駆動電圧が印加されず、不所望な
画像が表示されることはない。また、クロック信号ＹＤ
の異常に起因して複数のコモン電極が同時に選択された
場合であっても、駆動回路１５は、全てのコモン電極に
グランド電位を供給するので回路内を大電流が流れるこ
とはなく、ラッチアップなどが原因で回路が破壊される
ことはない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置などに好
適に実施される表示装置に関する。

【０００２】

【従来の技術】図１２は、従来例である液晶表示装置１
の簡略化した構成を示すブロック図である。液晶表示装
置１は、液晶パネル２と、セグメント駆動回路３と、コ
モン駆動回路４と、制御回路５と、電源回路６とを含
む。

【０００３】液晶パネル２は、一対の基板間に液晶層が
介在されて構成される。一対の基板は、それぞれ、ガラ
スなどの透光性基板の一方表面に、互いに並行に配置さ
れる複数の帯状電極と、帯状電極が形成された一方表面
のほぼ全面を覆う配向膜とが形成されて構成される。一
対の基板は、各基板が有する帯状電極の長手方向が直交
するように、かつ各基板が有する配向膜が対向するよう
に、間隔をあけて配置され、各基板の周縁部付近が接着
剤によって接着される。前記一対の基板と接着剤とによ
って形成された空間内に液晶材料が注入され封止され
る。

【０００４】このような構成の液晶パネル２において、
一方基板側の帯状電極がセグメント電極Ｓ１〜Ｓｍとな
り、他方基板側の帯状電極がコモン電極Ｃ１〜Ｃｎとな
る。セグメント電極Ｓ１〜Ｓｍには、セグメント駆動回
路３から所定の駆動信号が印加され、コモン電極Ｃ１〜
Ｃｎにはコモン駆動回路４から所定の駆動信号が印加さ
れる。

【０００５】液晶パネル２では、コモン電極とセグメン
ト電極との交差部分の液晶材料が絵素となる。したがっ
て液晶パネル２では、ｎ×ｍ個の絵素が行列状に配列し
ていることになる。この絵素を選択的に駆動することに
よって、画像が表示される。

【０００６】コモン駆動回路４は、後述する制御回路５
によって制御され、予め定める期間（以下、「１表示期
間」という）において、コモン電極Ｃ１〜Ｃｎに１本ず
つ線順次で、予め定める電位の信号（以下、「走査信
号」という）を印加する。１本のコモン電極に走査信号
が印加されている期間を、１水平表示期間とする。

【０００７】セグメント駆動回路３は、制御回路５から
与えられる表示データに基づいて、１水平表示期間毎
に、セグメント電極Ｓ１〜Ｓｍに、表示データに基づい
た電位の信号（以下、「表示信号」という）を印加す
る。セグメント駆動回路３は、複数のセグメント電極に
それぞれ対応した複数のシフトレジスタを有し、制御回
路５から与えられるクロック信号ＸＣＫに応答して、与
えられるデータＤ０〜Ｄ７を順次シフトさせながら、シ
フトレジスタに書込む。全ての表示データの書込みが終
了した時点で、一括してセグメント電極に前記書込まれ
た表示データに対応する表示信号を印加する。表示デー
タの書込みは、書込むべき表示データの直前に書込まれ
た表示データに対する表示信号の印加が行われている水
平表示期間内に行われる。

【０００８】制御回路５は、表示データＤ０〜Ｄ７と、
クロック信号ＸＣＫ，ＬＰとをセグメント駆動回路３に
与え、クロック信号ＬＰ，ＹＤをコモン駆動回路４に与
える。クロック信号ＹＤは、前記１表示期間を規定する
クロック信号である。クロック信号ＬＰは、前記１水平
表示期間を規定するクロック信号である。したがって、
１表示期間内にｎ個のパルスが出力される。クロック信
号ＸＣＫは、前述したようにセグメント駆動回路３が備
えるシフトレジスタへの書込み動作を規定するクロック
信号であり、１水平表示期間内にｍ個のパルスを出力す
る。

【０００９】また制御回路５は、セグメント駆動回路３
およびコモン駆動回路４に、それぞれ反転制御信号Ｍを
出力する。反転制御信号Ｍは、液晶パネル２の各絵素に
印加される駆動電圧の極性の反転を指示する信号であ
る。これは、液晶材料に直流電圧を長時間印加すると、
液晶材料が破壊されてしまうため、所定の期間毎に絵素
である液晶材料に印加される電圧の極性を正極性から負
極性へ、または負極性から正極性へと反転させる必要が
あるためである。このような駆動方法は、交流化反転駆
動などと称される。

【００１０】電源回路６は、セグメント駆動回路３およ
びコモン駆動回路４に、それぞれ駆動電圧を供給する。

【００１１】図１３は、液晶表示装置１の動作を示すタ
イミングチャートである。図１３では、特にコモン駆動
回路４の動作を示す。図１３（１）は、クロック信号Ｙ
Ｄを示す波形図である。クロック信号ＹＤは、１表示期
間Ｗ２毎に、期間Ｗ１だけハイレベルとなる信号であ
る。図１３（２）は、クロック信号ＬＰを示す波形図で
ある。クロック信号ＬＰは、周期Ｗ３のクロック信号で
ある。周期Ｗ３は、１水平表示期間である。クロック信
号ＹＤのハイレベル期間Ｗ１は、周期Ｗ３よりも短く、
クロック信号ＬＰのハイレベル期間より長く選ばれ、か
つ、クロック信号ＬＰのハイレベル期間が含まれるタイ
ミングでハイレベルとされる。

【００１２】図１３（３）は、コモン電極Ｃ１に印加さ
れる走査信号の波形図であり、図１３（４）はコモン電
極Ｃ２に印加される走査信号の波形図である。コモン駆
動回路４は、コモン電極Ｃ１に対応するラッチ回路によ
って、クロック信号ＹＤのハイレベルをクロック信号Ｌ
Ｐの立下り時刻ｔ０でラッチし、次のクロック信号ＬＰ
の立下り時刻ｔ１までレベルを保持する。ハイレベルの
信号が与えられている間、所定の電位の走査信号が、コ
モン電極Ｃ１に印加される。同様にして、時刻ｔ１から
１周期Ｗ３の間は、走査信号がコモン電極Ｃ２に印加さ
れる。以下、コモン電極Ｃ３〜Ｃｎまで、走査信号が１
本ずつ線順次で印加される。

【００１３】

【発明が解決しようとする課題】図１４は、液晶表示装
置１の異常時の動作を示すタイミングチャートである。
図１４（１）に示すように、クロック信号ＹＤがハイレ
ベルである期間Ｗ４が、適正な期間Ｗ１より長くなり、
たとえばクロック信号ＬＰの周期Ｗ３の３倍程度の長さ
になった場合、コモン電極Ｃ１には、時刻ｔ０〜ｔ３ま
での間（周期Ｗ３の３倍の時間）、走査信号が印加さ
れ、コモン電極Ｃ２には、時刻ｔ１〜ｔ４までの間、走
査信号が印加される。したがって時刻ｔ１〜ｔ３では、
コモン電極Ｃ１，Ｃ２が同時に選択されることになる。

【００１４】このため、セグメント駆動回路３からの表
示信号が２本のコモン電極に同時に与えられるために、
表示される画像が乱れて見苦しいものとなる。また、複
数のコモン電極が同時に選択され、それぞれのコモン電
極に走査信号を供給するために、コモン駆動回路４の内
部に比較的大電流が流れ、ラッチアップが発生し、駆動
回路を破壊するおそれがある。

【００１５】上述の異常は、制御回路５が過渡状態で安
定しない場合、液晶表示装置１の生産工程にある場合、
さらに液晶表示装置１をパーソナルコンピュータなどの
機器に組み込む場合などに起こり得る。制御回路５が安
定しない場合とは、電源投入時や、液晶表示装置１が備
える複数の表示モード（たとえば水平表示ライン数を変
更する場合）を切換えるときなどである。生産工程にあ
る場合とは、半田付け不良などでクロック信号ＹＤの信
号線が他の信号線と短絡した場合などである。液晶表示
装置１を機器に組み込む場合とは、クロック信号ＹＤの
信号線が他の回路基板の信号線に接触した場合などであ
る。

【００１６】本発明の目的は、表示制御信号の乱れに起
因する表示画像の乱れおよび駆動手段の破壊を防止する
ことができる表示装置を提供することである。

【００１７】

【課題を解決するための手段】本発明は、表示手段と、
前記表示手段を駆動する駆動手段と、前記駆動手段に、
表示駆動に必要な表示制御信号と、電力とを供給する制
御手段と、前記表示制御信号の異常を検知する検知手段
と、前記検知手段の出力に応答して、前記駆動手段への
電力の供給を遮断する手段とを含むことを特徴とする表
示装置である。

【００１８】

【作用】本発明に従えば、液晶表示パネルなどの表示手
段は、駆動手段によって駆動され画像が表示される。前
記駆動手段には、制御手段から表示駆動に必要な表示制
御信号と、電力とが供給される。ここで、表示制御信号
に異常が発生したことが検知手段によって検知される
と、当該検知手段の出力に応答して、前記駆動手段への
電力供給が遮断される。このように、表示制御信号に異
常が発生した場合に強制的に駆動手段への電力供給を遮
断するので、表示制御信号の異常によって不所望な画像
が表示手段に表示されることはなく、また不所望な動作
によって駆動手段が破壊されることはない。

【００１９】

【実施例】図１は、本発明の一実施例である液晶表示装
置１１の概略的構成を示すブロック図である。液晶表示
装置１１は、液晶パネル１２と、上側セグメント駆動回
路１３と、下側セグメント駆動回路１４と、コモン駆動
回路１５と、制御回路１６と、電源回路１７と、遮断回
路１８とを含む。

【００２０】液晶パネル１２は、一対の基板間に液晶層
を介在させて構成される。一対の基板は、それぞれ、ガ
ラスなどの透光性基板の一方表面に、互いに並行に配置
される複数の帯状電極と、前記帯状電極が形成された一
方表面全体を覆う配向膜とが形成されて構成される。本
実施例では、一方基板に形成される帯状電極は、その長
手方向長さの中間位置で分割されている。分割された２
つの電極群のうち、一方電極群を上側セグメント電極群
とし、他方電極群を下側セグメント電極群とする。上側
セグメント電極群は、本実施例では６４０本の電極ＵＳ
１〜ＵＳ６４０からなる。下側セグメント電極群は、本
実施例では６４０本の電極ＤＳ１〜ＤＳ６４０からな
る。また、他方基板に形成された電極がコモン電極とな
り、本実施例では、４８０本の電極Ｃ１〜Ｃ４８０から
なる。

【００２１】液晶パネル１２では、コモン電極とセグメ
ント電極との交差部分に介在する液晶材料が絵素とな
る。したがって、実施例の液晶パネル１２では、６４０
×４８０個の絵素が行列状に配列していることになる。
この絵素を選択的に駆動することによって、液晶パネル
１２に画像が表示される。なお、液晶パネル１２におい
て、上側セグメント電極ＵＳ１〜ＵＳ６４０とコモン電
極Ｃ１〜Ｃ２４０とによって形成される絵素が配列され
ている領域を上側面とし、下側セグメント電極ＤＳ１〜
ＤＳ６４０とコモン電極Ｃ２４１〜Ｃ４８０とによって
形成される絵素が配列されている領域を下画面とする。
上側セグメント電極ＵＳ１〜ＵＳ６４０は、上側セグメ
ント駆動回路１３に接続され、下側セグメント電極ＤＳ
１〜ＤＳ６４０は、下側セグメント電極駆動回路１４に
接続される。またコモン電極Ｃ１〜Ｃ４８０は、コモン
駆動回路１５に接続される。

【００２２】コモン駆動回路１５は、後述する制御回路
１６から与えられる表示制御信号に基づいて、予め定め
る１表示期間において、コモン電極Ｃ１〜Ｃ４８０に線
順次で予め定める走査信号を印加する。以下、このよう
な動作を単に「走査」と称する。なお、１本のコモン電
極に走査信号が印加されている期間が１水平表示期間と
なる。

【００２３】コモン駆動回路１５は、上側コモン駆動回
路１９と下側コモン駆動回路２０とを含む。上側コモン
駆動回路１９は、コモン電極Ｃ１〜Ｃ２４０に１本ずつ
線順次で走査信号を印加する。また下側コモン駆動回路
２０は、コモン電極Ｃ２４１〜Ｃ４８０に１本ずつ線順
次で走査信号を印加する。上側コモン駆動回路１９およ
び下側コモン駆動回路２０は、１表示期間内に同時にか
つ、同一タイミングで動作する。したがって、コモン電
極Ｃ１，Ｃ２４１、コモン電極Ｃ２，Ｃ２４２というよ
うに、１水平表示期間において上画面のコモン電極と下
画面のコモン電極とに同時に走査信号が印加される。こ
のように電極を２分割して分割した２つの電極群を同時
に走査することによって、分割しない場合に比べて１水
平表示期間を２倍長くすることができ、絵素を良好に駆
動することができる。

【００２４】上側コモン駆動回路１９は、駆動回路２
１，２２を含む。駆動回路２１は、コモン電極Ｃ１〜Ｃ
１２０を走査し、駆動回路２２はコモン電極Ｃ１２１〜
Ｃ２４０を走査する。下側コモン駆動回路２０は、駆動
回路２３，２４を含む。駆動回路２３は、コモン電極Ｃ
２４１〜Ｃ３６０を走査し、駆動回路２４はコモン電極
Ｃ３６１〜Ｃ４８０を走査する。

【００２５】上側セグメント駆動回路１３は、制御回路
１６から与えられる表示データＵＤ０〜ＵＤ７に基づい
て、１水平表示期間毎に上側セグメント電極ＵＳ１〜Ｕ
Ｓ６４０に、表示データに対応した表示信号を印加す
る。下側セグメント駆動回路１４は、制御回路１６から
の表示データＬＤ０〜ＬＤ７に基づいて、１水平表示期
間毎に下側セグメント電極ＤＳ１〜ＤＳ６４０に、表示
データに対応した表示信号を印加する。上側セグメント
駆動回路１３および下側セグメント駆動回路１４は、同
時に、かつ同一タイミングで動作する。したがって、た
とえばコモン電極Ｃ１，Ｃ２４１が走査されている１水
平表示期間では、上側セグメント駆動回路１３は、コモ
ン電極Ｃ１と上側セグメント電極ＵＳ１〜ＵＳ６４０と
によって形成される絵素を駆動し、下側セグメント駆動
回路１４はコモン電極Ｃ２４１と下側セグメント電極Ｄ
Ｓ１〜ＤＳ６４０とによって形成される絵素を駆動す
る。

【００２６】制御回路１６は、複数種類の表示制御信号
を出力する。表示制御信号として、表示データＵＤ０〜
ＵＤ７，ＬＤ０〜ＬＤ７、クロック信号ＸＣＫ，ＬＰ，
ＹＤ、表示許可信号ＤＩｏ、後述する極性反転信号Ｍが
含まれる。表示データＵＤ０〜ＵＤ７は、上側セグメン
ト駆動回路１３に与えられる。表示データＬＤ０〜ＬＤ
７は、下側セグメント駆動回路１４に与えられる。クロ
ック信号ＸＣＫは、上側および下側セグメント駆動回路
１３，１４にそれぞれ与えられる。クロック信号ＬＰ，
ＹＤおよび表示許可信号ＤＩｏは、後述する遮断回路１
８を介して、上側セグメント駆動回路１３、下側セグメ
ント駆動回路１４およびコモン駆動回路１５にそれぞれ
与えられる。なお、遮断回路１８は、後述する動作によ
って表示許可信号ＤＩｏを表示許可信号ＤＩに変換して
出力する。

【００２７】電源回路１７は、後述する構成によって、
基準電圧から複数種類の電圧を生成し、上側セグメント
駆動回路１３、下側セグメント駆動回路１４およびコモ
ン駆動回路１５にそれぞれ供給する。遮断回路１８は、
後述する構成によって、クロック信号ＹＤの異常を検知
し、表示許可信号ＤＩｏを強制的にローレベルに立下げ
て、出力する。

【００２８】図２は、遮断回路１８の構成例を示す回路
図である。遮断回路１８は、３個のフリップフロップ２
５〜２７と、２個のインバータ２８，２９とを含む。フ
リップフロップ２５は、Ｄ入力にクロック信号ＹＤが与
えられ、ＣＫ入力にインバータ２８からの出力であるク
ロック信号ＬＰの反転信号が与えられ、反転ＣＬ入力に
インバータ２９からの出力であるクロック信号ＹＤの反
転信号が与えられる。フリップフロップ２５のＱ出力で
ある信号ＳＡは、フリップフロップ２６のＤ入力に与え
られる。フリップフロップ２５は、Ｄ入力に与えられる
クロック信号ＹＤのレベルを、クロック信号ＬＰの立下
りタイミングでラッチして、Ｑ出力として出力し、クロ
ック信号ＹＤの立下りタイミングでリセットされる。

【００２９】フリップフロップ２６は、Ｄ入力にフリッ
プフロップ２５のＱ出力である信号ＳＡが与えられ、Ｃ
Ｋ入力にインバータ２８からの出力であるクロック信号
ＬＰの反転信号が与えられ、反転ＣＬ入力にインバータ
２９からの出力であるクロック信号ＹＤの反転信号が与
えられる。フリップフロップ２６の反転Ｑ出力である信
号ＳＢは、フリップフロップ２７の反転ＣＬ入力に与え
られる。フリップフロップ２６は、フリップフロップ２
５のＱ出力である信号ＳＡのレベルを、クロック信号Ｌ
Ｐの立下りタイミングでラッチし、そのレベルを反転Ｑ
出力として出力し、クロック信号ＹＤの立下りタイミン
グでリセットされる。

【００３０】フリップフロップ２７は、Ｄ入力に表示許
可信号ＤＩｏが与えられ、ＣＫ入力にクロック信号ＹＤ
が与えられ、反転ＣＬ入力にフリップフロップ２６の反
転Ｑ出力である信号ＳＢが与えられる。フリップフロッ
プ２７のＱ出力は、表示許可信号ＤＩとして出力され
る。フリップフロップ２７は、表示許可信号ＤＩｏのレ
ベルをクロック信号ＹＤの立上りタイミングでラッチ
し、そのレベルをＱ出力として出力し、フリップフロッ
プ２６の反転Ｑ出力である信号ＳＢの立下りタイミング
でリセットされる。

【００３１】図３は、コモン駆動回路１５を構成する駆
動回路２１の構成例を示す回路図である。駆動回路２１
〜２４は、同一の構成であるので、ここでは駆動回路２
１を例にとり説明する。駆動回路２１は、１２０個のフ
リップフロップＦ１〜Ｆ１２０と、１２０個のセレクタ
Ｅ１〜Ｅ１２０と、インバータ３０とを含む。駆動回路
２１においては、１本のコモン電極に対して、それぞれ
１つのフリップフロップとセレクタとが対応する。

【００３２】フリップフロップＦ１は、Ｄ入力にクロッ
ク信号ＹＤが与えられ、ＣＫ入力にインバータ３０の出
力であるクロック信号ＬＰの反転信号が与えられる。フ
リップフロップＦ１のＱ出力は、セレクタＥ１に与えら
れるとともに、次段のフリップフロップＦ２のＤ入力に
与えられる。フリップフロップＦ１は、クロック信号Ｙ
Ｄのレベルを、クロック信号ＬＰの立下りタイミングで
ラッチし、ラッチしたレベルをＱ出力として出力する。

【００３３】フリップフロップＦｉ（ｉ＝２〜１２０）
は、Ｄ入力に前段のフリップフロップＦｉ−１のＱ出力
が与えられ、ＣＫ入力にインバータ３０の出力であるク
ロック信号ＬＰの反転信号が与えられる。フリップフロ
ップＦｉのＱ出力は、セレクタＥｉに与えられるととも
に、次段のフリップフロップＦｉ＋１のＤ入力に与えら
れる。なお、フリップフロップＦ１２０のＱ出力は、セ
レクタＥ１２０のみに与えられる。フリップフロップＦ
ｉは、前段のフリップフロップＦｉ−１のＱ出力のレベ
ルを、クロック信号ＬＰの立下りタイミングでラッチ
し、ラッチしたレベルをＱ出力として出力する。

【００３４】セレクタＥｉ（ｉ＝１〜１２０）は、フリ
ップフロップＦｉのＱ出力、極性反転信号Ｍ、表示許可
信号ＤＩの各レベルに従って、後述する電源回路１７か
ら与えられる電圧信号Ｖ０，Ｖ１，Ｖ４，Ｖ５のうちの
いずれか１つを選択して走査信号としてコモン電極Ｃｉ
に出力する。

【００３５】図４は、電源回路１７の構成例を示す回路
図である。電源回路１７は、６個の抵抗Ｒ１〜Ｒ６と５
個のアンプ３１〜３５とを含む。この抵抗Ｒ１〜Ｒ６
は、この順序で直列に接続される。抵抗Ｒ１の接続側と
は反対側端部に基準電圧ＶＥＥが与えられ、抵抗Ｒ６の
接続側とは反対側端部はグランド電位とされる。抵抗Ｒ
２〜Ｒ６の各抵抗値の比は、Ｒ２：Ｒ３：Ｒ４：Ｒ５：
Ｒ６＝１：１：ａ：１：１に選ばれる。電源回路１７
は、基準電圧ＶＥＥを抵抗Ｒ１〜Ｒ６によって抵抗分割
して得られる複数の異なる電圧を駆動電圧Ｖ０〜Ｖ５と
して出力する。

【００３６】抵抗Ｒ１とＲ２との接続点の電圧は、アン
プ３１によって、低インピーダンスにして駆動電圧Ｖ０
として出力される。抵抗Ｒ２とＲ３との接続点の電圧は
アンプ３２によって、低インピーダンスにして駆動用電
圧Ｖ１として出力される。抵抗Ｒ３とＲ４との接続点の
電圧は、アンプ３３によって低インピーダンスにして駆
動用電圧Ｖ２として出力される。抵抗Ｒ４とＲ５と接続
点の電圧は、アンプ３４によって低インピーダンスにし
て駆動用電圧Ｖ３として出力される。抵抗Ｒ５とＲ６と
の接続点の電圧は、アンプ３５によって低インピーダン
スにして駆動用電圧Ｖ４として出力される。なお、グラ
ンド電位は駆動用電圧Ｖ５として出力される。

【００３７】図５は、駆動回路２１が備えるセレクタＥ
１の構成例を示す回路図である。セレクタＥ１〜Ｅ１２
０は、同一の構成であるので、セレクタＥ１を例にとり
説明する。セレクタＥ１は、４つのスイッチング素子３
６〜３９と、論理回路４０とを含む。スイッチング素子
３６〜３９は、トランジスタなどで実現され、論理回路
４０からの制御信号Ｇ１〜Ｇ４によって導通／遮断が制
御される。スイッチング素子３６〜３９の各一方端に
は、それぞれ駆動用電圧Ｖ０，Ｖ１，Ｖ４，Ｖ５が与え
られ、各他方端は共通に接続される。したがって、セレ
クタＥ１は、スイッチング素子３６〜３９の導通／遮断
を適宜制御することによって、駆動用電圧Ｖ０，Ｖ１，
Ｖ４，Ｖ５のうちのいずれかを１つ選択して出力するこ
とができる。

【００３８】論理回路４０は、フリップフロップＦ１の
Ｑ出力、極性反転信号Ｍ、表示許可信号ＤＩに基づい
て、論理演算を行い、制御信号Ｇ１〜Ｇ４を生成してス
イッチング素子３６〜３９の各ゲート端子に出力する。
論理回路４０の真理値表は、下記の表１に示される。

【００３９】

【表１】

【００４０】図６は、制御回路１６の構成例を示すブロ
ック図である。原発振回路４１は、予め定める周波数の
クロック信号を生成し、分周回路４２に与える。分周回
路４２は、与えられるクロック信号を、所定の分周比で
分周して出力する。分周回路４２の出力信号は、マスク
回路４３および分周回路４４に与えられる。マスク回路
４３は、分周回路４２の出力信号を予め定める１水平表
示期間だけそのまま出力し、予め定める帰線期間だけ遮
断することによって、クロック信号ＸＣＫを生成して出
力する。分周回路４４は、前記分周回路４２の出力信号
を所定の分周比で分周して出力する。

【００４１】分周回路４４の出力信号は、カウンタ４
５、分周回路４６およびカウンタ４７に与えられる。カ
ウンタ４５は、前記分周回路４４の出力信号のパルス数
を計数し、所定の計数値になるたびにパルスを出力する
ことによって、クロック信号ＬＰを生成する。分周回路
４６は、前記分周回路４４の出力信号を所定の分周比で
分周して、クロック信号ＹＤを生成する。カウンタ４７
は、分周回路４４の出力信号のパルス数を計数し、所定
の計数値になるたびにパルスを出力することによって、
極性反転信号Ｍを生成する。

【００４２】ＣＰＵ（中央処理装置）４８は、前述の各
回路４１〜４７の動作を制御する。またＣＰＵ４８は、
レジスタ４９に「０」または「１」を書込むことによっ
て、表示許可信号ＤＩｏを生成する。さらにＣＰＵ４８
は、映像信号生成回路５０を制御し、表示データＵＤ０
〜ＵＤ７，ＬＤ０〜ＬＤ７を出力させる。

【００４３】図７は、上側セグメント駆動回路１３の構
成例を示す回路図である。上側および下側セグメント駆
動回路１３，１４は、同一の構成であるので、ここでは
上側セグメント駆動回路１３を例にとって説明する。上
側セグメント駆動回路１３は、ラッチ回路Ｈ１〜Ｈ６４
０，Ｉ１〜Ｉ６４０と、フリップフロップＪ１〜Ｊ６４
０と、セレクタＫ１〜Ｋ６４０と、インバータ５１，５
２とを含む。なお、図面では、セグメント電極ＵＳ１，
ＵＳ２に関連する構成のみを示す。

【００４４】フリップフロップＪ１は、Ｄ入力に所定の
レベルが与えられ、インバータ５２の出力の立上りタイ
ミング、すなわちクロック信号ＸＣＫの立下りタイミン
グで、Ｄ入力のレベルをラッチし、ラッチしたレベルを
Ｑ出力として出力する。フリップフロップＪ１のＱ出力
は、ラッチ回路Ｈ１のＣＫ入力と、フリップフロップＪ
２のＤ入力とに与えられる。したがって、ラッチ回路Ｈ
１は、最初のクロック信号ＸＣＫが与えられたときにＤ
入力に入力されている表示データをラッチし、Ｑ出力と
して出力する。

【００４５】フリップフロップＪ２は、前記フリップフ
ロップＪ１と同様に、クロック信号ＸＣＫの立下りタイ
ミングで、フリップフロップＪ１のＱ出力のレベルをラ
ッチし、Ｑ出力として出力する。フリップフロップＪ２
のＱ出力は、ラッチ回路Ｈ２のＣＫ入力と図示しないフ
リップフロップＪ３のＤ入力とに与えられる。フリップ
フロップＪ２に関して、最初のクロック信号ＸＣＫが与
えられたときは、フリップフロップＪ１のＱ出力はロー
レベルであるが、次のクロック信号ＸＣＫが与えられた
ときは、フリップフロップＪ１のＱ出力はハイレベルで
あるので、フリップフロップＪ２のＱ出力もハイレベル
となる。このように、フリップフロップＪ１，Ｊ２，…
の各Ｑ出力は、クロック信号ＸＣＫが立下りたびに順次
ハイレベルとなる。

【００４６】フリップフロップＪ１，Ｊ２，…の各Ｑ出
力は、それぞれラッチ回路Ｈ１，Ｈ２，…の各ＣＫ入力
に与えられている。したがって、表示データＵＤ０〜Ｕ
Ｄ７をクロック信号ＸＣＫのタイミングに同期して与え
ることによって、ラッチ回路Ｈ１，Ｈ２，…は入力され
る表示データを順番にラッチしていく。ラッチ回路Ｈ
１，Ｈ２，…の各Ｑ出力は、それぞれラッチ回路Ｉ１，
Ｉ２，…の各Ｄ入力に与えられている。

【００４７】ラッチ回路Ｉ１，Ｉ２，…は、インバータ
５１からの出力信号の立上りタイミングで、すなわちク
ロック信号ＬＰの立下りタイミングで、Ｄ入力に与えら
れている表示データをラッチして、Ｑ出力として出力す
る。したがって、一水平表示期間において、次の水平表
示期間に表示すべき表示データを順番にラッチ回路Ｈ
１，Ｈ２，…に書込み（ラッチし）、全ての書込みが終
了した時点で、クロック信号ＬＰを与えることによっ
て、書込まれた表示データが一斉にセレクタＫ１，Ｋ
２，…に与えられる。

【００４８】セレクタＫ１は、ラッチ回路Ｉ１のＱ出
力、極性反転信号Ｍ、表示許可信号ＤＩに基づいて論理
演算を行い、論理演算結果に基づいて、駆動電圧Ｖ０，
Ｖ２，Ｖ３，Ｖ５のうちから１つを選択してセグメント
電極ＵＳ１に出力する。セレクタＫ２，…についても、
セレクタＫ１と同様である。セレクタＫ１，Ｋ２，…の
構成は、前述の図５に示すセレクタの構成と同一であ
る。異なる点は、駆動用電圧Ｖ１の代わりに駆動用電圧
Ｖ２を与え、駆動用電圧Ｖ４の代わりに駆動用電圧Ｖ３
を与えたことである。セレクタＫの論理演算の真理値表
は、下記の表２に示される。

【００４９】

【表２】

【００５０】図８は、遮断回路１８の動作を示すタイミ
ングチャートである。図８において、期間Ｗ１〜Ｗ４
は、前述の図１３および図１４と同一の長さであるもの
とする。図２を併せて参照して、図８（１）に示すよう
に時刻ｔ１０で、表示許可信号ＤＩｏがハイレベルとな
る。この時点では、クロック信号ＹＤはローレベルであ
るので、フリップフロップ２７のＱ出力である表示許可
信号ＤＩはローレベルである。時刻ｔ１１で、図８
（２）に示すようにクロック信号ＹＤがハイレベルに立
上ると、フリップフロップ２７のＱ出力はハイレベルと
なる。図８（３）に示すクロック信号ＬＰの立下り時刻
ｔ１２において、フリップフロップ２５はクロック信号
ＹＤのレベルをラッチし、Ｑ出力である信号ＳＡは図８
（４）に示すようにハイレベルとなる。クロック信号Ｙ
Ｄが正常である場合は、図面において２点鎖線で示すよ
うに、時刻ｔ１２〜ｔ１３の間でローレベルに立下るの
で、信号ＳＡもローレベルとなり、図８（５）に示すよ
うにフリップフロップ２６の反転Ｑ出力である信号ＳＡ
もハイレベルのままであるので、フリップフロップ２７
はリセットされず、表示許可信号ＤＩはハイレベルのま
まである。

【００５１】次に、クロック信号ＹＤが異常状態である
場合、すなわちクロック信号ＹＤのハイレベル期間が図
８（２）に示すように正常な期間より長くなった場合の
動作を説明する。この場合、次のクロック信号ＬＰの立
下り時刻ｔ１３においては、クロック信号ＹＤはハイレ
ベルであるので、フリップフロップ２５のＱ出力はハイ
レベルのままとなる。したがって、フリップフロップ２
６は、時刻ｔ１３において信号ＳＡのハイレベルをラッ
チすることとなり、これによって反転Ｑ出力はローレベ
ルに立下る。このため、フリップフロップ２７はリセッ
トされ、Ｑ出力である表示許可信号ＤＩはローレベルと
なる。その後、クロック信号ＹＤがローレベルに立下る
時刻ｔ１４において、フリップフロップ２５，２６はと
もにリセットされる。

【００５２】以上のように本実施例によれば、コモン駆
動回路１５の動作を制御するクロック信号ＹＤが異常に
なった場合、表示許可信号ＤＩを強制的にローレベルに
立下げるようにした。したがって、上側セグメント駆動
回路１３、下側セグメント駆動回路１４、コモン駆動回
路１５がそれぞれ備えるセレクタからは、強制的にグラ
ンド電位が出力されることとなる。これによって、コモ
ン電極とセグメント電極との電位差が０となり、液晶パ
ネル１２に不所望な画像が表示されることはない。ま
た、クロック信号ＹＤの異常に起因して複数のコモン電
極が同時に選択された場合であっても、セレクタにはグ
ランド電位しか供給されないので、大電流が流れること
はなく、駆動回路の破壊が防止される。

【００５３】図９は、本発明の第２実施例を説明するた
めの回路図である。本実施例は、前述の実施例で用いら
れている遮断回路１８の代わりに、図９に示す遮断回路
５５を用いたことである。遮断回路５５は、遮断回路１
８の構成要素であるフリップフロップ２５〜２７および
インバータ２８，２９に加えて、カウンタ５６，５７、
ＡＮＤ回路５８およびインバータ５９を設けたことであ
る。遮断回路５５は、クロック信号ＹＤのハイレベル期
間が正常時より長くなったときに、表示許可信号ＤＩを
「０」にすることに加えて、クロック信号ＹＤの立下り
から次の立下りまでの間のクロック信号ＬＰのパルス数
が一定の数以上なければ表示許可信号ＤＩを「０」にす
るようにしている。

【００５４】カウンタ５６，５７は、それぞれ、クロッ
ク信号ＹＤがハイレベルの間に予め定める設定値をロー
ドし、クロック信号ＹＤがローレベルになったときに、
クロック信号ＬＰを立下り毎にカウントアップする８ビ
ットのカウンタである。本実施例での設定値は、「１０
ｈ（１６進数）」である。カウンタ５６は、初期値とし
て「１０ｈ」から計数動作を開始し、計数値「１２７
（１０進数）」になった時点でＣＡ出力を「１」にす
る。これによって、カウンタ５７は引き続きクロック信
号ＬＰの立下り毎にカウントアップされる。カウンタ５
７は、初期値「０」から計数動作を開始し、計数値が
「１２７」になった時点でＣＡ出力を「１」にする。す
なわち、２つのカウンタ５６，５７によって、クロック
信号ＬＰの立下り回路が「ＦＦｈ（計数値では２３
９）」になった時点でカウンタ５７のＣＡ出力が「１」
となる。

【００５５】ＣＡ出力は、インバータ５９によって反転
されてカウンタ５６，５７の各ＥＰ入力に入力される。
これによって、カウンタ５６，５７は、カウントアップ
を停止する。このとき、ＣＡ出力は「１」を維持し、Ａ
ＮＤ回路５８の一方入力に与えられる。ＡＮＤ回路５８
の他方入力には表示許可信号ＤＩｏが与えられる。ＡＮ
Ｄ回路５８の出力は、フリップフロップ２７のＤ入力に
与えられる。したがって、クロック信号ＹＤの立下りか
ら次の立下りまでの間のクロック信号ＬＰのパルスの数
が「２３９」であれば、ＡＮＤ回路５８の出力はハイレ
ベルとなる。フリップフロップ２７はクロック信号ＹＤ
の立上りタイミングでＤ入力のレベルをラッチして、ハ
イレベルのＱ出力を表示許可信号ＤＩとして出力する。
その後、前述したようにＹＤのハイレベル期間が正常時
より長くなる場合は、フリップフロップ２５，２６の動
作によってフリップフロップ２７はリセットされ、表示
許可信号ＤＩはローレベルに立下る。

【００５６】図１０は、遮断回路５５の動作を示すタイ
ミングチャートである。図１０（１）に示すように、表
示許可信号ＤＩｏは常にハイレベルである。図１０
（２）に示すように、最初にクロック信号ＹＤが「１」
になったとき、図１０（５）に示すように表示許可信号
ＤＩは「１」となり、クロック信号ＹＤがハイレベルの
間に、２つ目のクロック信号ＬＰ（図１０（３）参照）
の立下り時刻で表示許可信号ＤＩはローレベルとなる。
クロック信号ＹＤがローレベルとなってから、クロック
信号ＬＰが２３９回立下った時点でカウンタ５７のＣＡ
出力が図１０（４）に示すように「１」となり、次のク
ロック信号ＹＤの立上りで表示許可信号ＤＩは「１」と
なる。

【００５７】このように本実施例では、前述の実施例の
ように単にクロック信号ＹＤがハイレベルの間にクロッ
ク信号ＬＰが２回以上立下った条件だけでは、複数のコ
モン電極を同時に選択しないという目的を達成するため
には不充分であるので、新たな条件を追加している。す
なわち、仮にクロック信号ＹＤと次のクロック信号ＹＤ
との間隔が充分でない場合は、複数のコモン電極が同時
に選択されるために、クロック信号ＹＤの立下り後のク
ロック信号ＬＰの数を計数するようにした。これによっ
て、クロック信号ＹＤの間隔が短く、コモン電極の走査
が１巡しないうちに次のクロック信号ＹＤが入力されて
複数のコモン電極が同時に選択されることが防止され
る。

【００５８】図１１は、本発明の第３実施例を説明する
ための回路図である。本実施例は、上側および下側セグ
メント駆動回路１３，１４およびコモン駆動回路１５
に、表示許可信号ＤＩのための入力端子がない場合を想
定している。このような場合は、図１１に示すような電
源回路６１を用いればよい。電源回路６１は、前述の電
源回路１７の構成要素に加え、トランジスタ６２，６３
および複数の抵抗Ｒ７〜Ｒ１５を設けている。表示許可
信号ＤＩのオン／オフに応じて、定電圧発生回路６４か
らの基準電圧ＶＥＥの供給を制御している。

【００５９】電源回路６１において、定電圧発生回路６
４からの基準電圧ＶＥＥは、トランジスタ６２を介し
て、抵抗Ｒ１の一方端に与えられる。トランジスタ６２
のエミッタ−ベース間には、抵抗Ｒ７が接続される。ト
ランジスタ６２のベースには、抵抗Ｒ８を介して、トラ
ンジスタ６３のエミッタが接続される。トランジスタ６
３のコレクタは、グランド電位ＧＮＤに接続される。ト
ランジスタ６３は、ベースに抵抗Ｒ９を介して遮断回路
１８，５５からの表示許可信号ＤＩが与えられるととも
に、ベース−コレクタ間に抵抗Ｒ１０が接続される。

【００６０】表示許可信号ＤＩがハイレベルであると
き、トランジスタ６３は導通し、コレクタ電流が流れ、
これによって、トランジスタ６２が導通し、抵抗Ｒ１に
基準電圧ＶＥＥが供給される。表示許可信号ＤＩがロー
レベルであるとき、トランジスタ６３は遮断され、コレ
クタ電流は流れないので、トランジスタ６２も遮断さ
れ、抵抗Ｒ１への基準電圧ＶＥＥの供給が遮断される。
本実施例においても、前述と同様の効果が得られる。

【００６１】

【発明の効果】以上のように本発明によれば、表示制御
信号の異常が検知されときは、駆動手段への電力供給を
強制的に遮断するようにしたので異常のある表示制御信
号に基づいて不所望な画像が表示手段に表示されること
はなく、表示品位が向上する。また異常な表示制御信号
に基づく不所望な駆動手段の動作が防止され、たとえば
大電流が流れるなどして駆動手段が破壊されることが防
止され、表示装置の歩留まりおよび信頼性が格段に向上
する。

【図面の簡単な説明】

【図１】本発明の一実施例である液晶表示装置１１の概
略的構成を示すブロック図である。

【図２】図１に示す遮断回路１８の構成例を示す回路図
である。

【図３】図１に示す駆動回路２１の構成例を示す回路図
である。

【図４】図１に示す電源回路１７の構成例を示す回路図
である。

【図５】図３に示すセレクタＥ１の構成例を示す回路図
である。

【図６】図１に示す制御回路１６の構成例を示すブロッ
ク図である。

【図７】図１に示す上側セグメント駆動回路１３の構成
例を示す回路図である。

【図８】図２に示す遮断回路１８の動作を説明するため
のタイミングチャートである。

【図９】本発明の第２実施例に用いられる遮断回路５５
の構成例を示す回路図である。

【図１０】図９に示す遮断回路５５の動作を説明するた
めのタイミングチャートである。

【図１１】本発明の第３実施例に用いられる電源回路６
１の構成例を示す回路図である。

【図１２】従来例である液晶表示装置１の概略的構成を
示すブロック図である。

【図１３】コモン駆動回路４の正常時の動作を説明する
ためのタイミングチャートである。

【図１４】コモン駆動回路４の異常時の動作を説明する
ためのタイミングチャートである。

【符号の説明】

１１液晶表示装置１２液晶パネル１３上側セグメント駆動回路１４下側セグメント駆動回路１５コモン駆動回路１６制御回路１７，６１電源回路１８，５５遮断回路２５〜２７フリップフロップ２８，２９，５９インバータ５６，５７カウンタ５８ＡＮＤ回路６２，６３トランジスタ６４定電圧発生回路Ｒ７〜Ｒ１０抵抗ＤＩ，ＤＩｏ表示許可信号ＬＰ，ＹＤクロック信号

Claims

【特許請求の範囲】

【請求項１】表示手段と、前記表示手段を駆動する駆動手段と、前記駆動手段に、表示駆動に必要な表示制御信号と、電
力とを供給する制御手段と、前記表示制御信号の異常を検知する検知手段と、前記検知手段の出力に応答して、前記駆動手段への電力
の供給を遮断する手段とを含むことを特徴とする表示装
置。