JPH07200282A - Non-interruption program update system - Google Patents

Non-interruption program update system

Info

Publication number
JPH07200282A
JPH07200282A JP5337161A JP33716193A JPH07200282A JP H07200282 A JPH07200282 A JP H07200282A JP 5337161 A JP5337161 A JP 5337161A JP 33716193 A JP33716193 A JP 33716193A JP H07200282 A JPH07200282 A JP H07200282A
Authority
JP
Japan
Prior art keywords
program
memory
processor
new
act
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5337161A
Other languages
Japanese (ja)
Inventor
Akira Kato
加藤  明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5337161A priority Critical patent/JPH07200282A/en
Publication of JPH07200282A publication Critical patent/JPH07200282A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To provide a processor system which recognizes the travel of main function in a new program before the program is updated with a real machine. and can update the program without interrupting the service. CONSTITUTION:Judgement/writing circuits 13 and 23 are provided at the crossing of duplexed memories. The memory contents of areas where succeeding information are stored are compared. When the memory content of a standby system is not matched with the memory content of an act system, it is updated by adjusting it to agree with the memory content of the act system, and basic functions are sequentially processed. Thus, the succeeding information content of the act system is copied on the standby system. When whole copy is terminated, system constitution is switched, and a processor becoming a new act system succeeds an operation in the new program.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は二重化構成の情報処理装
置のプログラム更新方式に関し、特にプログラムの更新
に際してシステムの動作を中断させることなくプログラ
ムを更新する無中断プログラム更新方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program updating method for a duplex information processing apparatus, and more particularly to a non-interruptive program updating method for updating a program without interrupting the operation of the system when updating the program.

【0002】[0002]

【従来の技術】従来の二重化構成の情報処理装置におけ
るプログラムの更新方式は、特開平02−090227
号公報(適用版数制御による無中断ソフトウェア改版方
式)にあるように、更新されるプログラムに含まれる新
規機能は実際に当該プログラムが走行する環境で事前に
確認することはなされておらず、更に現プログラムから
新プログラムへ切り換える際には両系のメモリのデータ
内容の同一性が保証されていないために、一度現プログ
ラムの走行を停止させ、しかる後に新プログラムを初期
設定させて両系メモリのデータ内容を一致させてから運
用を開始する方式であった。
2. Description of the Related Art A conventional method for updating a program in a dual-structured information processing apparatus is disclosed in Japanese Patent Laid-Open No. 02-090227.
As described in the Gazette (uninterrupted software revision method by application version control), the new functions included in the updated program have not been confirmed in advance in the environment in which the program actually runs. When switching from the current program to the new program, the data contents of the memories of both systems are not guaranteed to be the same, so the running of the current program is stopped once, and then the new program is initialized and the memory of both systems is initialized. The method was to start the operation after matching the data contents.

【0003】[0003]

【発明が解決しようとする課題】この従来のプログラム
更新方式では現プログラムが停止してから、新プログラ
ムの初期設定を経て、新プログラムでの機能が有効にな
るまでの間、処理の中断が生じ、更に新プログラムによ
る処理の正常性は、新プログラムへ更新した後に初めて
判明するため、新プログラムの走行時のみ故障が顕在化
するような潜在障害をサービスに影響することなしに事
前に検出することができないという問題があった。
In this conventional program updating method, processing is interrupted after the current program is stopped and after the initial setting of the new program until the functions of the new program become effective. Furthermore, since the normality of processing by the new program is not known until after updating to the new program, it is necessary to detect in advance a potential failure that may cause a failure only when running the new program without affecting the service. There was a problem that I could not do it.

【0004】[0004]

【課題を解決するための手段】本発明の無中断プログラ
ム更新方式は、二重化構成のプロセッサを有する情報処
理装置のプログラム更新方式において、各プロセッサ
は、CPUと、メモリと、現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段を有し、前記メモリは、現プログラムと新
プログラムに共通する基本機能処理に必要な引継情報を
格納する領域と、前記現プログラムと新プログラムに共
通する基本機能処理に必要な引継情報を他系と比較判定
する手段による判定結果を格納する領域を有し、前記C
PUは、前記現プログラムと新プログラムに共通する基
本機能処理に必要な引継情報を他系と比較判定する手段
に対して、前記メモリ上の比較領域を指示する情報と、
自系がアクト系またはスタンバイ系のいずれであるかを
示す情報とを送出し、前記現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段は、前記CPUから送出される前記メモリ
上の比較領域を指示する情報に基づいて当該指定領域の
メモリ内容を自系と他系と比較判定し、当該比較判定結
果を前記メモリ上に設定された判定結果を格納する領域
に設定し、当該判定結果が不一致でありかつ前記CPU
から自系がスタンバイ系であることを示す情報を受信し
ている場合には、更にアクト系の前記指定領域のメモリ
内容を自系の前記指定領域のメモリに書き込み、アクト
系のプロセッサは、前記判定結果が一致を示した場合に
他系のプロセッサをアクト系とする指示を行い自系の処
理を停止し、新たにアクト系となったプロセッサは、現
プログラムと新プログラムに共通する基本機能処理以外
の新プログラム機能処理も開始することによりプログラ
ム更新を行うことを特徴とする。
A non-disruptive program updating method of the present invention is a program updating method for an information processing apparatus having a dual processor, wherein each processor is a CPU, a memory, a current program and a new program. The memory has means for comparing and judging the takeover information necessary for common basic function processing with other systems, and the memory has an area for storing takeover information necessary for basic function processing common to the current program and the new program; The program and the new program have an area for storing a judgment result by means for judging and comparing the takeover information necessary for basic function processing with another system,
The PU has information indicating a comparison area on the memory with respect to the means for comparing and determining the takeover information necessary for the basic function processing common to the current program and the new program with another system,
Information for indicating whether the own system is an act system or a standby system is transmitted, and means for comparing and determining the takeover information necessary for basic function processing common to the current program and the new program with another system is the CPU. Based on the information indicating the comparison area on the memory sent from the device, the memory content of the specified area is compared and determined with its own system and another system, and the comparison determination result is stored as the determination result set in the memory. Set to the area to be determined, the determination result is not matched, and the CPU
If the information indicating that the own system is the standby system is received from, the memory contents of the designated area of the act system is further written in the memory of the designated area of the own system, and the processor of the act system If the judgment results show a match, the processor of the other system is instructed to stop the processing of its own system, and the processor of the new system becomes the basic function processing common to the current program and the new program. The program is updated by starting a new program function process other than the above.

【0005】[0005]

【実施例】次に本発明について図面を参照して説明す
る。
The present invention will be described below with reference to the drawings.

【0006】図1は、本発明に係る無中断プログラムの
更新方式の一実施例を示すブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of an updating method of an uninterrupted program according to the present invention.

【0007】図1において、プロセッサ1とプロセッサ
2は、二重化構成されたプロセッサシステムのそれぞれ
0系と1系を構成し、セレクタ3によりいずれかが選択
されて制御対象となる装置であるI/O装置4と接続さ
れている。
In FIG. 1, a processor 1 and a processor 2 constitute a 0-system and a 1-system, respectively, of a duplicated processor system, and an I / O which is a device to be controlled by selecting one of them by a selector 3. It is connected to the device 4.

【0008】プロセッサ1及び2はそれぞれメモリ1
1,12、CPU12,22、引継ぎ内容判定書込回路
13,23を有している。
Processors 1 and 2 are each a memory 1
1, 12, CPUs 12 and 22, and takeover content determination writing circuits 13 and 23.

【0009】図2は、本発明の一実施例の動作に関わる
プログラム処理における引継情報の概念を(a)に、そ
の引継情報のメモリ上における割付の概念を(b)に示
した概念図である。
FIG. 2 is a conceptual diagram showing in (a) the concept of takeover information in the program processing relating to the operation of one embodiment of the present invention, and (b) in the concept of allocating the takeover information on the memory. is there.

【0010】図2(a)に示すように、ソフトウェアプ
ログラムは複数のプログラム処理単位300,400等
の集合で構成されており、オペレーションソフトウェア
(OS)の制御のもとで必要な時に必要な処理単位が順
次実行されている。
As shown in FIG. 2A, the software program is composed of a set of a plurality of program processing units 300, 400, etc., and the processing required when necessary under the control of the operation software (OS). Units are running sequentially.

【0011】当該処理に際して、各処理の実行前にはそ
の処理で必要とされる各種データの引継情報301,4
01が入力され、処理終了後はその処理結果に基づく各
種データを引継情報302,402として出力する。
At the time of the processing, the takeover information 301, 4 of various data required for the processing is executed before the execution of each processing.
01 is input, and after the processing is finished, various data based on the processing result is output as takeover information 302 and 402.

【0012】また図2(b)に示すように、メモリ11
上に引継情報を格納する領域としてプログラム処理単位
間引継情報格納領域111と、後で述べるプロセッサ1
とプロセッサ2の引継情報を比較してその一致、不一致
を表示する一致判定結果表示領域112が割り付けられ
ている。
Further, as shown in FIG. 2B, the memory 11
An inter-program processing unit takeover information storage area 111 as an area for storing takeover information, and a processor 1 described later.
And the inheritance information of the processor 2 are compared with each other, and the coincidence determination result display area 112 for displaying the coincidence or non-coincidence is allocated.

【0013】なお、二重化構成のプロセッサが同一プロ
グラムで通常に同期運転している状態では、アクト系の
プロセッサに書き込まれたデータは同一データがスタン
バイ系のプロセッサにおいても同一アドレスに書き込ま
れて両系プロセッサのメモリ内容は常に一致している。
In a state where the processors having the redundant configuration are normally operated in synchronization with the same program, the same data is written in the same processor even in the standby processor because the same data is written in the same processor. The memory contents of the processors are always the same.

【0014】図3は、本発明の無中断プログラムの更新
方式の一実施例の処理手順を示す流れ図である。
FIG. 3 is a flow chart showing the processing procedure of an embodiment of the non-disruptive program updating method of the present invention.

【0015】次に、図1,図2及び図3を用いて本発明
の無中断プログラムの更新方式の動作を説明する。
Next, the operation of the non-disruptive program updating method of the present invention will be described with reference to FIGS. 1, 2 and 3.

【0016】なお以下の説明において、二重化構成とな
っているアクト系(現用系)とスタンバイ系(予備系)
のプロセッサのうち、現在のアクト系を0系、新しくア
クト系になる系を1系とし、アクト系が0系から1系に
切り替わるときに現プログラムを新プログラムに更新す
るものとする。
In the following description, the act system (active system) and the standby system (standby system) which are duplicated configurations.
Among the processors, the current act system is the 0 system, the system which becomes a new act system is the 1 system, and the current program is updated to the new program when the act system is switched from the 0 system to the 1 system.

【0017】まずプログラム更新にあたり、このような
二重化構成となっているプロセッサ1及び2のうちスタ
ンバイ系である1系のプロセッサ2に公知の技術により
図示しない外部記憶装置から新プログラムをロードす
る。
First, in updating a program, a new program is loaded from an external storage device (not shown) by a known technique to the processor 2 of the standby system 1 of the processors 1 and 2 having such a duplex configuration.

【0018】この状態においては、0系プロセッサ1は
実際の処理を継続して実行しているのに反して1系プロ
セッサ2はプログラムロードした状態で停止しているの
で、両プロセッサのメモリにおけるデータ内容は不一致
となっている。
In this state, the 0-system processor 1 continues to execute the actual processing, while the 1-system processor 2 is stopped in the program loaded state. The contents are inconsistent.

【0019】従って、1系プロセッサ2により新プログ
ラムで処理を実行するにあたっては不一致となっている
メモリのデータを0系プロセッサ1に一致させる必要が
あり本発明の方式は処理を中断させることなくこのデー
タを一致させて新プログラムで処理を継続させることが
できる。
Therefore, when executing the processing by the new program by the 1-system processor 2, it is necessary to match the data in the memory which is inconsistent with the 0-system processor 1, so that the method of the present invention does not interrupt the processing. You can match the data and continue processing with the new program.

【0020】新プログラムのロードが終了すると0系プ
ロセッサ1のCPU12は1系プロセッサ2のCPU2
2にプログラムスタートを指示する(S10)。
When the loading of the new program is completed, the CPU 12 of the 0 system processor 1 becomes the CPU 2 of the 1 system processor 2.
Instruct 2 to start the program (S10).

【0021】新プログラムがロードされた1系プロセッ
サ2は当該指示により必要な初期設定を行い(S20)
アイドリング運転状態(S21)に移行する。
The 1-system processor 2 loaded with the new program makes necessary initial settings according to the instruction (S20).
Transition to the idling operation state (S21).

【0022】次に、1系プロセッサ2は、0系プロセッ
サ1にて実行されている現プログラムとの間で予め取り
決め設定されている共通基本機能の処理を0系プロセッ
サ1と同期して実行開始する(S11,S22)。
Next, the 1-system processor 2 starts execution of the processing of the common basic function, which is set in advance with the current program being executed by the 0-system processor 1, in synchronization with the 0-system processor 1. (S11, S22).

【0023】ただし、この時点では1系プロセッサ2は
I/O装置4とはセレクタ3により接続されていないの
で、当該共通基本機能の処理結果である制御情報はI/
O装置4を制御していない。
However, since the 1-system processor 2 is not connected to the I / O device 4 by the selector 3 at this time, the control information which is the processing result of the common basic function is I / O.
The O device 4 is not controlled.

【0024】この状態で、0系、1系の各プロセッサで
は共に相手のプロセッサの引継情報を自分の引継情報と
比較し処理結果の一致、不一致を引継ぎ内容判定書込回
路13,23により判定する(S12,S23)。
In this state, in each of the 0-system and 1-system processors, the takeover information of the other processor is compared with its own takeover information, and whether the processing results are coincident or not is determined by the takeover content determination writing circuits 13 and 23. (S12, S23).

【0025】この引継情報の比較にあたっては、各プロ
セッサのCPU12,22が引継ぎ内容判定書込回路1
3,23に送出する引継領域アドレス設定信号102,
202が用いられる。
In comparing the takeover information, the CPUs 12 and 22 of the respective processors use the takeover content judgment writing circuit 1
Takeover area address setting signal 102 to be sent to
202 is used.

【0026】この引継領域アドレス設定信号は、処理し
ているプログラムの処理単位毎に予め決められて設定さ
れているプログラム処理単位引継情報格納領域111の
比較開始アドレスと比較対象ワード数が設定されたもの
であり、各引継ぎ内容判定書込回路13,23はこの引
継領域アドレス設定信号で指示された領域のメモリ内容
を比較、判定する。
In this takeover area address setting signal, the comparison start address and the number of words to be compared in the program processing unit takeover information storage area 111, which are predetermined and set for each processing unit of the program being processed, are set. The takeover content judgment writing circuits 13 and 23 compare and judge the memory contents of the area designated by the takeover area address setting signal.

【0027】また各CPU12,22はアクト表示信号
101,201により自系がアクト系であるかスタンバ
イ系であるかを示す情報も引継ぎ内容判定書込回路1
3,23に送出している。
Further, the CPUs 12 and 22 also use the act display signals 101 and 201 to obtain information indicating whether the own system is the act system or the standby system, the takeover content judgment writing circuit 1
It is sent to 3,23.

【0028】つまり、現時点ではこのアクト表示信号に
より0系にはアクト系が表示され、1系にはスタンバイ
系が表示されている。
That is, at this point in time, the act display signal causes the 0 system to display the act system and the 1 system to display the standby system.

【0029】この引継情報の比較結果はプログラム処理
単位間引継情報格納領域111の次のアドレスに領域が
確保されている一致判定結果表示領域112に設定され
る。
The comparison result of the takeover information is set in the coincidence determination result display area 112 in which an area is secured at the next address of the interprogram processing unit takeover information storage area 111.

【0030】一致判定結果表示領域112に設定された
比較結果が不一致であり、かつ自系がアクト表示信号に
よりスタンバイ系と表示されている系(1系)におい
て、引継ぎ内容判定書込回路23は他系(0系)メモリ
11のプログラム処理単位間引継情報格納領域の内容を
自系メモリ21のプログラム処理単位間引継情報格納領
域に書き込み(S24,S25)、共通基本機能の処理
を繰り返す。
In the system (1 system) in which the comparison results set in the coincidence determination result display area 112 do not match and the own system is displayed as the standby system by the act display signal, the takeover content determination writing circuit 23 is The contents of the inter-program-processing-unit takeover information storage area of the other system (0-system) memory 11 are written into the inter-program-processing-unit takeover information storage area of the own system memory 21 (S24, S25), and the processing of the common basic function is repeated.

【0031】処理開始時には0系と異なっていた1系メ
モリの引継情報は、この処理の繰り返しにより共通基本
機能の処理単位が処理されて行くに従って順次0系メモ
リの内容に一致して行く。
The inherited information of the 1-system memory, which was different from that of the 0-system at the start of the processing, sequentially matches the contents of the 0-system memory as the processing unit of the common basic function is processed by repeating this processing.

【0032】また、自系がアクト系である0系プロセッ
サ1においては、比較結果が一致を示すまで1系プロセ
ッサ2と同期した共通基本機能の処理を繰り返す(S1
3)。
Further, in the 0-system processor 1 whose own system is the act system, the processing of the common basic function synchronized with the 1-system processor 2 is repeated until the comparison result shows coincidence (S1).
3).

【0033】0系プロセッサ1において一致判定結果表
示が一致したことを示すと、それは共通基本機能処理に
おける引継情報が0系プロセッサ1及び1系プロセッサ
2の両系において同一内容となり、1系プロセッサ2の
新プログラムによる処理準備が完了したことを意味する
ので、0系プロセッサ1はセレクタ3の接続を1系プロ
セッサ2がI/O装置4と接続される状態に切り替える
指示を行ない、切り替えが完了すると0系プロセッサ1
はその処理を停止する(S14)。
When the 0-system processor 1 indicates that the coincidence determination result displays match, the inherited information in the common basic function processing becomes the same content in both the 0-system processor 1 and the 1-system processor 2, and the 1-system processor 2 Since it means that the preparation for processing by the new program has been completed, the 0-system processor 1 issues an instruction to switch the connection of the selector 3 to the state in which the 1-system processor 2 is connected to the I / O device 4, and when the switching is completed. 0 processor 1
Stops the processing (S14).

【0034】一方、セレクタ3と接続された1系プロセ
ッサ2は自系がアクト系となったことを知ると(S2
6)、共通基本機能以外の新プログラムに固有の機能処
理も有効化して(S27)、新プログラム全体によるシ
ステム処理が開始される。
On the other hand, when the 1-system processor 2 connected to the selector 3 learns that its own system has become the act system (S2
6) The function processing unique to the new program other than the common basic function is also enabled (S27), and the system processing by the whole new program is started.

【0035】このようにして、現プログラムによる0系
プロセッサ1の処理を1系にロードされた新プログラム
による1系プロセッサ2の処理に無中断で切り替えるこ
とができる。
In this way, the processing of the system 0 processor 1 by the current program can be switched to the processing of the system 1 processor 2 by the new program loaded in the system 1 without interruption.

【0036】[0036]

【発明の効果】以上説明したように、本発明に係る無中
断プログラム更新方式は、新プログラムがロードされて
不一致状態となっている二重化されたプログラムが有す
る各々のデータ内容を、共通基本機能処理を同期させて
実行する過程において比較判定及び不一致の場合の書き
換え処理によりアクト系プロセッサの処理を継続したま
まで順次一致させることができ、全て一致した状態とな
ったらアクト系を切り替えて新プログラムでの処理に移
行するので、プログラム更新に伴う全機能の処理の中断
が生じることなく、また新プログラムの走行時のみに顕
在化するような潜在的障害をオンライン状態のサービス
に影響を与えることなく検出が可能となり、信頼性の高
いシステムを提供することができる効果を有する。
As described above, according to the non-interruptive program updating method of the present invention, each data content of a duplicated program loaded with a new program and in a non-coincident state is processed by a common basic function process. In the process of synchronously executing, the comparison judgment and the rewriting process in case of disagreement make it possible to sequentially match while the processing of the act system processor continues, and when all match, the act system is switched and the new program Since the processing shifts to processing of all the functions, interruption of processing of all functions due to program update does not occur, and a potential failure that appears only when running a new program is detected without affecting the online service. This makes it possible to provide a highly reliable system.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る無中断プログラム更新方式の一実
施例を示すブロック構成図。
FIG. 1 is a block diagram showing an embodiment of an uninterrupted program updating method according to the present invention.

【図2】本発明の一実施例の動作に係るプログラム処理
における引継情報とメモリ割付の概念図。(a)はプロ
グラム処理単位と引継情報の概念を、(b)はメモリ割
付の概念を示す。
FIG. 2 is a conceptual diagram of takeover information and memory allocation in the program processing according to the operation of the embodiment of the present invention. (A) shows the concept of program processing unit and takeover information, and (b) shows the concept of memory allocation.

【図3】本発明の一実施例の処理手順を示す流れ図。FIG. 3 is a flowchart showing a processing procedure of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2 プロセッサ 3 セレクタ 4 I/O装置 11,21 メモリ 12,22 CPU 13,23 引継ぎ内容判定書込回路 101,201 引継領域アドレス設定信号 102,202 アクト表示信号 111 プログラム処理単位引継情報格納領域 112 一致判定結果表示領域 300,400 処理単位 301,302,401,402 引継情報 1, 2 processor 3 selector 4 I / O device 11, 21 memory 12, 22 CPU 13, 23 takeover content judgment writing circuit 101, 201 takeover area address setting signal 102, 202 act display signal 111 program processing unit takeover information storage area 112 Matching judgment result display area 300,400 Processing unit 301,302,401,402 Handover information

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 二重化構成のプロセッサを有する情報処
理装置のプログラム更新方式において、 各プロセッサは、CPUと、メモリと、現プログラムと
新プログラムに共通する基本機能処理に必要な引継情報
を他系と比較判定する手段を有し、 前記メモリは、現プログラムと新プログラムに共通する
基本機能処理に必要な引継情報を格納する領域と、前記
現プログラムと新プログラムに共通する基本機能処理に
必要な引継情報を他系と比較判定する手段による判定結
果を格納する領域を有し、 前記CPUは、前記現プログラムと新プログラムに共通
する基本機能処理に必要な引継情報を他系と比較判定す
る手段に対して、前記メモリ上の比較領域を指示する情
報と、自系がアクト系またはスタンバイ系のいずれであ
るかを示す情報とを送出し、 前記現プログラムと新プログラムに共通する基本機能処
理に必要な引継情報を他系と比較判定する手段は、前記
CPUから送出される前記メモリ上の比較領域を指示す
る情報に基づいて当該指定領域のメモリ内容を自系と他
系と比較判定し、当該比較判定結果を前記メモリ上に設
定された判定結果を格納する領域に設定し、当該判定結
果が不一致でありかつ前記CPUから自系がスタンバイ
系であることを示す情報を受信している場合には、更に
アクト系の前記指定領域のメモリ内容を自系の前記指定
領域のメモリに書き込み、 アクト系のプロセッサは、前記判定結果が一致を示した
場合に他系のプロセッサをアクト系とする指示を行い自
系の処理を停止し、新たにアクト系となったプロセッサ
は、現プログラムと新プログラムに共通する基本機能処
理以外の新プログラム機能処理も開始することによりプ
ログラム更新を行うことを特徴とする無中断プログラム
更新方式。
1. In a program updating method of an information processing apparatus having a dual processor, each processor has a CPU, a memory, and takeover information necessary for basic function processing common to a current program and a new program from other systems. The memory has means for comparing and judging, the memory stores an area for storing inheritance information necessary for basic function processing common to the current program and the new program, and an inheritance necessary for basic function processing common to the current program and the new program. The CPU has an area for storing a judgment result by means for comparing and judging information with another system, and the CPU is a means for judging and comparing the takeover information necessary for basic function processing common to the current program and the new program with another system. On the other hand, the information indicating the comparison area on the memory and the information indicating whether the own system is the act system or the standby system are transmitted. The means for comparing and determining the takeover information necessary for the basic function processing common to the current program and the new program with the other system is the designated area based on the information sent from the CPU to indicate the comparison area on the memory. Of the memory contents of the own system and the other system are compared, the comparison judgment result is set in an area for storing the judgment result set in the memory, and the judgment result is inconsistent and the CPU transmits the own system. When the information indicating the standby system is received, the memory contents of the designated area of the act system are further written to the memory of the designated area of the own system, and the act system processor agrees with the determination result. When it indicates, the processor of the other system is instructed to be the act system, the processing of the own system is stopped, and the new act system processor is shared by the current program and the new program. Uninterrupted program update method characterized by performing the program update by initiated new program function processing other than the basic function processing.
JP5337161A 1993-12-28 1993-12-28 Non-interruption program update system Pending JPH07200282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5337161A JPH07200282A (en) 1993-12-28 1993-12-28 Non-interruption program update system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5337161A JPH07200282A (en) 1993-12-28 1993-12-28 Non-interruption program update system

Publications (1)

Publication Number Publication Date
JPH07200282A true JPH07200282A (en) 1995-08-04

Family

ID=18306023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5337161A Pending JPH07200282A (en) 1993-12-28 1993-12-28 Non-interruption program update system

Country Status (1)

Country Link
JP (1) JPH07200282A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076072A (en) * 2007-09-18 2009-04-09 Fisher Rosemount Syst Inc Method and device for upgrading and providing control redundancy in process plant
JP2017078899A (en) * 2015-10-19 2017-04-27 東芝メディカルシステムズ株式会社 Medical information processing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61213932A (en) * 1985-03-18 1986-09-22 Hitachi Ltd Decentralized duplex computer system and its control method
JPH05257674A (en) * 1992-03-13 1993-10-08 Hitachi Ltd File updating method and data communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61213932A (en) * 1985-03-18 1986-09-22 Hitachi Ltd Decentralized duplex computer system and its control method
JPH05257674A (en) * 1992-03-13 1993-10-08 Hitachi Ltd File updating method and data communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076072A (en) * 2007-09-18 2009-04-09 Fisher Rosemount Syst Inc Method and device for upgrading and providing control redundancy in process plant
JP2014167832A (en) * 2007-09-18 2014-09-11 Fisher Rosemount Systems Inc Method and device for upgrading and providing control redundancy in process plant
JP2017078899A (en) * 2015-10-19 2017-04-27 東芝メディカルシステムズ株式会社 Medical information processing device

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US6687851B1 (en) Method and system for upgrading fault-tolerant systems
US6453391B2 (en) Multiplexed computer system
WO2010100757A1 (en) Arithmetic processing system, resynchronization method, and firmware program
CA2434292C (en) Information processing apparatus
JPH07200282A (en) Non-interruption program update system
JPH07121315A (en) Disk array
JP3317776B2 (en) Information processing device
JPH03268007A (en) Sequence controller
JPH06230995A (en) Dual processor device
JPH09134208A (en) Information processing system, controller, and actuator control device
JP2985188B2 (en) Redundant computer system
JPH05216507A (en) Program changing method for programmable controller
JP2000231491A (en) Duplex microprocessor system
JP3346670B2 (en) Central processing unit switching method and switching system
JP3903688B2 (en) Bank switching system
JPH04211841A (en) Duplex processor
JPH01245336A (en) Interruption control system for external common bus
JPH0954692A (en) Microprogram control system
JPH0370030A (en) Configuration control system
JPH08329026A (en) Dual processor system
JPH05197575A (en) Virtual computer monitoring device
JPS63223837A (en) Queued spare type duplex processor system
JPH02277142A (en) Duplex computer system
WO2001080010A2 (en) Method and system for upgrading fault-tolerant systems

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970916