JPH07200363A - ウォッチドッグタイマー制御回路 - Google Patents
ウォッチドッグタイマー制御回路Info
- Publication number
- JPH07200363A JPH07200363A JP5335824A JP33582493A JPH07200363A JP H07200363 A JPH07200363 A JP H07200363A JP 5335824 A JP5335824 A JP 5335824A JP 33582493 A JP33582493 A JP 33582493A JP H07200363 A JPH07200363 A JP H07200363A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- output
- wdt
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 本発明はデジタル回路における不慮のマイコ
ン暴走を想定したフェイルセーフ回路の１つであるウォ
ッチドッグタイマー制御回路に関するもので、高速応答
するＷＤＴ制御回路を提供することを目的とする。 【構成】 マイコン１１と、このマイコン１１からの第
１の出力をラッチするラッチ回路１５と、マイコン１１
からの第２の出力をリフレッシュ信号とし、ラッチ回路
１５の出力でこのリフレッシュ信号の時間間隔計測を無
効にするタイマークリア部を持つＷＤＴ回路１２と、マ
イコン１１からの第３の出力とＷＤＴ回路１２の出力を
論理積するＡＮＤ回路１３を備えた構成により、マイコ
ン初期ウェイト時間よりも短いリフレッシュ間隔をとる
ことができる。
ン暴走を想定したフェイルセーフ回路の１つであるウォ
ッチドッグタイマー制御回路に関するもので、高速応答
するＷＤＴ制御回路を提供することを目的とする。 【構成】 マイコン１１と、このマイコン１１からの第
１の出力をラッチするラッチ回路１５と、マイコン１１
からの第２の出力をリフレッシュ信号とし、ラッチ回路
１５の出力でこのリフレッシュ信号の時間間隔計測を無
効にするタイマークリア部を持つＷＤＴ回路１２と、マ
イコン１１からの第３の出力とＷＤＴ回路１２の出力を
論理積するＡＮＤ回路１３を備えた構成により、マイコ
ン初期ウェイト時間よりも短いリフレッシュ間隔をとる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル回路、特に１
チップマイクロコンピュータ応用回路における不慮のマ
イクロコンピュータ（以下、「マイコン」と記す。）暴
走を想定したフェイルセーフ回路の１つであるウォッチ
ドッグタイマー（以下、「ＷＤＴ」と記す。）制御回路
に関するものである。
チップマイクロコンピュータ応用回路における不慮のマ
イクロコンピュータ（以下、「マイコン」と記す。）暴
走を想定したフェイルセーフ回路の１つであるウォッチ
ドッグタイマー（以下、「ＷＤＴ」と記す。）制御回路
に関するものである。
【０００２】
【従来の技術】近年、ＷＤＴ制御回路は、マイコン応用
製品における安全回路として、特に安全を必要とされる
商品に定着している。
製品における安全回路として、特に安全を必要とされる
商品に定着している。
【０００３】以下に、従来のＷＤＴ制御回路について説
明する。図５は従来のＷＤＴ制御回路の構成を示すブロ
ック図である。図５において、４１は１チップマイコ
ン、４２はＷＤＴ回路、４３はＡＮＤ回路、４４は出力
インターフェイス回路である。ＷＤＴ回路４２は、クロ
ック発生回路４２１、カウンター回路４２２、Ｄフリッ
プフロップ回路４２３とから構成されている。
明する。図５は従来のＷＤＴ制御回路の構成を示すブロ
ック図である。図５において、４１は１チップマイコ
ン、４２はＷＤＴ回路、４３はＡＮＤ回路、４４は出力
インターフェイス回路である。ＷＤＴ回路４２は、クロ
ック発生回路４２１、カウンター回路４２２、Ｄフリッ
プフロップ回路４２３とから構成されている。
【０００４】以上のように構成されたＷＤＴ制御回路に
ついて、以下その動作について説明する。
ついて、以下その動作について説明する。
【０００５】まず、マイコン４１が正常に動作している
通常状態では、マイコン４１の出力信号であるＰ２信号
の立ち上がりエッジまたは立ち下がりエッジにより定期
的にＷＤＴ回路４２内部のカウンター４２２をクリアす
る。
通常状態では、マイコン４１の出力信号であるＰ２信号
の立ち上がりエッジまたは立ち下がりエッジにより定期
的にＷＤＴ回路４２内部のカウンター４２２をクリアす
る。
【０００６】次に、マイコン４１が定期的にカウンター
４２２をクリアするリフレッシュ信号を、カウンター４
２２がクロック発生部４２１より発生するクロックのク
ロック数をある一定値までカウント（以下、カウント値
を「Ｃｎ」と記す。）した後、カウント値がイニシャル
値（＝０）に戻るまで行う。
４２２をクリアするリフレッシュ信号を、カウンター４
２２がクロック発生部４２１より発生するクロックのク
ロック数をある一定値までカウント（以下、カウント値
を「Ｃｎ」と記す。）した後、カウント値がイニシャル
値（＝０）に戻るまで行う。
【０００７】ここで、カウンター４２２の出力Ｑはカウ
ント値がＣｎ値を越えたときに“Ｈ”レベルになるよう
に設定すると、マイコン４１からリフレッシュ信号が定
期的に出力されているとカウンター４２２の出力Ｑは
“Ｌ”レベルのままであり、したがってＤフリップフロ
ップ４２３の非反転出力Ｑは“Ｌ”レベル、
ント値がＣｎ値を越えたときに“Ｈ”レベルになるよう
に設定すると、マイコン４１からリフレッシュ信号が定
期的に出力されているとカウンター４２２の出力Ｑは
“Ｌ”レベルのままであり、したがってＤフリップフロ
ップ４２３の非反転出力Ｑは“Ｌ”レベル、
【０００８】
【外１】
【０００９】は“Ｈ”レベルのままとなる。
【００１０】この結果、カウンター４２２はストップ信
号を受けず動作し続ける一方、ＡＮＤ回路への入力は
“Ｈ”となり、マイコン４１の出力Ｐ３がスルーに出力
インターフェイス回路４４へと伝わる。
号を受けず動作し続ける一方、ＡＮＤ回路への入力は
“Ｈ”となり、マイコン４１の出力Ｐ３がスルーに出力
インターフェイス回路４４へと伝わる。
【００１１】以上がマイコン４１が正常動作していると
きの動作であるが、以下に何等かの原因、例えば電磁波
ノイズ等によりマイコン４１が誤動作した場合について
説明する。
きの動作であるが、以下に何等かの原因、例えば電磁波
ノイズ等によりマイコン４１が誤動作した場合について
説明する。
【００１２】マイコン４１が誤動作し、リフレッシュ信
号間隔が不定期となる、あるいは全くリフレッシュ信号
が出なくなると、ＷＤＴ回路４２の中の内部カウンター
４２２のカウント値がＣｎを越えるようになる。一度で
もＣｎを越えるとその瞬間にカウンター４２２の出力Ｑ
が“Ｈ”になり、Ｄフリップフロップ４２３の非反転出
力Ｑは“Ｈ”となり、
号間隔が不定期となる、あるいは全くリフレッシュ信号
が出なくなると、ＷＤＴ回路４２の中の内部カウンター
４２２のカウント値がＣｎを越えるようになる。一度で
もＣｎを越えるとその瞬間にカウンター４２２の出力Ｑ
が“Ｈ”になり、Ｄフリップフロップ４２３の非反転出
力Ｑは“Ｈ”となり、
【００１３】
【外２】
【００１４】は“Ｌ”となる。
【００１５】この結果、カウンター４２２はストップ信
号を受けカウント動作を停止する。さらにＡＮＤ回路へ
の入力は“Ｌ”となり、誤動作しているマイコン４１の
出力Ｐ３は、出力インターフェイス回路４４に伝わらな
いようになる。
号を受けカウント動作を停止する。さらにＡＮＤ回路へ
の入力は“Ｌ”となり、誤動作しているマイコン４１の
出力Ｐ３は、出力インターフェイス回路４４に伝わらな
いようになる。
【００１６】
【発明が解決しようとする課題】しかし上記の従来の構
成では、電源投入時にマイコン４１のシステムクロック
安定化のため、電源投入時マイコンがしばらく動作しな
い初期ウェイト機能をもつマイコンがあり、このような
マイコンを選定するとＷＤＴリフレッシュ時間をこの初
期ウェイト時間より長くとる必要があった。このため、
マイコン４１の誤動作検出時間をウェイト時間より短く
することが不可能で、高速応用性を求められる安全機能
として十分満足できないという課題を有していた。
成では、電源投入時にマイコン４１のシステムクロック
安定化のため、電源投入時マイコンがしばらく動作しな
い初期ウェイト機能をもつマイコンがあり、このような
マイコンを選定するとＷＤＴリフレッシュ時間をこの初
期ウェイト時間より長くとる必要があった。このため、
マイコン４１の誤動作検出時間をウェイト時間より短く
することが不可能で、高速応用性を求められる安全機能
として十分満足できないという課題を有していた。
【００１７】本発明は上記従来の問題点を解決するもの
で、初期ウェイト機能をもつマイコン応用製品において
も、高速応答するＷＤＴ制御回路を提供することを目的
とする。
で、初期ウェイト機能をもつマイコン応用製品において
も、高速応答するＷＤＴ制御回路を提供することを目的
とする。
【００１８】
【課題を解決するための手段】上記従来の課題を解決す
るために本発明のＷＤＴ制御回路は、マイコンと、この
マイコンからの第１の出力をラッチするラッチ回路と、
マイコンからの第２の出力をリフレッシュ信号としラッ
チ回路の出力でこのリフレッシュ信号の時間間隔計測を
無効にするタイマークリア部を持つＷＤＴ回路と、マイ
コンからの第３の出力とＷＤＴ回路の出力を論理積する
ＡＮＤ回路とを備えた構成を有している。
るために本発明のＷＤＴ制御回路は、マイコンと、この
マイコンからの第１の出力をラッチするラッチ回路と、
マイコンからの第２の出力をリフレッシュ信号としラッ
チ回路の出力でこのリフレッシュ信号の時間間隔計測を
無効にするタイマークリア部を持つＷＤＴ回路と、マイ
コンからの第３の出力とＷＤＴ回路の出力を論理積する
ＡＮＤ回路とを備えた構成を有している。
【００１９】
【作用】この構成によって、マイコンのリフレッシュ信
号を出せない初期ウェイト中はＷＤＴ回路がキャンセル
（不動作状態）され、マイコンが動作始めた時にラッチ
回路を通じてＷＤＴ回路をイネーブル状態（動作状態）
と切換えができるので、マイコン初期ウェイト時間より
も短いリフレッシュ間隔をとることができる。
号を出せない初期ウェイト中はＷＤＴ回路がキャンセル
（不動作状態）され、マイコンが動作始めた時にラッチ
回路を通じてＷＤＴ回路をイネーブル状態（動作状態）
と切換えができるので、マイコン初期ウェイト時間より
も短いリフレッシュ間隔をとることができる。
【００２０】
（実施例１）以下、本発明の一実施例について、図面を
参照しながら説明する。
参照しながら説明する。
【００２１】図１は本発明の第１の実施例におけるＷＤ
Ｔ制御回路のブロック図、図２は動作タイミングを示す
信号波形図である。
Ｔ制御回路のブロック図、図２は動作タイミングを示す
信号波形図である。
【００２２】図１において、１１は初期ウェイト機能を
有する１チップマイコン、１２はＷＤＴ回路、１３はＡ
ＮＤ回路、１４は出力インターフェイス回路、１５はラ
ッチ回路であるＲ−Ｓフリップフロップである。ＷＤＴ
回路１２は内部にクロック発生回路１２１、カウンター
回路１２２、Ｄフリップフロップ１２３、ＯＲ回路１２
４を有している。
有する１チップマイコン、１２はＷＤＴ回路、１３はＡ
ＮＤ回路、１４は出力インターフェイス回路、１５はラ
ッチ回路であるＲ−Ｓフリップフロップである。ＷＤＴ
回路１２は内部にクロック発生回路１２１、カウンター
回路１２２、Ｄフリップフロップ１２３、ＯＲ回路１２
４を有している。
【００２３】以上のように構成されたＷＤＴ制御回路に
ついて、以下に図２を用いてその動作を説明する。
ついて、以下に図２を用いてその動作を説明する。
【００２４】まず、マイコン１１を含んだシステムに図
２（ａ）に示すような電源を投入すると、マイコン１１
は、図２（ｂ）に示すようなウェイト期間を終了した
後、Ｒ−Ｓフリップフロップ回路１５への図２（ｃ）に
示すような入力信号Ｐ１を出力する。このＰ１信号を受
けて図２（ｄ）に示すＲ−Ｓフリップフロップ回路１５
の出力はＷＤＴ回路１２をカウントを開始するイネーブ
ル状態にする。
２（ａ）に示すような電源を投入すると、マイコン１１
は、図２（ｂ）に示すようなウェイト期間を終了した
後、Ｒ−Ｓフリップフロップ回路１５への図２（ｃ）に
示すような入力信号Ｐ１を出力する。このＰ１信号を受
けて図２（ｄ）に示すＲ−Ｓフリップフロップ回路１５
の出力はＷＤＴ回路１２をカウントを開始するイネーブ
ル状態にする。
【００２５】次に、マイコン１１は、ＷＤＴ回路１２へ
図２（ｅ）に示すようなリフレッシュ信号Ｐ２を出力す
る。
図２（ｅ）に示すようなリフレッシュ信号Ｐ２を出力す
る。
【００２６】最後にリフレッシュ信号Ｐ２の立ち上がり
で、ＷＤＴ回路１２内部のカウンター回路１２２の図２
（ｆ）に示すようにカウント値はクリアされる。この結
果、図２（ｇ）に示すようなＷＤＴ回路１２からの出力
は“Ｈ”状態となり、図２（ｈ）に示すようなマイコン
１１の出力信号であるＰ３との論理積の結果が図２
（ｉ）に示すようなＡＮＤ回路１３により出力される。
で、ＷＤＴ回路１２内部のカウンター回路１２２の図２
（ｆ）に示すようにカウント値はクリアされる。この結
果、図２（ｇ）に示すようなＷＤＴ回路１２からの出力
は“Ｈ”状態となり、図２（ｈ）に示すようなマイコン
１１の出力信号であるＰ３との論理積の結果が図２
（ｉ）に示すようなＡＮＤ回路１３により出力される。
【００２７】以上がＷＤＴ制御回路の正常な動作である
が、ある時点でマイコン１１が誤動作し、マイコン１１
からのリフレッシュ信号Ｐ２がなくなると、ＷＤＴ回路
１２の内部のカウンター回路１２２のカウント値がカウ
ントスレシュホールド値を越え、ＷＤＴ回路１２の出力
が“Ｌ”状態に反転する。この結果マイコン出力Ｐ３が
“Ｈ”であろうと“Ｌ”であるかにかかわらずＡＮＤ回
路１３出力は“Ｌ”となり、Ｐ３信号が出力インターフ
ェイス回路１４へ伝わることを、カットすることができ
る。
が、ある時点でマイコン１１が誤動作し、マイコン１１
からのリフレッシュ信号Ｐ２がなくなると、ＷＤＴ回路
１２の内部のカウンター回路１２２のカウント値がカウ
ントスレシュホールド値を越え、ＷＤＴ回路１２の出力
が“Ｌ”状態に反転する。この結果マイコン出力Ｐ３が
“Ｈ”であろうと“Ｌ”であるかにかかわらずＡＮＤ回
路１３出力は“Ｌ”となり、Ｐ３信号が出力インターフ
ェイス回路１４へ伝わることを、カットすることができ
る。
【００２８】この実施例によると従来のＷＤＴ回路１２
との差異は、リフレッシュ間隔ｔ2はマイコンウェイト
期間ｔ1とは無関係に短く設定できることにある。
との差異は、リフレッシュ間隔ｔ2はマイコンウェイト
期間ｔ1とは無関係に短く設定できることにある。
【００２９】マイコン１１の誤動作発生から、ＡＮＤ回
路１３出力を“Ｌ”（この場合、“Ｌ”は出力インター
フェイスへの出力をカットする）とするまでの時間を誤
動作検出時間ｔ3とすると、このｔ3はリフレッシュ間隔
ｔ2に限りなく近づけることができ、すなわちマイコン
１１のウェイト時間に左右されないという点で優れた効
果が得られる。
路１３出力を“Ｌ”（この場合、“Ｌ”は出力インター
フェイスへの出力をカットする）とするまでの時間を誤
動作検出時間ｔ3とすると、このｔ3はリフレッシュ間隔
ｔ2に限りなく近づけることができ、すなわちマイコン
１１のウェイト時間に左右されないという点で優れた効
果が得られる。
【００３０】以上のように本実施例によれば、マイコン
１１からの出力Ｐ１をＲ−Ｓフリップフロップ１５でラ
ッチすることにより、マイコン１１の誤動作検出時間を
ウェイト時間より短くすることが可能で、高速応答性を
求められる安全システムに安価で対応することができ
る。
１１からの出力Ｐ１をＲ−Ｓフリップフロップ１５でラ
ッチすることにより、マイコン１１の誤動作検出時間を
ウェイト時間より短くすることが可能で、高速応答性を
求められる安全システムに安価で対応することができ
る。
【００３１】（実施例２）以下、本発明の第２の実施例
について図面を参照しながら説明する。図３は本発明の
第２の実施例を示すＷＤＴ制御回路のブロック図であ
る。図３において、２１は初期ウェイト機能のある１チ
ップマイコン、２２はＷＤＴ回路、２３はＡＮＤ回路、
２４は出力インターフェイス回路、２５はＲ−Ｓフリッ
プフロップである。ＷＤＴ回路２２は内部にクロック発
生回路２２１、カウンター回路２２２、ラッチ回路であ
るＤフリップフロップ２２３、ＯＲ回路２２４を有して
いる。
について図面を参照しながら説明する。図３は本発明の
第２の実施例を示すＷＤＴ制御回路のブロック図であ
る。図３において、２１は初期ウェイト機能のある１チ
ップマイコン、２２はＷＤＴ回路、２３はＡＮＤ回路、
２４は出力インターフェイス回路、２５はＲ−Ｓフリッ
プフロップである。ＷＤＴ回路２２は内部にクロック発
生回路２２１、カウンター回路２２２、ラッチ回路であ
るＤフリップフロップ２２３、ＯＲ回路２２４を有して
いる。
【００３２】ここで、図１の構成と異なるのはマイコン
２１からの出力Ｐ１をＡＮＤ回路２３の入力の１つとし
た点である。また、動作で第１の実施例と異なる点は、
図２Ａとして示すようなマイコン誤動作が発生してもＡ
ＮＤ出力はＢで示すタイミングとはならず、実線で示す
タイミングになることである。
２１からの出力Ｐ１をＡＮＤ回路２３の入力の１つとし
た点である。また、動作で第１の実施例と異なる点は、
図２Ａとして示すようなマイコン誤動作が発生してもＡ
ＮＤ出力はＢで示すタイミングとはならず、実線で示す
タイミングになることである。
【００３３】以上のようにマイコン２１からの出力Ｐ１
をＡＮＤ回路２３の入力の１つとしたことにより、マイ
コンウェイト期間中すなわちＷＤＴ回路２２がディスイ
ネーブル状態にあってもＰ３信号が出力インターフェイ
ス回路２４へ伝わることをカットすることができる。
をＡＮＤ回路２３の入力の１つとしたことにより、マイ
コンウェイト期間中すなわちＷＤＴ回路２２がディスイ
ネーブル状態にあってもＰ３信号が出力インターフェイ
ス回路２４へ伝わることをカットすることができる。
【００３４】なお、マイコン２１の誤動作でＰ１が
“Ｈ”になってもＷＤＴ回路２２がイネーブル状態とな
り、ＷＤＴ出力が“Ｌ”となり、結局Ｐ３信号が出力イ
ンターフェイス回路２４へ伝わることをカットすること
ができる。
“Ｈ”になってもＷＤＴ回路２２がイネーブル状態とな
り、ＷＤＴ出力が“Ｌ”となり、結局Ｐ３信号が出力イ
ンターフェイス回路２４へ伝わることをカットすること
ができる。
【００３５】（実施例３）以下、本発明の第３の実施例
について図面を参照しながら説明する。図４は本発明の
第３の実施例を示すＷＤＴ制御回路のブロック図であ
る。図４において３１は初期ウェイト機能のある１チッ
プマイコン、３２はＷＤＴ回路、３３はＡＮＤ回路、３
４は出力インターフェイス回路、３５はＤフリップフロ
ップである。ＷＤＴ回路３２は内部１２、クロック発生
回路３２１、カウンター回路３２２、ラッチ回路である
Ｄフリップフロップ３２３、ＯＲ回路３２４を有してい
る。
について図面を参照しながら説明する。図４は本発明の
第３の実施例を示すＷＤＴ制御回路のブロック図であ
る。図４において３１は初期ウェイト機能のある１チッ
プマイコン、３２はＷＤＴ回路、３３はＡＮＤ回路、３
４は出力インターフェイス回路、３５はＤフリップフロ
ップである。ＷＤＴ回路３２は内部１２、クロック発生
回路３２１、カウンター回路３２２、ラッチ回路である
Ｄフリップフロップ３２３、ＯＲ回路３２４を有してい
る。
【００３６】本発明の第２の実施例である図３の構成と
異なるのはＲ−Ｓフリップフロップ２５をＤフリップフ
ロップ３５とした点である。
異なるのはＲ−Ｓフリップフロップ２５をＤフリップフ
ロップ３５とした点である。
【００３７】以上のようにＲ−Ｓフリップフロップ２５
をＤフリップフロップ３５に置き換えることでみかけの
動作は同じであるが、クロック同期をとっているので電
磁波ノイズ等に対して、よりタフな回路とすることがで
きる。
をＤフリップフロップ３５に置き換えることでみかけの
動作は同じであるが、クロック同期をとっているので電
磁波ノイズ等に対して、よりタフな回路とすることがで
きる。
【００３８】なお、第１の実施例においてＲ−Ｓフリッ
プフロップ１５は、１ビット以上のラッチができるもの
であれば、何でもよい。
プフロップ１５は、１ビット以上のラッチができるもの
であれば、何でもよい。
【００３９】また、第２の実施例においても同様にＲ−
Ｓフリップフロップ２５は、１ビット以上のラッチがで
きるものであれば、何でもよい。
Ｓフリップフロップ２５は、１ビット以上のラッチがで
きるものであれば、何でもよい。
【００４０】また、第３の実施例においても同様にＤフ
リップフロップ３５は、１ビット以上の同期ラッチがで
きるものであれば、何でもよい。さらにこの同期クロッ
クはＷＤＴ回路部のクロックを使用する必要性はない。
リップフロップ３５は、１ビット以上の同期ラッチがで
きるものであれば、何でもよい。さらにこの同期クロッ
クはＷＤＴ回路部のクロックを使用する必要性はない。
【００４１】なお実施例では、マイコンは初期ウェイト
機能のある１チップマイコンとしているが、ウェイト機
能の有無、あるいは１チップということにはこだわらな
いことは言うまでもない。
機能のある１チップマイコンとしているが、ウェイト機
能の有無、あるいは１チップということにはこだわらな
いことは言うまでもない。
【００４２】
【発明の効果】以上のように本発明はマイコンと、この
マイコンからの第１の出力をラッチするラッチ回路と、
前記マイコンからの第２の出力をリフレッシュ信号と
し、前記ラッチ回路の出力でこのリフレッシュ信号の時
間間隔計測を無効にするタイマークリア部を持つＷＤＴ
回路と、マイコンからの第３の出力とＷＤＴ回路の出力
を論理積するＡＮＤ回路を設けることにより、リフレッ
シュ時間間隔がウェイト時間より短くできるマイコンの
誤動作検出時間をウェイト時間より短くすることが可能
で、高速応答性を求められる安全システムに安価で対応
することができる優れたＷＤＴ制御回路を実現できるも
のである。
マイコンからの第１の出力をラッチするラッチ回路と、
前記マイコンからの第２の出力をリフレッシュ信号と
し、前記ラッチ回路の出力でこのリフレッシュ信号の時
間間隔計測を無効にするタイマークリア部を持つＷＤＴ
回路と、マイコンからの第３の出力とＷＤＴ回路の出力
を論理積するＡＮＤ回路を設けることにより、リフレッ
シュ時間間隔がウェイト時間より短くできるマイコンの
誤動作検出時間をウェイト時間より短くすることが可能
で、高速応答性を求められる安全システムに安価で対応
することができる優れたＷＤＴ制御回路を実現できるも
のである。
【図１】本発明の第１の実施例におけるＷＤＴ制御回路
のブロック図
のブロック図
【図２】同タイミング図
【図３】本発明の第２の実施例におけるＷＤＴ制御回路
のブロック図
のブロック図
【図４】本発明の第３の実施例におけるＷＤＴ制御回路
のブロック図
のブロック図
【図５】従来のＷＤＴ制御回路のブロック図
１１，２１，３１ マイコン １２，２２，３２ ＷＤＴ回路 １３，２３，３３ ＡＮＤ回路 １５ Ｒ−Ｓフリップフロップ ２５ Ｒ−Ｓフリップフロップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 友之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 マイクロコンピュータと、前記マイクロ
コンピュータからの第１の出力をラッチするラッチ回路
と、前記マイクロコンピュータからの第２の出力をリフ
レッシュ信号とし前記ラッチ回路の出力でこのリフレッ
シュ信号の時間間隔計測を無効にするタイマークリア部
を有するウォッチドッグタイマー回路と、前記マイクロ
コンピュータからの第３の出力と前記ウォッチドッグタ
イマー回路の出力を論理積するＡＮＤ回路とを備えたウ
ォッチドッグタイマー制御回路。 - 【請求項２】 ＡＮＤ回路は、マイクロコンピュータか
らの第３の出力とウォッチドッグタイマー回路の出力と
マイクロコンピュータからの第１の出力とを論理積する
請求項１記載のウォッチドッグタイマー制御回路。 - 【請求項３】 ラッチ回路は、クロック同期型ラッチ回
路である請求項１または２記載のウォッチドッグタイマ
ー制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335824A JPH07200363A (ja) | 1993-12-28 | 1993-12-28 | ウォッチドッグタイマー制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335824A JPH07200363A (ja) | 1993-12-28 | 1993-12-28 | ウォッチドッグタイマー制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200363A true JPH07200363A (ja) | 1995-08-04 |
Family
ID=18292818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5335824A Pending JPH07200363A (ja) | 1993-12-28 | 1993-12-28 | ウォッチドッグタイマー制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07200363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7305587B2 (en) | 2003-02-27 | 2007-12-04 | Denso Corporation | Electronic control unit for monitoring a microcomputer |
| JP2011031200A (ja) * | 2009-08-04 | 2011-02-17 | Yamato Scale Co Ltd | 検査選別システム |
-
1993
- 1993-12-28 JP JP5335824A patent/JPH07200363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7305587B2 (en) | 2003-02-27 | 2007-12-04 | Denso Corporation | Electronic control unit for monitoring a microcomputer |
| JP2011031200A (ja) * | 2009-08-04 | 2011-02-17 | Yamato Scale Co Ltd | 検査選別システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539337A (en) | Clock noise filter for integrated circuits | |
| JPH07202686A (ja) | パルス発生器 | |
| US6166564A (en) | Control circuit for clock enable staging | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| EP0574177B1 (en) | Method and apparatus for changing processor clock rate | |
| US6392474B1 (en) | Circuit for filtering single event effect (see) induced glitches | |
| US4282488A (en) | Noise eliminator circuit | |
| EP0277767B1 (en) | Dynamic cmos current surge control | |
| US6008671A (en) | Clock signal monitoring apparatus | |
| JPH07200363A (ja) | ウォッチドッグタイマー制御回路 | |
| JPS62131631A (ja) | デジタル自走クロツク同期回路 | |
| US5469476A (en) | Circuit and method for filtering voltage spikes | |
| JP2004110798A (ja) | スキューのないデュアルレールバスドライバ | |
| US5249154A (en) | Data access controller and method | |
| JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
| JPH0129094B2 (ja) | ||
| JP3049713B2 (ja) | 駆動信号形成回路及びイメージセンサ | |
| JP2819973B2 (ja) | ノイズ除去回路 | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| SU1679611A1 (ru) | Устройство тактовой синхронизации | |
| SU1173533A1 (ru) | Устройство подавлени помех в цифровом сигнале | |
| RU1817228C (ru) | Синхронный одновибратор | |
| JPH08315571A (ja) | 半導体記憶装置 | |
| JPS62131623A (ja) | パルスノイズ除去回路 | |
| JPH01245737A (ja) | シリアルデータ転送回路 |