JPH07200407A - 仮想記憶システム - Google Patents
仮想記憶システムInfo
- Publication number
- JPH07200407A JPH07200407A JP5355490A JP35549093A JPH07200407A JP H07200407 A JPH07200407 A JP H07200407A JP 5355490 A JP5355490 A JP 5355490A JP 35549093 A JP35549093 A JP 35549093A JP H07200407 A JPH07200407 A JP H07200407A
- Authority
- JP
- Japan
- Prior art keywords
- page
- storage device
- address
- virtual
- secondary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】ページ記述子のサイズを増やすことなく二次記
憶容量を増加する。 【構成】論理アドレス１００によって指示される複数の
ページテーブル２００には、複数の二次記憶装置３００
の一つを選択する二次記憶装置番号を格納する。ページ
不在情報が「ページ不在」を示している場合には、その
ページ不在情報と対になるページアドレスによって、二
次記憶装置番号が示す二次記憶装置３００をアクセスす
る。ページ不在情報が「ページ存在」を示している場合
には、そのページ不在情報と対になるページアドレスを
物理アドレスとして、主記憶装置４００に対してアクセ
スする。
憶容量を増加する。 【構成】論理アドレス１００によって指示される複数の
ページテーブル２００には、複数の二次記憶装置３００
の一つを選択する二次記憶装置番号を格納する。ページ
不在情報が「ページ不在」を示している場合には、その
ページ不在情報と対になるページアドレスによって、二
次記憶装置番号が示す二次記憶装置３００をアクセスす
る。ページ不在情報が「ページ存在」を示している場合
には、そのページ不在情報と対になるページアドレスを
物理アドレスとして、主記憶装置４００に対してアクセ
スする。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置における
仮想記憶システムに関し、特に大容量の二次記憶装置を
管理する仮想記憶システムに関する。
仮想記憶システムに関し、特に大容量の二次記憶装置を
管理する仮想記憶システムに関する。
【０００２】
【従来の技術】従来の仮想記憶システムでは、仮想アド
レスを物理アドレスに変換するページテーブル内にペー
ジ記述子というページごとの管理情報を備え、このペー
ジ記述子によって二次記憶装置内の格納位置等の情報を
管理していた。
レスを物理アドレスに変換するページテーブル内にペー
ジ記述子というページごとの管理情報を備え、このペー
ジ記述子によって二次記憶装置内の格納位置等の情報を
管理していた。
【０００３】
【発明が解決しようとする課題】上述した従来の仮想記
憶システムでは、管理できる二次記憶装置の総容量がペ
ージ記述子のサイズによって制限され、二次記憶装置の
容量を増加することが困難であった。また、逆にページ
記述子のサイズを増やすことはページテーブルのサイズ
に大きな影響を与えるため、ページ記述子のサイズ自体
を増やすことも困難であった。
憶システムでは、管理できる二次記憶装置の総容量がペ
ージ記述子のサイズによって制限され、二次記憶装置の
容量を増加することが困難であった。また、逆にページ
記述子のサイズを増やすことはページテーブルのサイズ
に大きな影響を与えるため、ページ記述子のサイズ自体
を増やすことも困難であった。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本願発明は、仮想記憶空間を管理する仮想記憶シス
テムであって、一定の大きさのページごとに分割された
前記仮想記憶空間の一部を格納する主記憶装置と、前記
ページごとに分割された仮想記憶空間のうち前記主記憶
装置に格納されていない記憶空間を格納する複数の二次
記憶装置と、前記主記憶装置を前記ページごとに管理す
る主記憶管理テーブルと、前記複数の二次記憶装置の一
つを識別する二次記憶装置番号と前記ページごとに分割
された仮想記憶空間を管理する複数のページ記述子とを
含む複数のページテーブルとを含むまた、前記ページ記
述子の各々は、前記ページごとに分割された仮想記憶空
間が前記主記憶装置に格納されているか否かを表すペー
ジ不在情報と、前記ページごとに分割された仮想記憶空
間が前記主記憶装置に格納されている場合には前記主記
憶装置の物理アドレスを保持し前記ページごとに分割さ
れた仮想記憶空間が前記主記憶装置に格納されていない
場合には前記二次記憶装置内のアドレスを保持するペー
ジアドレス情報とを含む。
め、本願発明は、仮想記憶空間を管理する仮想記憶シス
テムであって、一定の大きさのページごとに分割された
前記仮想記憶空間の一部を格納する主記憶装置と、前記
ページごとに分割された仮想記憶空間のうち前記主記憶
装置に格納されていない記憶空間を格納する複数の二次
記憶装置と、前記主記憶装置を前記ページごとに管理す
る主記憶管理テーブルと、前記複数の二次記憶装置の一
つを識別する二次記憶装置番号と前記ページごとに分割
された仮想記憶空間を管理する複数のページ記述子とを
含む複数のページテーブルとを含むまた、前記ページ記
述子の各々は、前記ページごとに分割された仮想記憶空
間が前記主記憶装置に格納されているか否かを表すペー
ジ不在情報と、前記ページごとに分割された仮想記憶空
間が前記主記憶装置に格納されている場合には前記主記
憶装置の物理アドレスを保持し前記ページごとに分割さ
れた仮想記憶空間が前記主記憶装置に格納されていない
場合には前記二次記憶装置内のアドレスを保持するペー
ジアドレス情報とを含む。
【０００５】
【実施例】次に本願発明の仮想記憶システムの一実施例
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【０００６】図１を参照すると、本願発明の一実施例で
ある仮想記憶システムは、論理アドレス１００によって
指示されるページテーブル２００と、主記憶装置４００
と、主記憶装置４００を管理する主記憶管理テーブル５
００と、主記憶装置４００に格納しきれない記憶領域を
退避する複数の二次記憶装置３００とを含んでいる。
ある仮想記憶システムは、論理アドレス１００によって
指示されるページテーブル２００と、主記憶装置４００
と、主記憶装置４００を管理する主記憶管理テーブル５
００と、主記憶装置４００に格納しきれない記憶領域を
退避する複数の二次記憶装置３００とを含んでいる。
【０００７】論理アドレス１００は、ページとよばれる
一定の大きさの記憶空間を単位として管理される。論理
アドレス１００は、例えば、図２に示すようにセグメン
トアドレス１１０と、セグメント内ページアドレス１２
０と、ページ内アドレス１３０とから成る。セグメント
アドレス１１０は複数のページテーブル２００の一つを
選択するために使用され、セグメント内ページアドレス
１２０は選択されたページテーブル内でページを選択す
るために使用される。ページ内アドレス１３０は主記憶
装置４００上のページアドレスまたは二次記憶装置３０
０上のページアドレスが決定された後にページ内のアド
レスとして使用される。
一定の大きさの記憶空間を単位として管理される。論理
アドレス１００は、例えば、図２に示すようにセグメン
トアドレス１１０と、セグメント内ページアドレス１２
０と、ページ内アドレス１３０とから成る。セグメント
アドレス１１０は複数のページテーブル２００の一つを
選択するために使用され、セグメント内ページアドレス
１２０は選択されたページテーブル内でページを選択す
るために使用される。ページ内アドレス１３０は主記憶
装置４００上のページアドレスまたは二次記憶装置３０
０上のページアドレスが決定された後にページ内のアド
レスとして使用される。
【０００８】ページテーブル２００は、システム内に複
数存在し、各ページテーブルは複数のページを管理す
る。この各ページテーブルに割り当てられるページ群の
各々をセグメントとよぶ。このセグメント内の複数のペ
ージの各々に対応して、ページテーブル２００には、ペ
ージ不在情報とページアドレスから成るページ記述子を
含んでいる。ページ記述子のページ不在情報は、該当す
るページが主記憶上に存在するか否かを示すものであ
る。本実施例では、主記憶上に存在する場合を”１”と
し、二次記憶上に退避されている場合には”０”とする
が、これは逆であるように規定しても構わないことはい
うまでもない。また、ページ記述子のページアドレスに
は、ページが主記憶上に存在する場合には主記憶上の物
理アドレスが格納され、ページ不在状態の場合には二次
記憶装置上の二次記憶装置アドレスが格納される。
数存在し、各ページテーブルは複数のページを管理す
る。この各ページテーブルに割り当てられるページ群の
各々をセグメントとよぶ。このセグメント内の複数のペ
ージの各々に対応して、ページテーブル２００には、ペ
ージ不在情報とページアドレスから成るページ記述子を
含んでいる。ページ記述子のページ不在情報は、該当す
るページが主記憶上に存在するか否かを示すものであ
る。本実施例では、主記憶上に存在する場合を”１”と
し、二次記憶上に退避されている場合には”０”とする
が、これは逆であるように規定しても構わないことはい
うまでもない。また、ページ記述子のページアドレスに
は、ページが主記憶上に存在する場合には主記憶上の物
理アドレスが格納され、ページ不在状態の場合には二次
記憶装置上の二次記憶装置アドレスが格納される。
【０００９】さらに、各ページテーブル２００は、複数
の二次記憶装置３００から一つを選択するために二次記
憶装置番号を有している。従って、実際の二次記憶装置
上の位置は、この二次記憶装置番号と上述の二次記憶装
置アドレスとを組み合わせることによって確定すること
ができる。
の二次記憶装置３００から一つを選択するために二次記
憶装置番号を有している。従って、実際の二次記憶装置
上の位置は、この二次記憶装置番号と上述の二次記憶装
置アドレスとを組み合わせることによって確定すること
ができる。
【００１０】これら複数のページテーブル２００から一
つを選択するためには、例えば図２のセグメントアドレ
スを使用する。そして、選択されたページテーブル２０
０においてページ記述子を選択するためには、セグメン
ト内ページアドレス１２０を使用する。
つを選択するためには、例えば図２のセグメントアドレ
スを使用する。そして、選択されたページテーブル２０
０においてページ記述子を選択するためには、セグメン
ト内ページアドレス１２０を使用する。
【００１１】主記憶装置４００は、（図示しない）処理
装置からアクセスされる記憶装置であり、ページテーブ
ル２００によってページごとに、物理アドレスによりア
クセスされる。
装置からアクセスされる記憶装置であり、ページテーブ
ル２００によってページごとに、物理アドレスによりア
クセスされる。
【００１２】主記憶装置管理テーブル５００は、主記憶
装置４００を管理するための情報を格納するものであ
る。この主記憶装置管理テーブル５００に格納される管
理情報の一つとして、主記憶装置４００上の各ページが
二次記憶装置３００上に退避される際の二次記憶装置ア
ドレスを含んでいる。
装置４００を管理するための情報を格納するものであ
る。この主記憶装置管理テーブル５００に格納される管
理情報の一つとして、主記憶装置４００上の各ページが
二次記憶装置３００上に退避される際の二次記憶装置ア
ドレスを含んでいる。
【００１３】二次記憶装置３００は、仮想記憶空間領域
の内、主記憶装買に格納しきれなかった領域を退避する
ためのものである。この二次記憶装置３００は、システ
ム内に複数存在し、いずれの二次記憶装置３００にアク
セスすべきかはページテーブル２００内の二次記憶装置
番号により決定される。
の内、主記憶装買に格納しきれなかった領域を退避する
ためのものである。この二次記憶装置３００は、システ
ム内に複数存在し、いずれの二次記憶装置３００にアク
セスすべきかはページテーブル２００内の二次記憶装置
番号により決定される。
【００１４】次に本願発明の一実施例である仮想記憶シ
ステムにおける記憶アクセスの処理の流れについて説明
する。
ステムにおける記憶アクセスの処理の流れについて説明
する。
【００１５】図３を参照すると、本願発明の一実施例に
おける記憶アクセスでは、まず、論理アドレス１００の
セグメントアドレス１１０によりページテーブル２００
を選択する（ステップ２０１）。そして、論理アドレス
１００のセグメント内ページアドレス１２０により、ペ
ージテーブル２００内のページ記述子を選択する（ステ
ップ２０２）。
おける記憶アクセスでは、まず、論理アドレス１００の
セグメントアドレス１１０によりページテーブル２００
を選択する（ステップ２０１）。そして、論理アドレス
１００のセグメント内ページアドレス１２０により、ペ
ージテーブル２００内のページ記述子を選択する（ステ
ップ２０２）。
【００１６】上記処理により選択されたページテーブル
２００内のページ記述子において、ページ不在情報が
「ページ存在」（”１”）を示していれば（ステップ２
０３）、そのページ記述子のページアドレスには主記憶
装置４００の物理アドレスが格納されている。この場合
には、この物理アドレスを用いることにより（ステップ
２０９）、主記憶装置４００にアクセスすることができ
る（ステップ２０８）。
２００内のページ記述子において、ページ不在情報が
「ページ存在」（”１”）を示していれば（ステップ２
０３）、そのページ記述子のページアドレスには主記憶
装置４００の物理アドレスが格納されている。この場合
には、この物理アドレスを用いることにより（ステップ
２０９）、主記憶装置４００にアクセスすることができ
る（ステップ２０８）。
【００１７】上記処理により選択されたページテーブル
２００内のページ記述子において、ページ不在情報が
「ページ不在」（”０”）を示している場合には（ステ
ップ２０３）、そのページ記述子のページアドレスには
二次記憶装置３００内の二次記憶装置アドレスが格納さ
れている。この場合には、そのページテーブルの二次記
憶装置番号により、いずれの二次記憶装置３００である
かを決定する（ステップ２０４）。そして、そのページ
記述子のページアドレスに格納されている二次記憶装置
アドレスによって二次記憶装置内のアドレスを決定する
（ステップ２０５）。
２００内のページ記述子において、ページ不在情報が
「ページ不在」（”０”）を示している場合には（ステ
ップ２０３）、そのページ記述子のページアドレスには
二次記憶装置３００内の二次記憶装置アドレスが格納さ
れている。この場合には、そのページテーブルの二次記
憶装置番号により、いずれの二次記憶装置３００である
かを決定する（ステップ２０４）。そして、そのページ
記述子のページアドレスに格納されている二次記憶装置
アドレスによって二次記憶装置内のアドレスを決定する
（ステップ２０５）。
【００１８】続いて、このようにして決定された二次記
憶装置３００の該当ページを主記憶装置４００上に転送
（以下、ページイン処理という）する（ステップ２０
６）。このページ転送に伴って、ページテーブル２００
の該当ページ記述子を書き換える（ステップ２０７）。
すなわち、ページ不在情報を「ページ存在」（”１”）
にして、そのページ記述子のページアドレスに格納され
ている二次記憶装置アドレスを主記憶管理テーブル５０
０に退避した後、そのページ記述子のページアドレスに
主記憶装置４００の物理アドレスを設定する。その後、
主記憶装置４００に転送されたそのページにアクセスす
ることができる（ステップ２０８）。
憶装置３００の該当ページを主記憶装置４００上に転送
（以下、ページイン処理という）する（ステップ２０
６）。このページ転送に伴って、ページテーブル２００
の該当ページ記述子を書き換える（ステップ２０７）。
すなわち、ページ不在情報を「ページ存在」（”１”）
にして、そのページ記述子のページアドレスに格納され
ている二次記憶装置アドレスを主記憶管理テーブル５０
０に退避した後、そのページ記述子のページアドレスに
主記憶装置４００の物理アドレスを設定する。その後、
主記憶装置４００に転送されたそのページにアクセスす
ることができる（ステップ２０８）。
【００１９】尚、上記ページイン処理に先立って、主記
憶装置４００に空きがない場合は、周知技術であるＬＲ
Ｕ制御等によって主記憶装置４００内のページを選択
し、二次記憶装置３００に書き出しておく（以下、ペー
ジアウト処理という）必要がある。このページアウト処
理の際には、主記憶管理テーブル５００に格納されてい
た二次記憶装置アドレスを使用して二次記憶装置３００
に書出しを行なう。また、この二次記憶装置アドレスは
そのページ記述子のページアドレスに格納される。さら
に、そのページ記述子のページ不在情報を「ページ不
在」（”０”）に設定する。
憶装置４００に空きがない場合は、周知技術であるＬＲ
Ｕ制御等によって主記憶装置４００内のページを選択
し、二次記憶装置３００に書き出しておく（以下、ペー
ジアウト処理という）必要がある。このページアウト処
理の際には、主記憶管理テーブル５００に格納されてい
た二次記憶装置アドレスを使用して二次記憶装置３００
に書出しを行なう。また、この二次記憶装置アドレスは
そのページ記述子のページアドレスに格納される。さら
に、そのページ記述子のページ不在情報を「ページ不
在」（”０”）に設定する。
【００２０】
【発明の効果】以上説明したように本発明によれば、ペ
ージテーブルごとに二次記憶装置番号を格納することに
より、セグメントごとに別々の二次記憶装置上に二次記
憶を確保することができる。これにより、ページ記述子
のサイズを増やすことなく二次記憶容量を増加すること
ができるという効果を有する。
ージテーブルごとに二次記憶装置番号を格納することに
より、セグメントごとに別々の二次記憶装置上に二次記
憶を確保することができる。これにより、ページ記述子
のサイズを増やすことなく二次記憶容量を増加すること
ができるという効果を有する。
【図１】本発明の仮想記憶システムの一実施例を表すブ
ロック図である。
ロック図である。
【図２】本発明の一実施例における論理アドレス構成の
一例である。
一例である。
【図３】本発明の一実施例の仮想記憶システムの記憶ア
クセス処理の動作を表す図である。
クセス処理の動作を表す図である。
１００ 論理アドレス １１０ セグメントアドレス １２０ セグメント内アドレス １３０ ページ内アドレス ２００ ページテーブル ３００ 二次記憶装置 ４００ 主記憶装置 ５００ 主記憶装置管理テーブル
Claims (2)
- 【請求項１】仮想記憶空間を管理する仮想記憶システム
であって、 一定の大きさのページごとに分割された前記仮想記憶空
間の一部を格納する主記憶装置と、 前記ページごとに分割された仮想記憶空間のうち前記主
記憶装置に格納されていない記憶空間を格納する複数の
二次記憶装置と、 前記主記憶装置を前記ページごとに管理する主記憶管理
テーブルと、 前記複数の二次記憶装置の一つを識別する二次記憶装置
番号と前記ページごとに分割された仮想記憶空間を管理
する複数のページ記述子とを含む複数のページテーブル
とを含むことを特徴とする仮想記憶システム。 - 【請求項２】前記ページ記述子の各々は、前記ページご
とに分割された仮想記憶空間が前記主記憶装置に格納さ
れているか否かを表すページ不在情報と、前記ページご
とに分割された仮想記憶空間が前記主記憶装置に格納さ
れている場合には前記主記憶装置の物理アドレスを保持
し前記ページごとに分割された仮想記憶空間が前記主記
憶装置に格納されていない場合には前記二次記憶装置内
のアドレスを保持するページアドレス情報とを含むこと
を特徴とする請求項１に記載の仮想記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35549093A JP3157673B2 (ja) | 1993-12-29 | 1993-12-29 | 仮想記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35549093A JP3157673B2 (ja) | 1993-12-29 | 1993-12-29 | 仮想記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200407A true JPH07200407A (ja) | 1995-08-04 |
| JP3157673B2 JP3157673B2 (ja) | 2001-04-16 |
Family
ID=18444251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35549093A Expired - Fee Related JP3157673B2 (ja) | 1993-12-29 | 1993-12-29 | 仮想記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157673B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019144921A (ja) * | 2018-02-22 | 2019-08-29 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200451A (ja) * | 1988-02-05 | 1989-08-11 | Fanuc Ltd | 内部データ管理方法 |
| JPH01223544A (ja) * | 1988-03-02 | 1989-09-06 | Fujitsu Ltd | データ処理システムにおけるページ管理処理方式 |
-
1993
- 1993-12-29 JP JP35549093A patent/JP3157673B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01200451A (ja) * | 1988-02-05 | 1989-08-11 | Fanuc Ltd | 内部データ管理方法 |
| JPH01223544A (ja) * | 1988-03-02 | 1989-09-06 | Fujitsu Ltd | データ処理システムにおけるページ管理処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019144921A (ja) * | 2018-02-22 | 2019-08-29 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157673B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032956B1 (en) | Data processing system utilizing hierarchical memory | |
| US5410663A (en) | Method and system for cache memory congruence class management in a data processing system | |
| KR900002189A (ko) | 컴퓨터 시스템에 있어서 데이타 신뢰성의 개선방법 및 장치 | |
| JP3157673B2 (ja) | 仮想記憶システム | |
| JPS5847784B2 (ja) | キ−記憶システム | |
| US7181587B1 (en) | Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment | |
| US5845330A (en) | Using an intermediate storage medium in a database management system | |
| KR920005296B1 (ko) | 정보처리장치 | |
| JP3456727B2 (ja) | データ処理装置 | |
| JP2583403B2 (ja) | バッキングストア管理方式 | |
| JPH0329041A (ja) | 分散ページング制御方式 | |
| JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
| JPH07152710A (ja) | マルチプロセサシステム | |
| JPH04172541A (ja) | レコード格納装置 | |
| JPS63291145A (ja) | ファイル管理方法 | |
| JPH046985B2 (ja) | ||
| JPH04205635A (ja) | 仮想記憶装置 | |
| JPS61272821A (ja) | 磁気デイスク制御装置 | |
| JPH0424751A (ja) | ディスクキャッシュシステム | |
| JPS63186347A (ja) | 記憶装置 | |
| JPH01223544A (ja) | データ処理システムにおけるページ管理処理方式 | |
| JPS6174040A (ja) | アドレス拡張方法 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS6398050A (ja) | デイスクキヤツシユシステム | |
| JPS61175725A (ja) | 印鑑イメ−ジ・フアイル格納方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |