JPH07200455A - 制御計算機 - Google Patents
制御計算機Info
- Publication number
- JPH07200455A JPH07200455A JP6306479A JP30647994A JPH07200455A JP H07200455 A JPH07200455 A JP H07200455A JP 6306479 A JP6306479 A JP 6306479A JP 30647994 A JP30647994 A JP 30647994A JP H07200455 A JPH07200455 A JP H07200455A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- trigger
- control computer
- address detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21073—Each module has push button, trigger circuit to initialise address setting
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21082—At start, send first address to all modules, manually trigger first module and so on
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23345—Memory is eeprom
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25272—Hall sensor, switch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 アドレスバス２を介して、それぞれが１つの
アドレス検出回路４を有している複数の周辺ニット３に
接続されている制御計算機１において、コード化スイッ
チ等の使用による余分なスペースおよびアドレス調整設
定の繁雑さを回避できるようにする。 【構成】 アドレス検出回路が不揮発性の、再書き込み
可能なメモリ６を有しており、このメモリに、書き込み
回路８並びに操作可能なトリガ回路９が配属されてお
り、かつ該トリガ回路を用いて、アドレスバスに加わる
アドレスの、メモリへの記憶がトリガ可能であるように
構成されている。
アドレス検出回路４を有している複数の周辺ニット３に
接続されている制御計算機１において、コード化スイッ
チ等の使用による余分なスペースおよびアドレス調整設
定の繁雑さを回避できるようにする。 【構成】 アドレス検出回路が不揮発性の、再書き込み
可能なメモリ６を有しており、このメモリに、書き込み
回路８並びに操作可能なトリガ回路９が配属されてお
り、かつ該トリガ回路を用いて、アドレスバスに加わる
アドレスの、メモリへの記憶がトリガ可能であるように
構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、１つのアドレスバスを
介して、それぞれが１つのアドレス検出回路を有してい
る複数の周辺ニットに接続されている、例えば印刷機内
の制御計算機に関する。
介して、それぞれが１つのアドレス検出回路を有してい
る複数の周辺ニットに接続されている、例えば印刷機内
の制御計算機に関する。
【０００２】
【従来の技術】西独国特許第３８３９２４８号明細書か
ら、有利には輪転印刷機において、調整力発生装置（イ
ンキ調整器駆動装置、レジスタ遠隔調整部など）の形の
複数の周辺ユニットを制御する制御計算機が公知であ
る。制御計算機はこのためにバスシステムを介して周辺
ユニットに接続されている。このバスシステムは、並列
アドレスバスを有しており、それを介してそれぞれの個
々の周辺ユニットを所定の時間の間制御計算機に接続す
ることができる。そこで検出された測定値−例えばモー
タポテンショメータの調整設定値−はそれから制御計算
機に戻し伝送され−このことはバスシステムの別の部分
を介して行われる−、制御計算機によって評価されかつ
相応の調整命令に処理され、これら命令は周辺ユニット
に伝送される。それぞれの周辺ユニットはこのためにア
ドレス検出回路を有しており、アドレス検出回路はアド
レスバスに加わるアドレスを固定的に調整設定されたア
ドレスと比較しかつ記憶されているアドレスとその時加
わるアドレスとが一致すると周辺ユニットと制御計算機
との信号交換が可能になる。
ら、有利には輪転印刷機において、調整力発生装置（イ
ンキ調整器駆動装置、レジスタ遠隔調整部など）の形の
複数の周辺ユニットを制御する制御計算機が公知であ
る。制御計算機はこのためにバスシステムを介して周辺
ユニットに接続されている。このバスシステムは、並列
アドレスバスを有しており、それを介してそれぞれの個
々の周辺ユニットを所定の時間の間制御計算機に接続す
ることができる。そこで検出された測定値−例えばモー
タポテンショメータの調整設定値−はそれから制御計算
機に戻し伝送され−このことはバスシステムの別の部分
を介して行われる−、制御計算機によって評価されかつ
相応の調整命令に処理され、これら命令は周辺ユニット
に伝送される。それぞれの周辺ユニットはこのためにア
ドレス検出回路を有しており、アドレス検出回路はアド
レスバスに加わるアドレスを固定的に調整設定されたア
ドレスと比較しかつ記憶されているアドレスとその時加
わるアドレスとが一致すると周辺ユニットと制御計算機
との信号交換が可能になる。
【０００３】通例、１つの周辺ユニットに割り当てられ
ているアドレスは、コード化スイッチ、差し込み橋絡
片、コード化基板または組み込み場所に固定されている
コード化装置を用いて固定的に前以て決めらる。その際
上述の装置は電子機械的な形式のものでありかつ通例は
小型化された構造において実現されている。しかしコン
パクトな構造にも拘わらず、これらの装置は周辺ユニッ
トの基板上に所要スペースを必要とする。また、この種
の部品はまさに高価である。
ているアドレスは、コード化スイッチ、差し込み橋絡
片、コード化基板または組み込み場所に固定されている
コード化装置を用いて固定的に前以て決めらる。その際
上述の装置は電子機械的な形式のものでありかつ通例は
小型化された構造において実現されている。しかしコン
パクトな構造にも拘わらず、これらの装置は周辺ユニッ
トの基板上に所要スペースを必要とする。また、この種
の部品はまさに高価である。
【０００４】しかも、この種の制御計算機とバスシステ
ムとユニットとの組立は、すなわち個々の周辺ユニット
が共通のバスシステムに−例えば西独国特許第３８３９
２４８号明細書から公知であるようなスナップオンプラ
グ型コネクタ装置を用いて−接続されかつ個々の周辺ユ
ニットに対してそれぞれ設定されているアドレスを指定
すべきであるとき、特別コスト高につく。その場合操作
員は非常に丹念に非常に時間をかけてそれぞれ個々の周
辺ユニットにおいてコード化スイッチまたは相応に設定
された要素を調整設定しなければならない。この場合誤
操作を排除することはできず、このために品質安全性に
関するコストが一層高められることになる。
ムとユニットとの組立は、すなわち個々の周辺ユニット
が共通のバスシステムに−例えば西独国特許第３８３９
２４８号明細書から公知であるようなスナップオンプラ
グ型コネクタ装置を用いて−接続されかつ個々の周辺ユ
ニットに対してそれぞれ設定されているアドレスを指定
すべきであるとき、特別コスト高につく。その場合操作
員は非常に丹念に非常に時間をかけてそれぞれ個々の周
辺ユニットにおいてコード化スイッチまたは相応に設定
された要素を調整設定しなければならない。この場合誤
操作を排除することはできず、このために品質安全性に
関するコストが一層高められることになる。
【０００５】
【発明が解決しようとする課題】したがって本発明の課
題は、冒頭に述べた形式の制御計算機を、周辺ユニット
に対するアドレスの簡単かつ誤りのない相関的付与ない
し対応付けが保証されるように、構成することである。
題は、冒頭に述べた形式の制御計算機を、周辺ユニット
に対するアドレスの簡単かつ誤りのない相関的付与ない
し対応付けが保証されるように、構成することである。
【０００６】
【課題を解決するための手段】この課題は、冒頭に述べ
た形式の制御計算機から出発して、それぞれのアドレス
検出回路が１つの不揮発性の、再書き込み可能なメモリ
を有しており、かつそれぞれの不揮発性の、再書き込み
可能なメモリに、１つの書き込み回路並びに操作可能な
１つのトリガ回路が配属されており、かつ該トリガ回路
を用いて、前記アドレスバスに加わるアドレスの、前記
不揮発性の、再書き込み可能なメモリへの記憶がトリガ
可能であるように構成することによって解決される。
た形式の制御計算機から出発して、それぞれのアドレス
検出回路が１つの不揮発性の、再書き込み可能なメモリ
を有しており、かつそれぞれの不揮発性の、再書き込み
可能なメモリに、１つの書き込み回路並びに操作可能な
１つのトリガ回路が配属されており、かつ該トリガ回路
を用いて、前記アドレスバスに加わるアドレスの、前記
不揮発性の、再書き込み可能なメモリへの記憶がトリガ
可能であるように構成することによって解決される。
【０００７】本発明の実施例はその他の請求項に記載さ
れている。
れている。
【０００８】
【作用】本発明によれば、周辺ユニットのそれぞれのア
ドレス検出回路に不揮発性の、電気的に再書き込み可能
なメモリが配属されており、このメモリに当該周辺ユニ
ットに割り当てられたアドレスが記憶可能である。この
ために周辺ユニットのそれぞれのアドレス検出回路は、
不揮発性の、再書き込み可能なメモリに接続されている
書き込み装置を有しており、この書き込み装置によっ
て、アドレスバスに加わっている（並列なアドレスバ
ス）ないしそのときに送出される（直列アドレスバス）
アドレスが不揮発性の、再書き込み可能なメモリに書き
込まれる。周辺装置のそれぞれの書き込み装置にトリガ
回路が対応して設けられており、それによって書き込み
回路が能動化されかつ書き込み過程に相応してトリガさ
れる。
ドレス検出回路に不揮発性の、電気的に再書き込み可能
なメモリが配属されており、このメモリに当該周辺ユニ
ットに割り当てられたアドレスが記憶可能である。この
ために周辺ユニットのそれぞれのアドレス検出回路は、
不揮発性の、再書き込み可能なメモリに接続されている
書き込み装置を有しており、この書き込み装置によっ
て、アドレスバスに加わっている（並列なアドレスバ
ス）ないしそのときに送出される（直列アドレスバス）
アドレスが不揮発性の、再書き込み可能なメモリに書き
込まれる。周辺装置のそれぞれの書き込み装置にトリガ
回路が対応して設けられており、それによって書き込み
回路が能動化されかつ書き込み過程に相応してトリガさ
れる。
【０００９】その際組み立て時に周辺ユニットがバスシ
ステムを介して制御計算機に接続された後、制御計算機
において呼び出しのための特有のプログラムが実行され
る。このことは本発明の有利な実施例によれば、制御計
算機が順次設定された、すなわちそこに記憶されている
全部のアドレスをアドレスバスに加えるないし送出する
ことによって行うことができる。これに基づいて次いで
操作員は、それぞれの周辺ユニットのアドレス検出回路
の全部のトリガ回路を順次１回だけ付勢しさえすればよ
い。そこで周辺ユニットのアドレス検出回路の本発明に
よる構成は、アドレスバスに加わるないし送出されたア
ドレスが不揮発性の、再書き込み可能なメモリに書き込
まれるように作用する。不揮発性の、再書き込み可能な
メモリユニットの今日のテクノロジーでは、この種の過
程は非常に迅速に実行される。操作員が第１の周辺ユニ
ットのトリガ回路を能動化した後、操作員は第２の周辺
ユニット、第３の周辺ユニットおよび引き続く周辺ユニ
ットにおいて同じように操作する。したがって操作員が
例えばそれぞれの周辺ユニットの第１、第２、第３から
最後のトリガ回路まで能動化したとき、制御計算機の特
有のプログララム部分によって、第１、第２、第３ない
し最後のアドレスがそれぞれの周辺ユニットに指定され
終わる。
ステムを介して制御計算機に接続された後、制御計算機
において呼び出しのための特有のプログラムが実行され
る。このことは本発明の有利な実施例によれば、制御計
算機が順次設定された、すなわちそこに記憶されている
全部のアドレスをアドレスバスに加えるないし送出する
ことによって行うことができる。これに基づいて次いで
操作員は、それぞれの周辺ユニットのアドレス検出回路
の全部のトリガ回路を順次１回だけ付勢しさえすればよ
い。そこで周辺ユニットのアドレス検出回路の本発明に
よる構成は、アドレスバスに加わるないし送出されたア
ドレスが不揮発性の、再書き込み可能なメモリに書き込
まれるように作用する。不揮発性の、再書き込み可能な
メモリユニットの今日のテクノロジーでは、この種の過
程は非常に迅速に実行される。操作員が第１の周辺ユニ
ットのトリガ回路を能動化した後、操作員は第２の周辺
ユニット、第３の周辺ユニットおよび引き続く周辺ユニ
ットにおいて同じように操作する。したがって操作員が
例えばそれぞれの周辺ユニットの第１、第２、第３から
最後のトリガ回路まで能動化したとき、制御計算機の特
有のプログララム部分によって、第１、第２、第３ない
し最後のアドレスがそれぞれの周辺ユニットに指定され
終わる。
【００１０】本発明によれば、制御計算機が上で簡単に
説明したアドレス指定モードにおいて、ある周辺ユニッ
トにおいてトリガ過程、ひいては書き込み過程が確認さ
れるまで、それぞれ１つのアドレスをアドレスバスに加
えるかないし直列アドレスバスを介して繰り返し送出す
るようにすることができる。このために、バスシステム
を介して相応の受領信号が制御計算機に返送されるよう
にすることができる。その際アドレスがアドレスバスに
おいてその都度安定してまさに得られる時間間隔は、不
揮発性の、再書き込み可能なメモリにおける書き込み過
程に対して必要である最小時間間隔により決められる。
制御計算機によって、全部のアドレスが全部の周辺ユニ
ットに指定されたかどうかを次のようにして検出可能で
ある。すなわち制御計算機が、アドレス指定モードの終
了時に、それぞれ個々の周辺ユニットを制御しかつその
際、これら周辺ユニットも応答可能である、すなわち相
応のアドレスが指定されたかどうかを検査する。
説明したアドレス指定モードにおいて、ある周辺ユニッ
トにおいてトリガ過程、ひいては書き込み過程が確認さ
れるまで、それぞれ１つのアドレスをアドレスバスに加
えるかないし直列アドレスバスを介して繰り返し送出す
るようにすることができる。このために、バスシステム
を介して相応の受領信号が制御計算機に返送されるよう
にすることができる。その際アドレスがアドレスバスに
おいてその都度安定してまさに得られる時間間隔は、不
揮発性の、再書き込み可能なメモリにおける書き込み過
程に対して必要である最小時間間隔により決められる。
制御計算機によって、全部のアドレスが全部の周辺ユニ
ットに指定されたかどうかを次のようにして検出可能で
ある。すなわち制御計算機が、アドレス指定モードの終
了時に、それぞれ個々の周辺ユニットを制御しかつその
際、これら周辺ユニットも応答可能である、すなわち相
応のアドレスが指定されたかどうかを検査する。
【００１１】本発明の実施例によれば、個々の周辺ユニ
ットのアドレス検出回路の不揮発性の、再書き込み可能
なメモリはＥＥＰＲＯＭとして形成されている。この形
式のテクノロジーの使用によって、アドレスの非常に迅
速かつ確実な記憶が保証される。ＥＥＰＲＯＭに、計算
機によって実行すべきプロセスのプログラムルーチンも
記憶することができる。
ットのアドレス検出回路の不揮発性の、再書き込み可能
なメモリはＥＥＰＲＯＭとして形成されている。この形
式のテクノロジーの使用によって、アドレスの非常に迅
速かつ確実な記憶が保証される。ＥＥＰＲＯＭに、計算
機によって実行すべきプロセスのプログラムルーチンも
記憶することができる。
【００１２】周辺ユニットのそれぞれのトリガ回路並び
にそれぞれの書き込み回路に例えばＬＥＤの形の指示装
置を対応して設ければ、本発明は特に有利に実現され
る。これによって、操作員によってトリガ回路および書
き込み回路を介して支障なく行われた、その時制御計算
機によってアドレスバスに加えられた、不揮発性の、再
書き込み可能なメモリへの書き込み過程を指示すること
ができ、その結果そこで操作員は次の周辺ユニットに対
して同じ過程を繰り返す。
にそれぞれの書き込み回路に例えばＬＥＤの形の指示装
置を対応して設ければ、本発明は特に有利に実現され
る。これによって、操作員によってトリガ回路および書
き込み回路を介して支障なく行われた、その時制御計算
機によってアドレスバスに加えられた、不揮発性の、再
書き込み可能なメモリへの書き込み過程を指示すること
ができ、その結果そこで操作員は次の周辺ユニットに対
して同じ過程を繰り返す。
【００１３】さらに本発明の有利な実施例によれば、そ
れぞれの周辺ユニットのアドレス検出回路のトリガ回路
がホールセンサを有している。その際操作員によって行
うべきトリガ過程は、それぞれの周辺ユニットにおい
て、例えば永久磁石の形のトリガ装置をこのホールセン
サの近傍に持っていくことであり、これに基づいてホー
ルセンサは書き込み回路のそれ自体公知の電子部分を介
してトリガ信号を送出する。その際ホールセンサの感度
並びに操作員によって使用すべき、トリガ装置の磁石の
磁界強度は、制御計算機並びにバスシステムの作動期間
中通例生じる磁界強度に安全間隔を足した大きさに調整
されている。
れぞれの周辺ユニットのアドレス検出回路のトリガ回路
がホールセンサを有している。その際操作員によって行
うべきトリガ過程は、それぞれの周辺ユニットにおい
て、例えば永久磁石の形のトリガ装置をこのホールセン
サの近傍に持っていくことであり、これに基づいてホー
ルセンサは書き込み回路のそれ自体公知の電子部分を介
してトリガ信号を送出する。その際ホールセンサの感度
並びに操作員によって使用すべき、トリガ装置の磁石の
磁界強度は、制御計算機並びにバスシステムの作動期間
中通例生じる磁界強度に安全間隔を足した大きさに調整
されている。
【００１４】本発明は、本発明のトリガ回路並びにトリ
ガ装置が別の形式で構成されている場合にも有利に実現
される。すなわち例えば、それぞれの周辺ユニットのア
ドレス検出回路のそれぞれのトリガ装置が例えばホトト
ランジスタまたは他の場合は電磁ビームによって活性化
可能な要素を有し、それが操作員によって案内される、
トリガ装置としての光源を介して付勢可能であるように
することができる。この場合固有のスペクトル領域の使
用によって、本発明の装置の使用安全性が一層高められ
る。
ガ装置が別の形式で構成されている場合にも有利に実現
される。すなわち例えば、それぞれの周辺ユニットのア
ドレス検出回路のそれぞれのトリガ装置が例えばホトト
ランジスタまたは他の場合は電磁ビームによって活性化
可能な要素を有し、それが操作員によって案内される、
トリガ装置としての光源を介して付勢可能であるように
することができる。この場合固有のスペクトル領域の使
用によって、本発明の装置の使用安全性が一層高められ
る。
【００１５】本発明の簡単な実施例において、それぞれ
の周辺ユニットのアドレス検出回路のトリガ回路が単
に、操作員によって操作すべき、トリガ装置としてのボ
タンを有しているようにすることもできる。その場合ア
ドレス指定モードにおいて操作員は単に、それぞれの周
辺ユニットのボタンを１回だけ操作すればよい。この場
合勿論、このキー要素の操作が通常作動時にアドレス
の、それぞれの不揮発性の、再書き込み可能なメモリへ
の書き込み過程をトリガすることがないことが保証され
ていなければならない。このことは簡単には、アドレス
指定モードにおいて、制御計算機がバスシステムの固有
の線路を介して周辺ユニットのアドレス検出回路の全部
の書き込み装置に信号を送出しかつこの信号がＡＮＤ論
理結合部を介してトリガ回路の信号送出の際にのみ相応
の書き込み装置をトリガすることによって実現すること
ができる。
の周辺ユニットのアドレス検出回路のトリガ回路が単
に、操作員によって操作すべき、トリガ装置としてのボ
タンを有しているようにすることもできる。その場合ア
ドレス指定モードにおいて操作員は単に、それぞれの周
辺ユニットのボタンを１回だけ操作すればよい。この場
合勿論、このキー要素の操作が通常作動時にアドレス
の、それぞれの不揮発性の、再書き込み可能なメモリへ
の書き込み過程をトリガすることがないことが保証され
ていなければならない。このことは簡単には、アドレス
指定モードにおいて、制御計算機がバスシステムの固有
の線路を介して周辺ユニットのアドレス検出回路の全部
の書き込み装置に信号を送出しかつこの信号がＡＮＤ論
理結合部を介してトリガ回路の信号送出の際にのみ相応
の書き込み装置をトリガすることによって実現すること
ができる。
【００１６】
【発明の効果】本発明の特別な利点は、アドレス指定の
際に、操作員は個々の周辺ユニットに対して個別な操作
を行う必要がないという点にある。操作員は、全部の周
辺ユニットにおいて単に、同じ過程を実施すればよい。
際に、操作員は個々の周辺ユニットに対して個別な操作
を行う必要がないという点にある。操作員は、全部の周
辺ユニットにおいて単に、同じ過程を実施すればよい。
【００１７】全部の周辺ユニットがケーブルを介して実
現されたバスシステムを介して接続されかつ順次に近接
して間隔をおいて配列されているとき、本発明の更なる
特別な利点が得られる。その場合操作員は単に、例えば
永久磁石として実現されているトリガ装置を１回トリガ
回路の全部のホールセンサを介して案内し、これにより
アドレス指定過程は既に終了するのである。有利にも周
辺ユニットのそれぞれのアドレス検出回路が指示装置と
してのＬＥＤを有しているとき、操作員はこの掃引過程
を行うテンポを非常に容易にコントロールすることがで
きる。
現されたバスシステムを介して接続されかつ順次に近接
して間隔をおいて配列されているとき、本発明の更なる
特別な利点が得られる。その場合操作員は単に、例えば
永久磁石として実現されているトリガ装置を１回トリガ
回路の全部のホールセンサを介して案内し、これにより
アドレス指定過程は既に終了するのである。有利にも周
辺ユニットのそれぞれのアドレス検出回路が指示装置と
してのＬＥＤを有しているとき、操作員はこの掃引過程
を行うテンポを非常に容易にコントロールすることがで
きる。
【００１８】
【実施例】次に図示の実施例につき図面を用いて詳細に
説明する。
説明する。
【００１９】その際図には、制御計算機がどのようにバ
スシステムを介して周辺ユニットに接続されているかお
よび周辺ユニットの基本的な構成が全く基本的に示され
ている。
スシステムを介して周辺ユニットに接続されているかお
よび周辺ユニットの基本的な構成が全く基本的に示され
ている。
【００２０】その際実施例には、並列なアドレスバスと
の関連において本発明の思想が示されている。本発明は
勿論直列に構成されたアドレスバスによっても実現する
ことができ、その際例えば撚り線対が使用される。その
場合周辺ユニットの、直列バスに対する結合は、それ自
体公知の方法においてビット直列バス信号を並列表示に
変換するための装置を介して行われる。その場合アドレ
スは、記憶が完了するまでの間繰り返し送出される。
の関連において本発明の思想が示されている。本発明は
勿論直列に構成されたアドレスバスによっても実現する
ことができ、その際例えば撚り線対が使用される。その
場合周辺ユニットの、直列バスに対する結合は、それ自
体公知の方法においてビット直列バス信号を並列表示に
変換するための装置を介して行われる。その場合アドレ
スは、記憶が完了するまでの間繰り返し送出される。
【００２１】制御計算機１は、アドレスバス２を含んで
いるバスシステムを介して多数の周辺ユニット３に接続
されており、そのうちこの実施例においてここでは単に
１つの周辺ユニット３のみが図示されている。その際そ
れぞれのユニット３は、アドレス検出回路４を有してい
る。公知のように周辺ユニット３のアドレス検出回路４
において、アドレスバス２に加わるアドレスとその都度
そこに記憶されているアドレスとの比較が行われる。こ
の実施例ではアドレスバス２は並列バスとして実現され
ている。
いるバスシステムを介して多数の周辺ユニット３に接続
されており、そのうちこの実施例においてここでは単に
１つの周辺ユニット３のみが図示されている。その際そ
れぞれのユニット３は、アドレス検出回路４を有してい
る。公知のように周辺ユニット３のアドレス検出回路４
において、アドレスバス２に加わるアドレスとその都度
そこに記憶されているアドレスとの比較が行われる。こ
の実施例ではアドレスバス２は並列バスとして実現され
ている。
【００２２】アドレス検出回路４は、不揮発性の、再書
き込み可能なメモリ６（ＥＥＰＲＯＭ）のピンの相応の
レベルを有するアドレスバス２の信号線路の個々のレベ
ルを同一性について検査する論理結合部５を有してい
る。周辺ユニット３のそれぞれのアドレス検出回路４
は、このために不揮発性の、再書き込み可能なメモリ６
において種々異なったアドレスを有している。周辺ユニ
ット３において、例えばここに図示の第１の周辺ユニッ
トにおいて、論理結合部５を介して、不揮発性の、再書
き込み可能なメモリ６に格納されているアドレスがアド
レスバス２に加わったアドレスに等しいことが検出され
ると、信号線路７を介して別の、図示されていないモジ
ュールにおいて設定されている機能を能動化することが
できる。
き込み可能なメモリ６（ＥＥＰＲＯＭ）のピンの相応の
レベルを有するアドレスバス２の信号線路の個々のレベ
ルを同一性について検査する論理結合部５を有してい
る。周辺ユニット３のそれぞれのアドレス検出回路４
は、このために不揮発性の、再書き込み可能なメモリ６
において種々異なったアドレスを有している。周辺ユニ
ット３において、例えばここに図示の第１の周辺ユニッ
トにおいて、論理結合部５を介して、不揮発性の、再書
き込み可能なメモリ６に格納されているアドレスがアド
レスバス２に加わったアドレスに等しいことが検出され
ると、信号線路７を介して別の、図示されていないモジ
ュールにおいて設定されている機能を能動化することが
できる。
【００２３】本発明のアドレス検出回路４において、信
号線路は、論理結合部を介して、また直接不揮発性の、
再書き込み可能なメモリ６の相応の入力側に接続されて
いる。不揮発性の、再書き込み可能なメモリ６に、書き
込み回路８が接続されており、その結果この書き込み回
路８の信号送出の際に、アドレスバス２に加わるアドレ
スが相応の入力側を介して持続的に不揮発性の、再書き
込み可能なメモリ６に格納される。書き込み回路８はこ
のために、それ自体公知のホールセンサ１０を有してい
るトリガ回路９に作用接続されている。
号線路は、論理結合部を介して、また直接不揮発性の、
再書き込み可能なメモリ６の相応の入力側に接続されて
いる。不揮発性の、再書き込み可能なメモリ６に、書き
込み回路８が接続されており、その結果この書き込み回
路８の信号送出の際に、アドレスバス２に加わるアドレ
スが相応の入力側を介して持続的に不揮発性の、再書き
込み可能なメモリ６に格納される。書き込み回路８はこ
のために、それ自体公知のホールセンサ１０を有してい
るトリガ回路９に作用接続されている。
【００２４】アドレス検出回路４の、ホールセンサ１０
を有しているトリガ回路９は、トリガ装置１１によって
作動される。この実施例において、トリガ装置１１は永
久磁石として構成されておりかつ相応に示されている。
ホールセンサ１０によって所定の最小磁界強度が検出さ
れるや否や、相応の、図示されていない、トリガ回路９
のドライバによって書き込み回路８への信号送出が行わ
れ、これに基づいて書き込み回路は書き込み過程を始め
る。したがってその時アドレスバス２に加わるアドレス
は、不揮発性の、再書き込み可能なメモリ６に書き込ま
れる。トリガ回路９の成功した付勢、ひいては書き込み
回路８によってトリガされた、その時加わっているアド
レスの、不揮発性の、再書き込み可能なメモリ６への記
憶過程を、殊にＬＥＤとして形成されている指示装置１
２によって光電表示することができる。
を有しているトリガ回路９は、トリガ装置１１によって
作動される。この実施例において、トリガ装置１１は永
久磁石として構成されておりかつ相応に示されている。
ホールセンサ１０によって所定の最小磁界強度が検出さ
れるや否や、相応の、図示されていない、トリガ回路９
のドライバによって書き込み回路８への信号送出が行わ
れ、これに基づいて書き込み回路は書き込み過程を始め
る。したがってその時アドレスバス２に加わるアドレス
は、不揮発性の、再書き込み可能なメモリ６に書き込ま
れる。トリガ回路９の成功した付勢、ひいては書き込み
回路８によってトリガされた、その時加わっているアド
レスの、不揮発性の、再書き込み可能なメモリ６への記
憶過程を、殊にＬＥＤとして形成されている指示装置１
２によって光電表示することができる。
【００２５】特別なアドレス指定モードにおける制御計
算機１のどのようなシーケンスにより、個々のアドレス
を周辺ユニット３のその都度のアドレス検出回路４にお
いて指定するかの可能性については既に、実施例の前の
冒頭部分において詳しく説明した。それ故にここでは基
本原理を簡単に繰り返すにとどめる。
算機１のどのようなシーケンスにより、個々のアドレス
を周辺ユニット３のその都度のアドレス検出回路４にお
いて指定するかの可能性については既に、実施例の前の
冒頭部分において詳しく説明した。それ故にここでは基
本原理を簡単に繰り返すにとどめる。
【００２６】制御計算機１、バスシステム２並びに周辺
ユニット３から成るここに図示の構成モジュールが丁度
組み立てられかつ個々の不揮発性の、再書き込み可能な
メモリ６にはまだアドレスが格納されていないことから
出発する。そこで制御計算機１は、アドレスバス２を介
して第１のアドレスを同時に全部の周辺ユニット３に加
える。それから操作員によってトリガ装置１１（磁石）
を介して第１の周辺ユニット３のホールセンサ１０が作
動化される。書き込み回路８を介して、その時加わって
いるアドレスの、不揮発性の、再書き込み可能なメモリ
６への連続的な格納が行われる。この周辺ユニット３の
指示装置１２を介して、記憶過程、すなわちこの周辺ユ
ニット３に対するアドレス指定過程が終了したことが指
示される。操作員はトリガ装置１１によってその他の、
図示されていない周辺ユニットにおいて同じことを行
う。この過程は、全部の周辺ユニット３が制御計算機１
を介してアドレスを指定するまで繰り返され、このこと
は、全部のＬＥＤが発光することによって指示すること
ができる。
ユニット３から成るここに図示の構成モジュールが丁度
組み立てられかつ個々の不揮発性の、再書き込み可能な
メモリ６にはまだアドレスが格納されていないことから
出発する。そこで制御計算機１は、アドレスバス２を介
して第１のアドレスを同時に全部の周辺ユニット３に加
える。それから操作員によってトリガ装置１１（磁石）
を介して第１の周辺ユニット３のホールセンサ１０が作
動化される。書き込み回路８を介して、その時加わって
いるアドレスの、不揮発性の、再書き込み可能なメモリ
６への連続的な格納が行われる。この周辺ユニット３の
指示装置１２を介して、記憶過程、すなわちこの周辺ユ
ニット３に対するアドレス指定過程が終了したことが指
示される。操作員はトリガ装置１１によってその他の、
図示されていない周辺ユニットにおいて同じことを行
う。この過程は、全部の周辺ユニット３が制御計算機１
を介してアドレスを指定するまで繰り返され、このこと
は、全部のＬＥＤが発光することによって指示すること
ができる。
【図１】本発明の実施例を説明するための、制御計算機
およびバスシステムおよび周辺ユニットの接続関係を示
す概略図である。
およびバスシステムおよび周辺ユニットの接続関係を示
す概略図である。
１ 制御計算機、 ２ バスシステム、 ３ 周辺ユニ
ット、 ４ アドレス検出回路、 ６ メモリ、 ８
書き込み回路、 ９ トリガ回路、 １０ ホールセン
サ、 １１ トリガ装置
ット、 ４ アドレス検出回路、 ６ メモリ、 ８
書き込み回路、 ９ トリガ回路、 １０ ホールセン
サ、 １１ トリガ装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギュンター ザイダ ドイツ連邦共和国 ロートガウ シュトラ ールズンダー シュトラーセ 13
Claims (5)
- 【請求項１】 １つのアドレスバスを介して、それぞれ
が１つのアドレス検出回路を有している複数の周辺ニッ
トに接続されている制御計算機において、それぞれのア
ドレス検出回路（４）が１つの不揮発性の、再書き込み
可能なメモリ（６）を有しており、かつそれぞれの不揮
発性の、再書き込み可能なメモリ（６）に、１つの書き
込み回路（８）並びに操作可能な１つのトリガ回路
（９）が配属されており、かつ該トリガ回路（９）を用
いて、前記アドレスバス（２）に加わるアドレスの、前
記不揮発性の、再書き込み可能なメモリ（６）への記憶
がトリガされるように構成されていることを特徴とする
制御計算機。 - 【請求項２】 前記それぞれのアドレス検出回路（４）
の前記トリガ回路（９）は、操作可能なトリガ装置（１
１）によって作動可能である請求項１記載の制御計算
機。 - 【請求項３】 前記アドレス検出回路（４）のそれぞれ
のトリガ回路（９）はホールセンサ（１０）を有してお
り、該ホールセンサは磁石の形のトリガ装置（１１）と
協働する請求項１または２記載の制御計算機。 - 【請求項４】 前記アドレス検出回路（４）のそれぞれ
のトリガ回路（９）は光学的に作動（活性化）可能な要
素を有しており、該要素は、操作可能なトリガ装置とし
ての光学的なビーム源と協働する請求項１または２記載
の制御計算機。 - 【請求項５】 前記それぞれのアドレス検出回路（４）
の前記書き込みおよびトリガ回路（８，９）に、行われ
た書き込み過程を指示し得る指示装置（１２）が配属し
ている請求項から４までのいずれか１項記載の制御計算
機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4342052A DE4342052C2 (de) | 1993-12-09 | 1993-12-09 | Steuerrechner, der über einen Adressbus mit mehreren peripheren Einheiten verbunden ist |
| DE4342052.4 | 1993-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200455A true JPH07200455A (ja) | 1995-08-04 |
| JP2647630B2 JP2647630B2 (ja) | 1997-08-27 |
Family
ID=6504609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6306479A Expired - Lifetime JP2647630B2 (ja) | 1993-12-09 | 1994-12-09 | 制御計算機 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2647630B2 (ja) |
| DE (1) | DE4342052C2 (ja) |
| FR (1) | FR2713798B1 (ja) |
| GB (1) | GB2284691B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2760162A1 (fr) * | 1997-02-25 | 1998-08-28 | Philips Electronics Nv | Equipement de telecommunication muni d'un dispositif de reconnaissance magnetique de peripheriques |
| DE19726826A1 (de) * | 1997-06-24 | 1999-01-07 | Siemens Ag | Modulares Gerät |
| DE19923047A1 (de) * | 1999-05-20 | 2000-11-23 | Rieter Ingolstadt Spinnerei | Verfahren und Vorrichtung zur Steuerung einer Komponente einer eine Vielzahl gleichartiger Arbeitstellen nebeneinander aufweisenden Textilmaschine |
| DE10038772A1 (de) * | 2000-08-09 | 2002-02-21 | Heidelberger Druckmasch Ag | Verfahren und Vorrichtung zum Abarbeiten von Verfahrensschritten |
| DE10060216A1 (de) * | 2000-12-04 | 2002-06-13 | Heidelberger Druckmasch Ag | Vorrichtung zur Definition von Teilnehmern eines Steuerungssystems einer Druckmaschine |
| DE10103039B4 (de) | 2001-01-24 | 2015-07-02 | Heidelberger Druckmaschinen Ag | Verfahren zur Einstellung drucktechnischer und anderer jobabhängiger Parameter einer Druckmaschine |
| DE10204172A1 (de) | 2002-02-01 | 2003-08-07 | Heidenhain Gmbh Dr Johannes | Verfahren zur Überprüfung einer Schnittstelle |
| DE10330579C5 (de) * | 2002-07-19 | 2016-12-22 | Heidelberger Druckmaschinen Ag | Vorrichtung zum Regeln der Weite des Farbspaltes bei einer Druckmaschine |
| DE102005047777B4 (de) * | 2005-10-05 | 2016-07-07 | Leuze Lumiflex Gmbh + Co. Kg | Gerät und Verfahren zur Einstellung der Betriebsart eines Geräts |
| DE102007004779A1 (de) * | 2007-01-31 | 2008-08-07 | Oerlikon Textile Gmbh & Co. Kg | Kreuzspulen herstellende Textilmaschine sowie Komponente |
| DE102008004125B4 (de) | 2008-01-11 | 2009-12-17 | Manroland Ag | Bussystem zur Verbindung und Adressierung steuerungsseitiger Baugruppen |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170254A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 周辺制御装置 |
| JPH03194637A (ja) * | 1989-12-25 | 1991-08-26 | Nec Corp | モジュール制御装置 |
| JPH03269753A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 端末機のシステムアドレス付与方式 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT355354B (de) * | 1978-08-29 | 1980-02-25 | Schrack Elektrizitaets Ag E | Schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind |
| DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
| US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
| GB8511691D0 (en) * | 1985-05-09 | 1985-06-19 | British Telecomm | Control system |
| JPH069070B2 (ja) * | 1987-04-10 | 1994-02-02 | ニツタン株式会社 | 情報監視制御システム |
| DE3839248A1 (de) * | 1988-11-21 | 1990-05-23 | Roland Man Druckmasch | Dezentraler steuerrechner, insbesondere innerhalb einer rotationsdruckmaschine, der ueber einen bus mit mehreren peripheren einheiten verbunden ist |
| DE4216242C2 (de) * | 1992-05-16 | 1997-02-13 | Leuze Electronic Gmbh & Co | Identifizierung von Sensoren / Aktuatoren in Bussystemen |
-
1993
- 1993-12-09 DE DE4342052A patent/DE4342052C2/de not_active Revoked
-
1994
- 1994-11-30 FR FR9414351A patent/FR2713798B1/fr not_active Expired - Fee Related
- 1994-12-09 JP JP6306479A patent/JP2647630B2/ja not_active Expired - Lifetime
- 1994-12-09 GB GB9424916A patent/GB2284691B/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170254A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 周辺制御装置 |
| JPH03194637A (ja) * | 1989-12-25 | 1991-08-26 | Nec Corp | モジュール制御装置 |
| JPH03269753A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 端末機のシステムアドレス付与方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4342052A1 (de) | 1995-06-14 |
| JP2647630B2 (ja) | 1997-08-27 |
| FR2713798B1 (fr) | 1998-12-04 |
| FR2713798A1 (fr) | 1995-06-16 |
| DE4342052C2 (de) | 1996-07-11 |
| GB2284691A (en) | 1995-06-14 |
| GB9424916D0 (en) | 1995-02-08 |
| GB2284691B (en) | 1998-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7941567B2 (en) | Modular computer system and I/O module | |
| JP2647630B2 (ja) | 制御計算機 | |
| US4076970A (en) | Switching system having a central controller for accessing individual telephone circuits for testing | |
| JPS60123901A (ja) | マイクロコンピユータを備えた回路装置 | |
| EP0121570B1 (en) | Method of displaying diagnostic result | |
| KR100365987B1 (ko) | 실시간데이타처리시스템에서데이타를전송하는방법 | |
| US4277780A (en) | Scan-controlled keyboard | |
| US6331822B1 (en) | Communication control apparatus | |
| JPH01287636A (ja) | フィルム感度読取端子より情報入出力を行うカメラ | |
| JPH0420201B2 (ja) | ||
| JPH04219823A (ja) | Ｒｏｍデータの保護方法及び装置 | |
| EP0048848B1 (en) | Device controlled by programmed modular controller means with selfchecking | |
| US6069410A (en) | Anti-tampering method and corresponding circuits and electric systems | |
| US3604906A (en) | Verifier for signal controlled mechanism | |
| JP3067256B2 (ja) | 自動ロッカー制御装置 | |
| US5587574A (en) | Non-contact reader | |
| JP3422410B2 (ja) | スイッチ状態認識装置 | |
| JPH0423288B2 (ja) | ||
| JP7348232B2 (ja) | 入出力インタフェースユニット | |
| RU2117978C1 (ru) | Программируемое устройство для логического управления электроприводами и сигнализацией | |
| AU698789B2 (en) | Fire receiver in fire alarm system | |
| GB2266392A (en) | A three-line type of vehicle burglarproof system. | |
| GB2266924A (en) | Vehicle immobilisation system. | |
| JP2001227219A (ja) | 遠隔操作装置 | |
| GB2293472A (en) | Fire alarms |