JPH07200652A - 回路シミュレーション装置 - Google Patents
回路シミュレーション装置Info
- Publication number
- JPH07200652A JPH07200652A JP5352377A JP35237793A JPH07200652A JP H07200652 A JPH07200652 A JP H07200652A JP 5352377 A JP5352377 A JP 5352377A JP 35237793 A JP35237793 A JP 35237793A JP H07200652 A JPH07200652 A JP H07200652A
- Authority
- JP
- Japan
- Prior art keywords
- design
- simulator
- circuit
- hierarchy
- browser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 1
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 1
- 101000762414 Homo sapiens Cdc42 effector protein 3 Proteins 0.000 description 1
- 229910004444 SUB1 Inorganic materials 0.000 description 1
- 101150080287 SUB3 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】
【目的】複数のシミュレーションモデルが存在する回路
設計に於て、シミュレーションモデルの選択を視覚的に
確認しながら行い、シミュレータを作成する。 【構成】設計データ１の存在場所及び生成時刻がライブ
ラリ管理部２に登録され、コンパイラ６にかけ、そのコ
ンパイル結果７もライブラリ管理部でその階層構造を解
析してその結果が設計階層ブラウザ３に送られて設計階
層表示が行われる。表示を見ながらシミュレーションを
行いたいシミュレーションモデルを選択すると、設計階
層ブラウザが回路全体のコンフィギュレーション５を出
力する。階層情報と設計データの存在場所の情報からコ
ンパイラとリンカ９に与える命令をシミュレータ作成部
４が出す。この命令により、コンフィギュレーションを
コンパイラにかけて、コンパイル結果が得られる。この
コンパイル結果をリンカがシミュレータカーネル８とリ
ンクすることによりシミュレータ１０を作成する。
設計に於て、シミュレーションモデルの選択を視覚的に
確認しながら行い、シミュレータを作成する。 【構成】設計データ１の存在場所及び生成時刻がライブ
ラリ管理部２に登録され、コンパイラ６にかけ、そのコ
ンパイル結果７もライブラリ管理部でその階層構造を解
析してその結果が設計階層ブラウザ３に送られて設計階
層表示が行われる。表示を見ながらシミュレーションを
行いたいシミュレーションモデルを選択すると、設計階
層ブラウザが回路全体のコンフィギュレーション５を出
力する。階層情報と設計データの存在場所の情報からコ
ンパイラとリンカ９に与える命令をシミュレータ作成部
４が出す。この命令により、コンフィギュレーションを
コンパイラにかけて、コンパイル結果が得られる。この
コンパイル結果をリンカがシミュレータカーネル８とリ
ンクすることによりシミュレータ１０を作成する。
Description
【０００１】
【産業上の利用分野】本発明は回路シミュレーション装
置に関し、特に電気系の論理シミュレーションで、ハー
ドウエア記述言語を用いた回路シミュレーション装置に
関する。
置に関し、特に電気系の論理シミュレーションで、ハー
ドウエア記述言語を用いた回路シミュレーション装置に
関する。
【０００２】
【従来の技術】近年、大規模化する論理回路の設計にお
いてゲートレベルの回路図面を書き、それを組み合わせ
ることによって全体を作り上げていくというボトムアッ
プの設計方式から、まず全体の機能設計を行いその段階
での機能漏れやインターフェースの整合をとり、それを
機能別のブロックに分割しそれぞれのブロックごとに同
じようにブロックに分割していくトップダウンの設計方
式に移行しつつある。そのトップダウン設計を実現する
ために不可欠なものがハードヴェア記述言語である。ゲ
ートレベルの記述から抽象的な動作記述までをサポート
するハードヴェア記述言語を使用して、最上位の機能設
計を抽象的な動作レベルで記述し全体の検証を行い、次
にブロックに分割しそれぞれをまた動作レベルで記述す
る。これを繰り返し、ある程度単純化された時点で人手
ないし論理合成ツールによってゲートレベルに落し、タ
イミングなどの詳細な検証を行う方向に進んでいる。そ
の場合にハードヴェア記述言語でシミュレーションを行
うか、それを論理合成した結果のゲートレベルの記述を
用いてシミュレーションするかというコンフィギュレー
ションの指定は、設計者がハードヴェア記述言語のソー
スに記述することによってのみ指定が可能となってい
た。また、ハードヴェア記述言語で記述された同一回路
に対する記述であっても最上位の機能設計レベルの記述
や詳細なレベルで書かれた記述の切り替えも同様にコン
フィギュレーションをソース中に記述しなければならな
かった。
いてゲートレベルの回路図面を書き、それを組み合わせ
ることによって全体を作り上げていくというボトムアッ
プの設計方式から、まず全体の機能設計を行いその段階
での機能漏れやインターフェースの整合をとり、それを
機能別のブロックに分割しそれぞれのブロックごとに同
じようにブロックに分割していくトップダウンの設計方
式に移行しつつある。そのトップダウン設計を実現する
ために不可欠なものがハードヴェア記述言語である。ゲ
ートレベルの記述から抽象的な動作記述までをサポート
するハードヴェア記述言語を使用して、最上位の機能設
計を抽象的な動作レベルで記述し全体の検証を行い、次
にブロックに分割しそれぞれをまた動作レベルで記述す
る。これを繰り返し、ある程度単純化された時点で人手
ないし論理合成ツールによってゲートレベルに落し、タ
イミングなどの詳細な検証を行う方向に進んでいる。そ
の場合にハードヴェア記述言語でシミュレーションを行
うか、それを論理合成した結果のゲートレベルの記述を
用いてシミュレーションするかというコンフィギュレー
ションの指定は、設計者がハードヴェア記述言語のソー
スに記述することによってのみ指定が可能となってい
た。また、ハードヴェア記述言語で記述された同一回路
に対する記述であっても最上位の機能設計レベルの記述
や詳細なレベルで書かれた記述の切り替えも同様にコン
フィギュレーションをソース中に記述しなければならな
かった。
【０００３】
【発明が解決しようとする課題】上述した従来の技術
は、ソース中に予め作成したいシミュレーションモデル
のコンフィギュレーションを記述しておかねばならなか
った。したがって、別のシミュレーションモデルでシミ
ュレーションを実行したい場合にはソースを修正または
追加しなければならないという欠点があった。
は、ソース中に予め作成したいシミュレーションモデル
のコンフィギュレーションを記述しておかねばならなか
った。したがって、別のシミュレーションモデルでシミ
ュレーションを実行したい場合にはソースを修正または
追加しなければならないという欠点があった。
【０００４】
【課題を解決するための手段】本発明の回路シミュレー
ション装置は、その設計の階層を表示して同一回路に対
する複数の記述方法から選択を行い回路全体のコンフィ
ギュレーションを出力する設計階層ブラウザと、各ソー
スのコンパイルとリンクを必要な順序で行い論理シミュ
レータを作成するシミュレータ作成部と、各ソースのコ
ンパイル結果を解析してその上下階層との接続を調べて
設計階層ブラウザへその情報を提供し、また各ソース及
びそのオブジェクトのパス及びタイム管理及びバージョ
ン管理を行うライブラリ管理部と、ハードウエア記述言
語コンパイラと、設計対象のコンパイル結果とシミュレ
ータカーネルをリンクして論理シミュレータを作成する
リンカとを備えている。
ション装置は、その設計の階層を表示して同一回路に対
する複数の記述方法から選択を行い回路全体のコンフィ
ギュレーションを出力する設計階層ブラウザと、各ソー
スのコンパイルとリンクを必要な順序で行い論理シミュ
レータを作成するシミュレータ作成部と、各ソースのコ
ンパイル結果を解析してその上下階層との接続を調べて
設計階層ブラウザへその情報を提供し、また各ソース及
びそのオブジェクトのパス及びタイム管理及びバージョ
ン管理を行うライブラリ管理部と、ハードウエア記述言
語コンパイラと、設計対象のコンパイル結果とシミュレ
ータカーネルをリンクして論理シミュレータを作成する
リンカとを備えている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の回路シミュレーション装置
の一実施例を示す構成図である。
の一実施例を示す構成図である。
【０００７】本実施例の回路シミュレーション装置は、
図１に示すように、設計データは、ハードウェア記述言
語のソースとゲートレベルデータから成るシミュレーシ
ョン対象の設計データである。設計データ１の各ソース
及びデータは、そのファイルシステム上の存在場所及び
生成時刻がライブラリ管理部２に登録され、各ソースご
とにコンパイラ６にかけられる。そのコンパイル結果７
はライブラリ管理部２に送られ、ライブラリ管理部２で
その階層構造を解析されて、その結果が設計階層ブラウ
ザ３に送られて図２の設計階層表示が行われる。設計者
は設計階層プラウザ３上で、その表示を見ながら同一回
路に対する複数のシミュレーションモデルからシミュレ
ーションを行いたいシミュレーションモデルを選択した
り、設計階層構造の変更を行う。そして、設計階層ブラ
ウザ３が回路全体のコンフィギュレーション５を出力す
る。設計階層ブラウザ３からの設計階層情報とライブラ
リ管理部２からの設計データの存在場所の情報からコン
パイラ６とリンカ９に与える命令をシミュレータ作成部
４が出す。その命令に基づき、設計階層ブラウザ３が出
力したコンフィギュレーション５をコンパイラ６にかけ
て、コンフィギュレーション５を含んだ設計全体のコン
パイル結果７が得られる。このコンパイル結果７をリン
カ９がシミュレータのコアであるシミュレータカーネル
８とリンクすることによりシミュレータ１０を作成す
る。
図１に示すように、設計データは、ハードウェア記述言
語のソースとゲートレベルデータから成るシミュレーシ
ョン対象の設計データである。設計データ１の各ソース
及びデータは、そのファイルシステム上の存在場所及び
生成時刻がライブラリ管理部２に登録され、各ソースご
とにコンパイラ６にかけられる。そのコンパイル結果７
はライブラリ管理部２に送られ、ライブラリ管理部２で
その階層構造を解析されて、その結果が設計階層ブラウ
ザ３に送られて図２の設計階層表示が行われる。設計者
は設計階層プラウザ３上で、その表示を見ながら同一回
路に対する複数のシミュレーションモデルからシミュレ
ーションを行いたいシミュレーションモデルを選択した
り、設計階層構造の変更を行う。そして、設計階層ブラ
ウザ３が回路全体のコンフィギュレーション５を出力す
る。設計階層ブラウザ３からの設計階層情報とライブラ
リ管理部２からの設計データの存在場所の情報からコン
パイラ６とリンカ９に与える命令をシミュレータ作成部
４が出す。その命令に基づき、設計階層ブラウザ３が出
力したコンフィギュレーション５をコンパイラ６にかけ
て、コンフィギュレーション５を含んだ設計全体のコン
パイル結果７が得られる。このコンパイル結果７をリン
カ９がシミュレータのコアであるシミュレータカーネル
８とリンクすることによりシミュレータ１０を作成す
る。
【０００８】ハードウェア記述言語ＶＨＤＬ（ＶＨＩＳ
Ｃ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｓｉｏｎ Ｌａ
ｎｇｕａｇｅ）を用いて説明する。まず、以下で使用す
る用語について説明する。エンタティとは、あるブロッ
クのインターフェースを記述した部分である。アーキテ
クチャとは、あるブロックの実際の動作を記述した部分
であり、ひとつのエンタティに対して複数定義すること
ができるが、実際にシミュレーションされるアーキテク
チャは１エンタティに１つである。コンポーネントと
は、あるアーキテクチャが他のブロックを含んでいる場
合に、インターフェースを記述する部分で主にアーキテ
クチャ内で記述される。コンフィギュレーションとは、
あるエンタテェがどのアーキテクチャを使用するか、あ
るコンポーネントがどのエンタティを指すかを指定して
シミュレーションモデルを規定するものです。
Ｃ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｓｉｏｎ Ｌａ
ｎｇｕａｇｅ）を用いて説明する。まず、以下で使用す
る用語について説明する。エンタティとは、あるブロッ
クのインターフェースを記述した部分である。アーキテ
クチャとは、あるブロックの実際の動作を記述した部分
であり、ひとつのエンタティに対して複数定義すること
ができるが、実際にシミュレーションされるアーキテク
チャは１エンタティに１つである。コンポーネントと
は、あるアーキテクチャが他のブロックを含んでいる場
合に、インターフェースを記述する部分で主にアーキテ
クチャ内で記述される。コンフィギュレーションとは、
あるエンタテェがどのアーキテクチャを使用するか、あ
るコンポーネントがどのエンタティを指すかを指定して
シミュレーションモデルを規定するものです。
【０００９】図２において、最上位記述１１は、エンタ
ティＴＯＰでそのアーキテクチャがＡだとする。そして
そのアーキテクチャが参照するコンポーネントとしてＳ
ＵＢ１，ＳＵＢ２，ＳＵＢ３が定義されている。またブ
ロック１（１２）、ブロック２（１３）、ブロック３
（１４）はそれぞれエンタティＥ１，Ｅ２，Ｅ３であ
り、それぞれのアーキテクチャは、Ｅ１に対してはＡ、
Ｅ２に対してはＡ１、Ｅ３対してはＡが定義されてい
て、さらにＥ２のアーキテクチャＡ１では参照するコン
ポーネントとしてＳＵＢ１，ＳＵＢ２が定義されてい
る。サブブロック１（１５），サブブロック２（１６）
はそれぞれエンタティＥ４，Ｅ５であり、それぞれのア
ーキテクチャは、両方ともＡという名前で定義されてい
るとする。設計階層プラウザ３上で図２のように階層が
定義されている場合、出力されるコンフィギュレーショ
ン５は図３のようになる。ここでブロック３（１３）で
使用するアーキテクチャをＡ１からＡ２に変更しようと
する場合、設計階層プラウザ３の画面上で図５のように
変更すればよい。このように変更された階層定義に基づ
いて４の新しいコンフィギュレーションが自動的に生成
される。そして、このコンフィギュレーションを最後に
コンパイルし、シミュレータカーネル８とリンクして変
更後の階層定義に基づいたシミュレーションが生成され
る。
ティＴＯＰでそのアーキテクチャがＡだとする。そして
そのアーキテクチャが参照するコンポーネントとしてＳ
ＵＢ１，ＳＵＢ２，ＳＵＢ３が定義されている。またブ
ロック１（１２）、ブロック２（１３）、ブロック３
（１４）はそれぞれエンタティＥ１，Ｅ２，Ｅ３であ
り、それぞれのアーキテクチャは、Ｅ１に対してはＡ、
Ｅ２に対してはＡ１、Ｅ３対してはＡが定義されてい
て、さらにＥ２のアーキテクチャＡ１では参照するコン
ポーネントとしてＳＵＢ１，ＳＵＢ２が定義されてい
る。サブブロック１（１５），サブブロック２（１６）
はそれぞれエンタティＥ４，Ｅ５であり、それぞれのア
ーキテクチャは、両方ともＡという名前で定義されてい
るとする。設計階層プラウザ３上で図２のように階層が
定義されている場合、出力されるコンフィギュレーショ
ン５は図３のようになる。ここでブロック３（１３）で
使用するアーキテクチャをＡ１からＡ２に変更しようと
する場合、設計階層プラウザ３の画面上で図５のように
変更すればよい。このように変更された階層定義に基づ
いて４の新しいコンフィギュレーションが自動的に生成
される。そして、このコンフィギュレーションを最後に
コンパイルし、シミュレータカーネル８とリンクして変
更後の階層定義に基づいたシミュレーションが生成され
る。
【００１０】
【発明の効果】以上説明したように、本発明の回路シミ
ュレーション装置は、設計階層構造を視覚的に確認しな
がらシミュレーションモデルを選択でき、そのコンフィ
ギュレーションを出力することによって人手によるソー
ス変更の際の誤りをなくし、またその変更の手間も省く
ことができるという効果がある。
ュレーション装置は、設計階層構造を視覚的に確認しな
がらシミュレーションモデルを選択でき、そのコンフィ
ギュレーションを出力することによって人手によるソー
ス変更の際の誤りをなくし、またその変更の手間も省く
ことができるという効果がある。
【図１】本発明の回路シミュレーション装置の一実施例
を示す構成図である。
を示す構成図である。
【図２】本実施例の回路シミュレーション装置における
設計階層表示画面の一例を示す図である。
設計階層表示画面の一例を示す図である。
【図３】本実施例の回路シミュレーション装置における
図２の設計階層表示画面のコンフィキュレーションを示
す図である。
図２の設計階層表示画面のコンフィキュレーションを示
す図である。
【図４】本実施例の回路シミュレーション装置における
図５の設計階層表示画面のコンフィキュレーションを示
す図である。
図５の設計階層表示画面のコンフィキュレーションを示
す図である。
【図５】本実施例の回路シミュレーション装置における
図２の設計階層表示画面で表される設計階層表示画面の
階層構造を変更した設計階層表示画面の一例を示す図で
ある。
図２の設計階層表示画面で表される設計階層表示画面の
階層構造を変更した設計階層表示画面の一例を示す図で
ある。
１ 設計データ ２ ライブラリ管理部 ３ 設計階層ブラウザ ４ シミュレータ作成部 ５ コンフィギュレーション ６ コンパイラ ７ コンパイル結果 ８ シミュレータカーネル ９ リンカ １０ シミュレータ １１ 最上位記述 １２，１３，１４ ブロック １５，１６ サブブロック
Claims (1)
- 【請求項１】 複数のシミュレーションモデルが存在す
る回路設計において、その設計の階層を表示して同一回
路に対する複数の記述方法から選択を行い回路全体のコ
ンフィギュレーションを出力する設計階層ブラウザと、
各ソースのコンパイルとリンクを必要な順序で行い論理
シミュレータを作成するシミュレータ作成部と、各ソー
スのコンパイル結果を解析してその上下階層との接続を
調べて設計階層ブラウザへその情報を提供し、また各ソ
ース及びそのオブジェクトのパス及びタイム管理及びバ
ージョン管理を行うライブラリ管理部と、ハードウエア
記述言語コンパイラと、設計対象のコンパイル結果とシ
ミュレータカーネルをリンクして論理シミュレータを作
成するリンカとを備えることを特徴とする回路シミュレ
ーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352377A JP2940379B2 (ja) | 1993-12-29 | 1993-12-29 | 回路シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352377A JP2940379B2 (ja) | 1993-12-29 | 1993-12-29 | 回路シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200652A true JPH07200652A (ja) | 1995-08-04 |
| JP2940379B2 JP2940379B2 (ja) | 1999-08-25 |
Family
ID=18423658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5352377A Expired - Lifetime JP2940379B2 (ja) | 1993-12-29 | 1993-12-29 | 回路シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940379B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236439A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 設計データ管理システム |
| JPH0573630A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 分散設計支援方法およびシステム |
-
1993
- 1993-12-29 JP JP5352377A patent/JP2940379B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236439A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 設計データ管理システム |
| JPH0573630A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 分散設計支援方法およびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940379B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US5933356A (en) | Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models | |
| JP6220882B2 (ja) | 自己テスト型グラフィックコンポーネントアルゴリズム仕様 | |
| US9754059B2 (en) | Graphical design verification environment generator | |
| US8046735B1 (en) | Transforming graphical objects in a graphical modeling environment | |
| US5222030A (en) | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof | |
| US6470482B1 (en) | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation | |
| US6513143B1 (en) | Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
| US8392859B2 (en) | Method and system for debugging using replicated logic and trigger logic | |
| US7530046B1 (en) | Chip debugging using incremental recompilation | |
| CN101482817B (zh) | 基于黑盒的大粒度Java构件组装方法 | |
| US20040117167A1 (en) | Simulation of software objects generated from a hardware description | |
| Magee | Behavioral analysis of software architectures using ltsa | |
| US8650513B2 (en) | Reducing x-pessimism in gate-level simulation and verification | |
| CN114600111A (zh) | 机器学习增强型编译器 | |
| US20080126925A1 (en) | Using a backend simulator to test and develop xforms templates before linking the xforms templates to backend data processing systems | |
| US9047424B1 (en) | System and method for analog verification IP authoring and storage | |
| US8176450B1 (en) | Method and apparatus for parameterizing hardware description language code in a system level design environment | |
| US10936776B1 (en) | Analyzing waveform data generated for simulated circuit design | |
| KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
| JPH07200652A (ja) | 回路シミュレーション装置 | |
| Forte | Tools fair: Out of the lab, onto the shelf | |
| Roesler et al. | Debug methods for hybrid CPU/FPGA systems | |
| US7086030B1 (en) | Incremental netlisting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |