JPH0720173A - ケーブル長検出回路 - Google Patents
ケーブル長検出回路Info
- Publication number
- JPH0720173A JPH0720173A JP18735193A JP18735193A JPH0720173A JP H0720173 A JPH0720173 A JP H0720173A JP 18735193 A JP18735193 A JP 18735193A JP 18735193 A JP18735193 A JP 18735193A JP H0720173 A JPH0720173 A JP H0720173A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- cable
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ケーブルで接続した２個の電子機器間のケー
ブル長を、ケーブルの伝送によって生じた信号の位相遅
延量から高精度に検出を行なう。 【構成】 ケーブルによって位相遅延した信号と位相遅
延のない基準信号とを位相比較器で位相比較を行ない、
その出力信号である位相比較パルスとパルス発生器から
のクロック信号とをＡＮＤゲートすることによって位相
差期間部分にのみパルス列を生じさせ、カウンタでこの
パルス数をカウントすることにより、ケーブル長の検出
を行なう。
ブル長を、ケーブルの伝送によって生じた信号の位相遅
延量から高精度に検出を行なう。 【構成】 ケーブルによって位相遅延した信号と位相遅
延のない基準信号とを位相比較器で位相比較を行ない、
その出力信号である位相比較パルスとパルス発生器から
のクロック信号とをＡＮＤゲートすることによって位相
差期間部分にのみパルス列を生じさせ、カウンタでこの
パルス数をカウントすることにより、ケーブル長の検出
を行なう。
Description
【０００１】
【産業上の利用分野】本発明は、映像機器又は、情報処
理等の機器間を接続するケーブル内を伝送する伝送信号
の周波数特性劣化に対し、正確なケーブルの長さを検出
し、その周波数特性を補償する事を目的としたケーブル
長検出回路に関するものである。
理等の機器間を接続するケーブル内を伝送する伝送信号
の周波数特性劣化に対し、正確なケーブルの長さを検出
し、その周波数特性を補償する事を目的としたケーブル
長検出回路に関するものである。
【０００２】
【従来の技術】従来の技術としては、例えば映像機器の
場合、図２に示すテレビジョンカメラ（以下、カメラヘ
ッドという）１とカメラコントロールユニット（以下、
ＣＣＵという）３の接続において、カメラヘッド１とＣ
ＣＵ３間の接続ケーブル２の長さが長い程、上記機器間
を伝送する映像信号の周波数特性が劣化するため、劣化
した映像信号の周波数特性をカメラヘッド１やＣＣＵ３
に補償回路を設けて補償を行うものがある。このケーブ
ル補償を行うには、あらかじめ使用するケーブルの長さ
を測定し、その長さに合せて補償特性を切り換える手動
式と、ケーブルの長さを自動的に検知するケーブル長検
出回路を備え、自動的に最適な補償を行う方式がある。
この従来の自動ケーブル長検出回路のブロック図を図３
に示す。図３は、カメラヘッド４とＣＣＵ５に大別され
る。ここで、カメラヘッド４の同期系は、位相比較器６
と電圧制御発振器（以下、ＶＣＯという）７、カウンタ
８から成り立つフェーズ・ロック・ループ（以下、第１
ＰＬＬという）で構成されている。また、ＣＣＵ５の同
期系は、位相比較器９とＶＣＯ１０とカウンタ１１から
成るフェーズ・ロック・ループ（以下、第２ＰＬＬとい
う）と、位相比較器１２とＶＣＯ１３、カウンタ１４，
１５から成るフェーズ・ロック・ループ（以下、第３Ｐ
ＬＬという）で構成されている。これらの内、第１ＰＬ
Ｌ、第２ＰＬＬは、直列に接続された構成と成ってい
る。
場合、図２に示すテレビジョンカメラ（以下、カメラヘ
ッドという）１とカメラコントロールユニット（以下、
ＣＣＵという）３の接続において、カメラヘッド１とＣ
ＣＵ３間の接続ケーブル２の長さが長い程、上記機器間
を伝送する映像信号の周波数特性が劣化するため、劣化
した映像信号の周波数特性をカメラヘッド１やＣＣＵ３
に補償回路を設けて補償を行うものがある。このケーブ
ル補償を行うには、あらかじめ使用するケーブルの長さ
を測定し、その長さに合せて補償特性を切り換える手動
式と、ケーブルの長さを自動的に検知するケーブル長検
出回路を備え、自動的に最適な補償を行う方式がある。
この従来の自動ケーブル長検出回路のブロック図を図３
に示す。図３は、カメラヘッド４とＣＣＵ５に大別され
る。ここで、カメラヘッド４の同期系は、位相比較器６
と電圧制御発振器（以下、ＶＣＯという）７、カウンタ
８から成り立つフェーズ・ロック・ループ（以下、第１
ＰＬＬという）で構成されている。また、ＣＣＵ５の同
期系は、位相比較器９とＶＣＯ１０とカウンタ１１から
成るフェーズ・ロック・ループ（以下、第２ＰＬＬとい
う）と、位相比較器１２とＶＣＯ１３、カウンタ１４，
１５から成るフェーズ・ロック・ループ（以下、第３Ｐ
ＬＬという）で構成されている。これらの内、第１ＰＬ
Ｌ、第２ＰＬＬは、直列に接続された構成と成ってい
る。
【０００３】例えば、図３において、カメラヘッド４出
力の同期信号４９を第３ＰＬＬ出力の同期信号１６と位
相比較器９で比較し、これに同期させる。この結果、Ｖ
ＣＯ１０の出力は、ケーブルによる信号の時間遅延した
分だけ進みむ。従って、カウンタ１７の出力１８は、こ
の遅延分だけ進んでカメラヘッド４に送られ、第１ＰＬ
Ｌによりカメラヘッド出力信号と同期する。ここで、カ
メラヘッド４内で同期系をＰＬＬ構成にした理由は、カ
メラヘッド単独でも動作可能にするためである。第３Ｐ
ＬＬに使用しているカウンタ出力（基準信号）１９と第
２ＰＬＬに使用しているカウンタ出力（ケーブルにより
遅延した信号）２０の位相を比較することにより、ケー
ブル情報が得られる。図４にケ−ブル長検出部の具体例
を示す。基準信号となる第３ＰＬＬに使用しているカウ
ンタ出力（基準信号）１９とケ−ブルによって遅延した
信号である第２ＰＬＬに使用しているカウンタ出力（ケ
ーブルにより遅延した信号）２０は、位相比較器２１で
位相比較され、対応する位相比較パルス２２を発生し、
エミッタホロワ回路２３を通り、積分回路２４で直流分
に変換される。その後、バッファ回路２５を通り、ゲイ
ン調整回路２６でゲイン調整されてＣＰＵ部に送られ
る。
力の同期信号４９を第３ＰＬＬ出力の同期信号１６と位
相比較器９で比較し、これに同期させる。この結果、Ｖ
ＣＯ１０の出力は、ケーブルによる信号の時間遅延した
分だけ進みむ。従って、カウンタ１７の出力１８は、こ
の遅延分だけ進んでカメラヘッド４に送られ、第１ＰＬ
Ｌによりカメラヘッド出力信号と同期する。ここで、カ
メラヘッド４内で同期系をＰＬＬ構成にした理由は、カ
メラヘッド単独でも動作可能にするためである。第３Ｐ
ＬＬに使用しているカウンタ出力（基準信号）１９と第
２ＰＬＬに使用しているカウンタ出力（ケーブルにより
遅延した信号）２０の位相を比較することにより、ケー
ブル情報が得られる。図４にケ−ブル長検出部の具体例
を示す。基準信号となる第３ＰＬＬに使用しているカウ
ンタ出力（基準信号）１９とケ−ブルによって遅延した
信号である第２ＰＬＬに使用しているカウンタ出力（ケ
ーブルにより遅延した信号）２０は、位相比較器２１で
位相比較され、対応する位相比較パルス２２を発生し、
エミッタホロワ回路２３を通り、積分回路２４で直流分
に変換される。その後、バッファ回路２５を通り、ゲイ
ン調整回路２６でゲイン調整されてＣＰＵ部に送られ
る。
【０００４】
【発明が解決しようとする課題】前述の従来技術では、
図３においてケーブル長を検出する際の積分器２７の出
力２８は、ケーブル長による伝送遅延分以外に、電源変
動分、量子化雑音成分等が重畳され、高精度な検出が出
来ない。本発明はこれらの欠点を除去するため、ケーブ
ル長による伝送遅延分により生じた位相比較パルスを該
位相比較パルスよりも充分周波数の高いクロック信号で
ＡＮＤゲートして、該ゲート出力信号パルス列のパルス
数をカウントすることにより、正確なケーブル長検出デ
ータを得ることを目的とする。
図３においてケーブル長を検出する際の積分器２７の出
力２８は、ケーブル長による伝送遅延分以外に、電源変
動分、量子化雑音成分等が重畳され、高精度な検出が出
来ない。本発明はこれらの欠点を除去するため、ケーブ
ル長による伝送遅延分により生じた位相比較パルスを該
位相比較パルスよりも充分周波数の高いクロック信号で
ＡＮＤゲートして、該ゲート出力信号パルス列のパルス
数をカウントすることにより、正確なケーブル長検出デ
ータを得ることを目的とする。
【０００５】
【課題を解決するための手段】図１は、本発明の全体構
成図を示すブロック図である。図において、従来技術と
相違するのは、図４の積分器２７部分が、ゲ−ト、カウ
ンタ等のデジタル回路と成ったことと、パルス発生回路
３０を新たに設けたことである。ケ−ブルによって遅延
した信号２０と基準信号１９とを位相比較器２１で位相
比較を行い、その出力信号である位相比較パルス２２と
パルス発生回路３０の出力信号であるクロック信号３１
とをＡＮＤゲート３２でゲートする。その結果位相差期
間部分にのみパルス列を生じせしめて、カウンタ３３で
パルス数をカウントし、カウント結果がＣＰＵに送られ
る。
成図を示すブロック図である。図において、従来技術と
相違するのは、図４の積分器２７部分が、ゲ−ト、カウ
ンタ等のデジタル回路と成ったことと、パルス発生回路
３０を新たに設けたことである。ケ−ブルによって遅延
した信号２０と基準信号１９とを位相比較器２１で位相
比較を行い、その出力信号である位相比較パルス２２と
パルス発生回路３０の出力信号であるクロック信号３１
とをＡＮＤゲート３２でゲートする。その結果位相差期
間部分にのみパルス列を生じせしめて、カウンタ３３で
パルス数をカウントし、カウント結果がＣＰＵに送られ
る。
【０００６】
【作用】その結果、電源変動及びノイズの影響が少な
く、回路構成も少なくして高精度なケーブル長検出回路
を実現できる。
く、回路構成も少なくして高精度なケーブル長検出回路
を実現できる。
【０００７】
【実施例】以下、この発明の一実施例を図５により説明
する。基準信号１９とケーブルによって遅延した信号２
０は、位相比較器２１で、位相比較をされ、位相比較パ
ルス２２になる。この位相比較パルス２２とクロック信
号３１は、ＡＮＤゲート３２で位相比較を行った期間の
みのクロック信号４１を生成する。このクロック信号４
１をカウンタ３３で４ビットバイナリのカウンタ出力３
４を得る。このカウンタ３３のリセット入力信号４４
は、基準信号１９より前の位相のパルス信号が望まし
い。カウンタ出力３４は、ホールド回路３５で、ラッチ
クロック信号４６をトリガ入力として、ホールドし、デ
コーダ回路３６を経由し、ＣＰＵに送られる。
する。基準信号１９とケーブルによって遅延した信号２
０は、位相比較器２１で、位相比較をされ、位相比較パ
ルス２２になる。この位相比較パルス２２とクロック信
号３１は、ＡＮＤゲート３２で位相比較を行った期間の
みのクロック信号４１を生成する。このクロック信号４
１をカウンタ３３で４ビットバイナリのカウンタ出力３
４を得る。このカウンタ３３のリセット入力信号４４
は、基準信号１９より前の位相のパルス信号が望まし
い。カウンタ出力３４は、ホールド回路３５で、ラッチ
クロック信号４６をトリガ入力として、ホールドし、デ
コーダ回路３６を経由し、ＣＰＵに送られる。
【０００８】次に他の実施例を図６に示す。ここで、図
５との相違点は、カウンタ３３のリセット入力信号４４
が、位相比較器２１の出力である位相比較パルス２２の
前縁の立上りを基に、またホールド回路３５のラッチク
ロック信号４８を位相比較パルス２２の後縁の立下がり
をトリガ入力にしたところである。なお、上記で説明し
たところの実施例２例はいずれもホールド回路とデコー
ダ回路を含めて説明したものであるが本発明に関しては
ＣＰＵの前段にホールド回路あるいはデコーダ回路がな
くてもかまわない。
５との相違点は、カウンタ３３のリセット入力信号４４
が、位相比較器２１の出力である位相比較パルス２２の
前縁の立上りを基に、またホールド回路３５のラッチク
ロック信号４８を位相比較パルス２２の後縁の立下がり
をトリガ入力にしたところである。なお、上記で説明し
たところの実施例２例はいずれもホールド回路とデコー
ダ回路を含めて説明したものであるが本発明に関しては
ＣＰＵの前段にホールド回路あるいはデコーダ回路がな
くてもかまわない。
【０００９】
【発明の効果】本発明によれば、少ない回路構成で、電
源変動の影響が少なく、高精度な、高信頼性のある安定
なケーブル長検出出力を得ることができる。
源変動の影響が少なく、高精度な、高信頼性のある安定
なケーブル長検出出力を得ることができる。
【図１】本発明の全体構成を示すブロック図。
【図２】カメラ及びＣＣＵのケーブル接続の状態を示す
図。
図。
【図３】従来のカメラとＣＣＵ内のブロック図。
【図４】従来の一実施例を示す回路図。
【図５】本発明の実施例を示す回路図。
【図６】本発明の他の実施例を示す回路図。
１，４ カメラヘッド ３，５ ＣＣＵ ２ 接続ケーブル ６，９，１２，２１ 位相比較器 ７，１０，１３ ＶＣＯ ８，１１，１４，１５，１７ カウンタ １６ 第３ＰＬＬ出力の同期信号 １８ カウンタ出力 ４９ カメラ
ヘッド出力の同期信号 １９ 基準信号 ２０ ケーブ
ルにより遅延した信号 ２２ 位相比較パルス ２３ エミッ
タホロワ回路 ２４ 積分回路 ２５ バッフ
ァ回路 ２６ ゲイン調整回路 ２７ 積分器 ２８ 積分器出力 ３０ パルス発生回路 ３１ クロッ
ク信号 ３２ ＡＮＤゲート ３３ カウン
タ ３４ カウンタ出力 ３５ ホール
ド回路 ３６ デコーダ回路 ３７ デコー
ダ出力信号 ４１ クロック信号 ４４ リセッ
ト入力信号 ４６，４８ ラッチクロック信号
ヘッド出力の同期信号 １９ 基準信号 ２０ ケーブ
ルにより遅延した信号 ２２ 位相比較パルス ２３ エミッ
タホロワ回路 ２４ 積分回路 ２５ バッフ
ァ回路 ２６ ゲイン調整回路 ２７ 積分器 ２８ 積分器出力 ３０ パルス発生回路 ３１ クロッ
ク信号 ３２ ＡＮＤゲート ３３ カウン
タ ３４ カウンタ出力 ３５ ホール
ド回路 ３６ デコーダ回路 ３７ デコー
ダ出力信号 ４１ クロック信号 ４４ リセッ
ト入力信号 ４６，４８ ラッチクロック信号
Claims (1)
- 【請求項１】 ２個の電子機器間をケ−ブルで接続し、
この機器間で信号伝送する場合、第１の機器から第２の
機器へ送りだした信号と該第２の機器でその信号を受信
し上記第１の機器に送り返した信号との位相を比較し両
信号の同期結合をする位相比較回路を具備し、該位相比
較回路の出力の変化によりケーブルの長さを検知するケ
ーブル長検出回路において、上記信号よりも高い周波数
で繰り返すクロック信号で上記位相比較回路の出力信号
をＡＮＤゲートする手段を有することを特徴とするケ−
ブル長検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18735193A JPH0720173A (ja) | 1993-06-30 | 1993-06-30 | ケーブル長検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18735193A JPH0720173A (ja) | 1993-06-30 | 1993-06-30 | ケーブル長検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720173A true JPH0720173A (ja) | 1995-01-24 |
Family
ID=16204476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18735193A Pending JPH0720173A (ja) | 1993-06-30 | 1993-06-30 | ケーブル長検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008236558A (ja) * | 2007-03-22 | 2008-10-02 | Denso Corp | 給電線長測定装置及び無線通信装置 |
| CN103063148A (zh) * | 2013-01-17 | 2013-04-24 | 中国电子科技集团公司第三十四研究所 | 光缆长度误差测量电路及测量方法 |
-
1993
- 1993-06-30 JP JP18735193A patent/JPH0720173A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008236558A (ja) * | 2007-03-22 | 2008-10-02 | Denso Corp | 給電線長測定装置及び無線通信装置 |
| CN103063148A (zh) * | 2013-01-17 | 2013-04-24 | 中国电子科技集团公司第三十四研究所 | 光缆长度误差测量电路及测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760844A (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| CN100403652C (zh) | 一种相位检测器及其相位检测方法 | |
| US4843469A (en) | Rapid signal acquisition and phase averaged horizontal timing from composite sync | |
| JP3694529B2 (ja) | ディジタルテレビジョンの同期化 | |
| US5640523A (en) | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery | |
| US6330031B1 (en) | Circuit for generating control signals | |
| US5459765A (en) | Phase comparator for biphase coded signal including preamble with code violation | |
| EP0602207A1 (en) | Synchronising signal generator | |
| US7095259B2 (en) | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop | |
| KR100371245B1 (ko) | 위상동기루프용위상검출기 | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| JPS613545A (ja) | 標本化回路 | |
| US7065028B2 (en) | Method and device for generating a clock signal that is coupled to a reference signal | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 | |
| JPH10257351A (ja) | 水平同期信号再生装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| KR950007305B1 (ko) | 디지탈 위상동기루프(pll)회로 및 그 방법 |