JPH07201968A - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPH07201968A
JPH07201968A JP35191893A JP35191893A JPH07201968A JP H07201968 A JPH07201968 A JP H07201968A JP 35191893 A JP35191893 A JP 35191893A JP 35191893 A JP35191893 A JP 35191893A JP H07201968 A JPH07201968 A JP H07201968A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
element isolation
isolation region
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35191893A
Other languages
English (en)
Inventor
Yuuri Mizuo
有里 水尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP35191893A priority Critical patent/JPH07201968A/ja
Publication of JPH07201968A publication Critical patent/JPH07201968A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 基板にダメージを生じることなく表面が平坦
化された素子分離領域の形成方法を提供する。 【構成】 LOCOS法に於て、第1のフィールド酸化
を行った後、エッチングによりその酸化膜を除去し、基
板に凹部を形成し、再度所定の膜厚となるようにフィー
ルド酸化を行うと、基板の表面から突出しないフィール
ド酸化膜が得られる。このとき、基板でなく酸化膜をエ
ッチングして凹部を形成することから基板への影響がな
い。また、通常、このような酸化では約45%が基板内
を浸食し、55%が基板上に成長することから、第1の
フィールド酸化による酸化膜の膜厚と、第2のフィール
ド酸化による酸化膜の膜厚との比を1.22:1とする
ことで、殆どフィールド酸化膜の表面と基板の表面とが
一致する。従って、基板にダメージを生じることなく表
面が平坦化され素子分離領域を形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に於て、シ
リコン基板を選択酸化して素子分離領域を形成するため
の方法に関するものである。
【0002】
【従来の技術】従来から互いに隣接する素子間の領域を
公知のLOCOS法(熱酸化法)を用いて選択酸化して
フィールド酸化膜を形成し、素子分離領域とすることが
一般に広く知られている。これは、まずシリコン基板表
面を酸化させて所定の厚さの酸化膜を形成し、その上に
窒化シリコン膜を形成し、更に素子が形成されるべき領
域上のみマスクとして窒化シリコン膜が残るようにパタ
ーニングする。そして、基板表面を再度酸化させること
により、窒化シリコン膜に覆われていない領域、即ち素
子分離領域が形成されるべき領域に厚いフィールド酸化
膜を形成するものである。
【0003】しかしながら、このLOCOS法でフィー
ルド酸化膜を厚くして寄生MOS効果を防止しようとす
ると、素子分離用絶縁膜の段差が急になり、配線のカバ
レッジが悪くなる。これを改善するために、素子分離領
域の平坦化を図るべく基板に予め溝を掘り、LOCOS
酸化を行う方法や、基板に予め溝を掘り、絶縁膜で埋め
込むBOX法に代表される方法、所謂トレンチ型素子分
離法が提案されており、例えば特開昭57−17054
7号にその一例が開示されている。
【0004】
【発明が解決しようとする課題】上記したトレンチ型素
子分離法は、工程が複雑な上、基板をエッチングするこ
とによりダメージを受け、場合によっては基板に結晶欠
陥を生じ、素子の特性が劣化すると云う問題があった。
【0005】そこで、本発明は、基板にダメージを生じ
ることなく表面が平坦化された素子分離領域の形成方法
を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は上記課題を解決
するために、シリコン基板にて互いに隣接する素子同士
を電気的に分離するための素子分離領域の形成方法であ
って、前記シリコン基板上にシリコン酸化膜を形成する
過程と、前記シリコン酸化膜上に窒化シリコン膜を形成
する過程と、素子分離領域を形成すべき領域上の前記シ
リコン酸化膜が露出するように前記窒化シリコン膜をパ
ターニングする過程と、前記窒化シリコン膜をマスクと
して前記素子分離領域を形成すべき領域の前記シリコン
基板を酸化することにより酸化膜を形成する第1のフィ
ールド酸化過程と、前記第1のフィールド酸化過程にて
形成された前記酸化膜をエッチングにより除去して凹部
を形成する過程と、前記凹部を再度酸化してフィールド
酸化膜を形成する第2のフィールド酸化過程とを有する
ことを特徴とする素子分離領域の形成方法を提供する。
【0007】
【作用】LOCOS法に於て、まず、第1のフィールド
酸化を行い、その後、エッチングによりその酸化膜を除
去し、基板に凹部を形成する。そして、再度所定の膜厚
となるようにフィールド酸化を行うと、基板の表面から
突出しないフィールド酸化膜が得られる。このとき、基
板でなく、酸化膜をエッチングして凹部を形成すること
から基板への影響がない。また、通常、このような酸化
では約45%が基板内を浸食し、55%が基板上に成長
することから、第1のフィールド酸化による酸化膜の膜
厚と、第2のフィールド酸化による酸化膜の膜厚との比
を1.22:1とすることで、殆どフィールド酸化膜の
表面と基板の表面とが一致する。
【0008】
【実施例】以下に、添付の図面を参照して本発明の一実
施例について説明する。
【0009】図1(a)〜図1(d)は素子分離領域の
形成手順を示す縦断面図である。本実施例では最終的に
500nmの膜厚のフィールド酸化膜を得る場合の例を
示す。
【0010】まず、図1(a)に示すように、シリコン
基板1上にドライ酸化により薄いシリコン酸化膜2(1
0nm〜30nm)を形成する。続いて減圧CVD法に
より窒化シリコン膜3を150nm〜200nm形成
し、素子を形成すべき領域4以外、即ち素子分離領域を
形成すべき領域5のシリコン酸化膜2が露出するように
窒化シリコン膜3をパターニングする。
【0011】次に、図1(b)に示すように、シリコン
基板1をウェット酸化により酸化することで膜厚610
nmの酸化膜6を形成する(第1のフィールド酸化)。
このときの酸化膜6のシリコン基板1への浸食は、膜厚
610nmの45%、即ち275nmとなる。
【0012】更に、図1(c)に示すように、弗酸によ
るウェットエッチングにより素子分離領域を形成すべき
領域5の酸化膜6を全面除去することにより、酸化膜6
のシリコン基板1への浸食分、即ち275nmの深さの
凹部1aがシリコン基板1に形成される。
【0013】最後に、図1(d)に示すように、再度、
素子分離領域5のシリコン基板1をウェット酸化で酸化
することにより500nmのフィールド酸化膜7を形成
する(第2のフィールド酸化)。すると、このフィール
ド酸化膜7のうち、500nmの45%、即ち225n
mが基板1を浸食し、その上に500nmの55%、即
ち275nmの酸化膜が成長する。その結果、表面が基
板1の表面と略一致し、全体として平坦な500nmの
厚さのフィールド酸化膜7を形成できる。
【0014】
【発明の効果】以上説明したように本発明によれば、L
OCOS法に於て、まず、第1のフィールド酸化を行
い、その後、エッチングによりその酸化膜を除去し、基
板に凹部を形成する。そして、再度所定の膜厚となるよ
うにフィールド酸化を行うと、基板の表面から突出しな
いフィールド酸化膜が得られる。このとき、基板でな
く、酸化膜をエッチングして凹部を形成することから基
板への影響がない。また、通常、このような酸化では約
45%が基板内を浸食し、55%が基板上に成長するこ
とから、第1のフィールド酸化による酸化膜の膜厚と、
第2のフィールド酸化による酸化膜の膜厚との比を1.
22:1とすることで、殆どフィールド酸化膜の表面と
基板の表面とが一致する。従って、基板にダメージを生
じることなく表面が平坦化され素子分離領域を形成でき
る。
【図面の簡単な説明】
【図1】(a)〜(d)は素子分離領域の形成手順を示
す縦断面図である。
【符号の説明】
1 シリコン基板 1a 凹部 2 シリコン酸化膜膜 3 窒化シリコン膜 4 素子を形成すべき領域 5 素子分離領域を形成すべき領域 6 酸化膜 7 フィールド酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板にて互いに隣接する素子
    同士を電気的に分離するための素子分離領域の形成方法
    であって、 前記シリコン基板上にシリコン酸化膜を形成する過程
    と、 前記シリコン酸化膜上に窒化シリコン膜を形成する過程
    と、 素子分離領域を形成すべき領域上の前記シリコン酸化膜
    が露出するように前記窒化シリコン膜をパターニングす
    る過程と、 前記窒化シリコン膜をマスクとして前記素子分離領域を
    形成すべき領域の前記シリコン基板を酸化することによ
    り酸化膜を形成する第1のフィールド酸化過程と、 前記第1のフィールド酸化過程にて形成された前記酸化
    膜をエッチングにより除去して凹部を形成する過程と、 前記凹部を再度酸化してフィールド酸化膜を形成する第
    2のフィールド酸化過程とを有することを特徴とする素
    子分離領域の形成方法。
  2. 【請求項2】 前記窒化シリコン膜をマスクとして素
    子分離領域を形成すべき領域に形成する酸化膜の膜厚
    と、前記凹部を再度酸化して形成するフィールド酸化膜
    の膜厚との比が、1.22:1となっていることを特徴
    とする請求項1に記載の素子分離領域の形成方法。
JP35191893A 1993-12-28 1993-12-28 素子分離領域の形成方法 Withdrawn JPH07201968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35191893A JPH07201968A (ja) 1993-12-28 1993-12-28 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35191893A JPH07201968A (ja) 1993-12-28 1993-12-28 素子分離領域の形成方法

Publications (1)

Publication Number Publication Date
JPH07201968A true JPH07201968A (ja) 1995-08-04

Family

ID=18420509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35191893A Withdrawn JPH07201968A (ja) 1993-12-28 1993-12-28 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPH07201968A (ja)

Similar Documents

Publication Publication Date Title
US5393692A (en) Recessed side-wall poly plugged local oxidation
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH10303291A (ja) 半導体装置及びその製造方法
US5318922A (en) Method for manufacturing a semiconductor device
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
JPH10289946A (ja) 半導体装置の製造方法
JP3104791B2 (ja) 半導体装置の製造方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH07201968A (ja) 素子分離領域の形成方法
US6239001B1 (en) Method for making a semiconductor device
KR980012242A (ko) 반도체 장치의 소자 분리 영역 형성 방법
JP3160928B2 (ja) 素子分離形成方法
JPH04111445A (ja) 半導体装置の製造方法
JPH07122518A (ja) コンタクト電極の形成方法
JP2836587B2 (ja) 半導体装置の製造方法
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
JP3190144B2 (ja) 半導体集積回路の製造方法
JPH09153542A (ja) 半導体装置の製造方法
JPH09205137A (ja) 素子分離領域形成法
JP3319415B2 (ja) 半導体装置の素子分離方法
KR100202196B1 (ko) 반도체장치의 소자분리방법
JP2876612B2 (ja) 半導体装置の製造方法
JP3233149B2 (ja) 半導体装置の製法
JP2002100670A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306