JPH0720207B2 - 適応型雑音抑圧装置 - Google Patents

適応型雑音抑圧装置

Info

Publication number
JPH0720207B2
JPH0720207B2 JP1032118A JP3211889A JPH0720207B2 JP H0720207 B2 JPH0720207 B2 JP H0720207B2 JP 1032118 A JP1032118 A JP 1032118A JP 3211889 A JP3211889 A JP 3211889A JP H0720207 B2 JPH0720207 B2 JP H0720207B2
Authority
JP
Japan
Prior art keywords
video signal
circuit
input
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1032118A
Other languages
English (en)
Other versions
JPH02211778A (ja
Inventor
明夫 笹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1032118A priority Critical patent/JPH0720207B2/ja
Publication of JPH02211778A publication Critical patent/JPH02211778A/ja
Publication of JPH0720207B2 publication Critical patent/JPH0720207B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジヨン受信機において、映像信号の
雑音を抑圧する雑音抑圧装置に関するものである。
〔従来の技術〕
第11図は従来の雑音抑圧装置のブロツク回路図で、
(1)はデイジタル映像信号(101)が入力される入力
端子、(2)は入力された映像信号を1フレーム遅延さ
せるフレームメモリ、(3)および(5)は減算回路、
(4)は入力された信号を非線形な特性で変換して出力
する固定記憶回路、(12)はこの雑音抑圧装置で雑音が
抑圧された映像信号を出力する出力端子である。
次に動作について説明する。入力端子(1)から入力さ
れた映像信号(101)は、減算回路(3),(5)に入
力される。減算回路(3)には、後述する雑音が抑圧さ
れ、かつ1フレーム遅延された映像信号(102)も入力
され、入力映像信号(101)から映像信号(102)を減算
した差分信号(103)が出力される。固定記憶回路
(4)は、入力された差分信号(103)を、例えば第12
図に示す様な入出力特性で変換した雑音抑圧信号(10
4)を出力する。減算回路(5)は、入力映像信号(10
1)から雑音抑圧信号(104)を減算し、雑音が抑圧され
た映像信号(105)を出力端子(12)に出力する。フレ
ームメモリ(2)は、この雑音が抑圧された出力映像信
号(105)を1フレーム遅延した映像信号(102)を減算
器(3)の負端子に出力する。これにより入力映像信号
(101)に混入しているレベルの小さい雑音は抑圧され
る。
〔発明が解決しようとする課題〕
従来の雑音抑圧装置は以上のように構成されているの
で、画像がシーンチエンジしたような場合、フレーム間
で小さいレベル差の生じた物体像のエツジが残像として
画面に現われるという問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、フレーム間で小さいレベル差の生じた物体の
映像のエツジが残像として画面に現われることが軽減で
きる適応型雑音抑圧装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る適応型雑音抑圧装置は、入力映像信号と
出力映像信号のフレーム相関を利用して雑音抑圧を行な
つた第1の映像信号を作成する手段と、入力信号の水平
および垂直方向の相関を利用し、水平方向の相関および
垂直方向の相関の高低に応じた雑音抑圧を行なつた第2
の映像信号を作成する手段と、出力映像信号のエツジを
検出し、さらに水平方向および垂直方向に伸長したエツ
ジ検出信号を作成する手段と、このエツジ検出信号が出
力されているときには上記第2の映像信号を出力し、出
力されていないときには上記第1の映像信号を出力する
選択手段とを備えたものである。
〔作用〕
この発明における適応型雑音抑圧装置は、エツジ検出信
号作成手段により、水平方向および垂直方向にレベル差
を生じる映像信号のエツジを検出し、エツジ検出信号を
出力する。このとき出力選択手段は第2の映像信号を出
力する。
このため、フレーム間で小さいレベル差を生じるような
物体像のエツジ周辺はフレーム相関を利用して雑音を抑
圧した第1の映像信号でなく、水平および垂直相関を利
用して雑音を抑圧した第2の映像信号が選択されるので
物体像のエツジが画面に現われることが軽減される。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、第11図と同一構成部分には同一符号を付し
て説明を省略する。(6)は減算回路(5)の出力映像
信号の遅延量を合わせるための遅延回路、(7)は遅延
回路(6)の出力映像信号(206)と遅延回路(11)の
出力映像信号(210)を切り替えるスイッチ回路、
(8)フレームメモリ(2)の出力映像信号(202)の
水平方向及び垂直方向のエツジを検出するエツジ検出回
路、(9)はエツジ検出回路(8)から出力されるエツ
ジ検出信号(208)を水平方向および垂直方向に伸長す
るエツジ検出信号伸長回路、(10)は入力信号(101)
の水平方向および垂直方向の相関を検出し、相関性の高
い方向のフイルタを用いて雑音を抑圧する水平・垂直方
向雑音抑圧回路、(11)は、水平垂直方向雑音抑圧回路
(10)から出力される映像信号(210)の遅延量を遅延
回路(6)の出力映像信号(206)の遅延量に合わせる
ための遅延回路である。
次に動作について説明する。入力端子(1)より入力さ
れた映像信号(101)は、減算回路(3)、減算回路
(5)および水平・垂直方向雑音抑圧回路へ入力され
る。減算回路(3)には出力映像信号(211)がフレー
ムメモリ(2)より1フレーム遅延された映像信号(20
2)も入力される。減算回路(3)は入力映像信号(10
1)からフレームメモリ(2)より入力された映像信号
(202)を減算し、差分信号(203)を出力する。固定記
憶回路(4)は、差分信号(203)を入力とし、従来例
と同様に第12図に示す様な入出力特性で差分信号を変換
し、雑音抑圧信号(204)を出力する。減算回路(5)
は、入力映像信号(101)から固定記憶回路(4)より
出力された雑音抑圧信号(204)を減算し、雑音が抑圧
された映像信号(205)を出力する。遅延回路(6)
は、減算回路(5)より入力された映像信号(205)を
所定量遅延して時間補償した映像信号(206)をスイッ
チ回路(7)へ出力する。
他方、エツジ検出回路(8)はフレームメモリ(2)よ
り入力された映像信号(202)から水平方向および垂直
方向のエツジを検出する。第2図はこのエツジ検出回路
(8)の一構成例のブロツク回路図で、まず、この回路
の垂直方向のエツジ検出動作を説明する。
フレームメモリ(2)より入力された映像信号(202)
(第5図(a)図示)は、1ライン遅延回路(801)お
よび加算回路(803)に入力される。1ライン遅延回路
(801)は、映像信号(202)を1ライン遅延し、第5図
(b)に示す映像信号(301)を出力する。1ライン遅
延回路(802)は、1ライン遅延回路(801)より入力さ
れた映像信号(301)を1ライン遅延し、第5図(c)
に示す映像信号(302)を出力する。加算回路(803)
は、映像信号(202)と映像信号(302)を加算し、第5
図(d)に示す映像信号(303)を出力する。1/2倍回路
(804)は映像信号(303)を1/2倍し、第5図(e)に
示す映像信号(304)を出力する。減算回路(805)は、
1ライン遅延回路(801)より入力された映像信号(30
1)から、映像信号(304)を減算し、第5図(f)に示
す垂直方向のエツジ信号(305)を出力する。1サンプ
ル遅延回路(806)は、後述する水平方向のエツジ信号
(311)との位置合わせをするための遅延回路で、減算
回路(805)より入力されたエツジ信号(305)を1サン
プル期間遅延させたエツジ信号(306)を出力する。
次に、水平方向のエツジ検出動作を説明する。1サンプ
ル遅延回路(807)は、1ライン遅延回路(801)より入
力された映像信号(301)を1サンプル期間遅延し、第
6図(b)に示す映像信号(307)を出力する。1サン
プル遅延回路(808)は、1サンプル遅延回路(807)よ
り入力された映像信号(307)を1サンプル期間遅延
し、第6図(c)に示す映像信号(308)を出力する。
加算回路(809)は、1ライン遅延回路(801)より入力
された映像信号(301)と、1サンプル遅延回路(808)
より入力された映像信号(308)を加算し、第6図
(d)に示す映像信号(309)を出力する。1/2倍回路
(810)は、加算回路(809)より入力された映像信号
(309)を1/2倍し、第6図(e)に示す映像信号(31
0)を出力する。減算回路(811)は、1サンプル遅延回
路(807)より入力された映像信号(307)から、1/2倍
回路(810)より入力された映像信号(310)を減算し、
第6図(f)に示す水平方向のエツジ信号(311)を出
力する。固定記憶回路(812)は、1サンプル遅延回路
(806)より入力された例えば第7図(a)のようなエ
ツジ信号(306)と、減算回路(811)より入力された例
えば第7図(c)のようなエツジ信号(311)につい
て、第7図(a)および(c)に示すしきい値により水
平方向および垂直方向のエツジ検出信号の有無を判定
し、第7図(b)および(d)に示すような水平方向お
よび垂直方向のエツジ検出信号をとり出し、これらの信
号の論理和をとつてエツジ検出信号(207)として出力
する。
次に、エツジ検出信号伸長回路(9)はエツジ検出回路
(8)より入力されたエツジ検出信号(207)を水平方
向および垂直方向に伸長し、スイツチ回路(2)にエツ
ジ検出信号(208)として出力する。第3図はこのエツ
ジ検出信号伸長回路(9)の一構成例を示すブロック回
路図で、以下この回路の動作を説明する。
エツジ検出回路(8)より入力されたエツジ検出信号
(207)は、1ライン遅延回路(901)およびOR回路(90
3)に入力される。1ライン遅延回路(901)は、エツジ
検出信号(207)を1ライン遅延したエツジ検出信号(4
01)を出力する。1ライン遅延回路(902)は、1ライ
ン遅延回路(901)より入力されたエツジ検出信号(40
1)をさらに1ライン遅延したエツジ検出信号(402)を
出力する。OR回路(903)は、入力されたエツジ検出信
号(207)と、エツジ検出信号(401)と、エツジ検出信
号(402)との論理和をとり、エツジ検出信号(403)を
出力する。以上の動作により、垂直方向に伸長したエツ
ジ検出信号(403)が得られる。
次に、OR回路(903)より出力されたエツジ検出信号(4
03)は、1サンプル遅延回路(904)およびOR回路(90
6)に入力される。1サンプル遅延回路(904)は、入力
されたエツジ検出信号(403)を1サンプル期間遅延し
たエツジ検出信号(404)を出力する。1サンプル遅延
回路(905)は、1サンプル遅延回路(904)より入力さ
れたエツジ検出信号(404)をさらに1サンプル期間遅
延したエツジ検出信号(405)を出力する。OR回路(90
6)は、入力されたエツジ検出信号(403)と、エツジ検
出信号(404)と、エツジ検出信号(405)の論理和をと
り、エツジ検出信号(208)を出力する。以上の動作に
より、垂直方向および水平方向に伸長したエツジ検出信
号(208)が得られる。このエツジ検出信号(208)は、
スイツチ回路(7)に入力される。
次に水平・垂直方向雑音抑圧回路(10)は、入力映像信
号(101)より水平方向、垂直方向の相関を検出し、相
関性の高い方向のフイルタを用いて入力映像信号(10
1)の雑音抑圧を行う。第4図はこの回路の一構成例を
示すブロツク回路図で、以下、この回路の動作を説明す
る。入力映像信号(101)は、1ライン遅延回路(100
1)および加算回路(1003)に入力される。1ライン遅
延回路(1001)は映像信号(101)を1ライン遅延し、
第8図(b)に示す映像信号(501)を出力する。1ラ
イン遅延回路(1002)は1ライン遅延回路(1001)より
出力した映像信号1ライン遅延し、第8図(c)に示す
映像信号(502)を出力する。加算回路(1003)は映像
信号(101)と映像信号(502)を加算し、第8図(d)
に示す映像信号(503)を出力する。1/2倍回路(1004)
は、加算回路(1003)より入力された映像信号(503)
を1/2倍し、第8図(e)に示す映像信号(504)を出力
する。1サンプル遅延回路(1005)、1/2倍回路(100
4)より入力された映像信号を1サンプル期間遅延した
映像信号(505)を出力する。次に1サンプル遅延回路
(1009)は、1ライン遅延回路(1001)より入力された
映像信号(501)を1サンプル期間遅延し、第9図
(b)に示す映像信号(506)を出力する。1サンプル
遅延回路(1010)は1サンプル遅延回路(1009)より入
力された映像信号(506)を1サンプル期間遅延し、第
9図(c)に示す映像信号(507)を出力する。加算回
路(1011)は、1ライン遅延回路(1001)より入力され
た映像信号(501)と1サンプル遅延回路(1010)より
入力された映像信号(507)を加算し、第9図(d)に
示す映像信号(508)を出力する。1/2倍回路(1012)
は、加算回路(1011)より入力された映像信号(508)
を1/2倍し、第9図(e)に示す映像信号(509)を出力
する。減算回路(1006)は、1サンプル遅延回路(100
9)より入力された映像信号(506)から、1サンプル遅
延回路(1005)より入力された映像信号(505)を減算
し、第8図(f)に示す映像信号(510)を出力する。
加算回路(1007)は、1サンプル遅延回路(1009)より
入力された映像信号(506)と、1サンプル遅延回路(1
005)より入力された映像信号(505)を加算し、第8図
(g)に示す映像信号(511)を出力する。1/2倍回路
(1008)は、加算回路(1007)より入力された映像信号
(511)を1/2倍し、第8図(h)に示す映像信号(51
2)を出力する。減算回路(1013)は、1サンプル遅延
回路(1009)より入力された映像信号(506)から、1/2
倍回路(1012)より入力された映像信号(509)を減算
し、第9図(f)に示す映像信号(513)を出力する。
加算回路(1014)は、1サンプル遅延回路(1009)より
入力された映像信号(506)と、1/2倍回路(1012)より
入力された映像信号(509)を加算し、第9図(g)に
示す映像信号(514)を出力する。1/2倍回路(1015)は
加算回路(1014)より入力された映像信号(514)を1/2
倍し、第9図(h)に示す映像信号(515)を出力す
る。
次に、固定記憶回路(1016)は、垂直方向の高域信号で
ある映像信号(510)と、水平方向の高域信号である映
像信号(513)とが入力され、第10図に示すように、水
平および垂直方向の高域信号のレベルから水平・垂直方
向の相関を判別し、制御信号(516)をスイツチ回路(1
017)に出力する。スイツチ回路(1017)は、制御信号
(516)により、垂直方向のローパスフイルタを通過し
た映像信号(512)と、水平方向のローパスフイルタを
通過した映像信号(515)と、入力映像信号(101)を水
平方向および垂直方向に遅延させた映像信号(506)と
を切り替え、水平および垂直方向に雑音抑圧された映像
信号(209)を出力する。
上記動作により水平・垂直方向雑音抑圧回路(10)は、
水平方向の相関性が高い場合、つまり水平方向の高域信
号レベルが小さい場合には水平方向のローパスフイルタ
を通過させて雑音を抑圧した映像信号(515)を出力
し、垂直方向の相関性が高い場合、つまり垂直方向の高
域信号レベルが小さい場合には垂直方向のローパスフイ
ルタを通過させて雑音を抑圧した映像信号(512)を出
力し、水平および垂直方向の相関性が共に低い場合は入
力映像信号(101)をそのまま出力する。
次に、遅延回路(11)は、水平・垂直方向雑音抑圧回路
(10)から入力された映像信号(209)を遅延し、時間
補償した映像信号(210)をスイツチ回路(7)へ出力
する。そして、スイツチ回路(7)はエツジ検出信号伸
長回路(9)より入力されるエツジ検出信号(208)に
よつて制御され、エツジ検出信号(208)が入力されて
いる場合は遅延回路(11)より入力された水平、垂直方
向の相関による雑音抑圧された映像信号(210)を選択
して出力し、エツジ検出信号(208)が入力されていな
い場合は遅延回路(6)より入力されたフレーム間の相
関による雑音抑圧された映像信号(206)を選択して映
像信号(211)として出力端子(12)に出力する。この
映像信号(211)はフレームメモリ(2)に入力され
る。以上の動作により、画像がシーンチエンジしたよう
な場合、フレーム間で小さいレベル差の生じた物体のエ
ツジが残像として画面に現われることが軽減される。
〔発明の効果〕
以上のように、この発明によれば1フレーム前の映像信
号のエツジを検出し、1フレーム前の映像信号のエツジ
周辺の雑音抑圧をフレーム間の相関を利用して雑音抑圧
をせず、水平方向又は垂直方向の相関を利用して雑音抑
圧するように構成したので、フレーム間で小さいレベル
差の生じた物体のエツジが残像として画面に現れること
を軽減する効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロツク回路図、第2図
はこの実施例のエツジ検出回路の一構成例のブロツク回
路図、第3図はこの実施例の検出信号伸長回路の一構成
例のブロツク回路図、第4図はこの実施例の、水平・垂
直方向雑音抑圧回路の一構成例のブロツク回路図、第5
図は第2図のエツジ検出回路における垂直方向のエツジ
を検出する各部の信号波形図、第6図は第2図のエツジ
検出回路における水平方向のエツジを検出する各部の信
号波形図、第7図は第2図のエツジ検出回路における水
平方向、垂直方向エツジ信号を2値のエツジ検出信号に
変換する様子を示す図、第8図は第3図の水平・垂直方
向雑音抑圧回路における垂直方向の映像信号処理を行う
各部の信号波形図、第9図は第3図の水平・垂直方向雑
音抑圧回路における水平方向の映像信号処理を行う各部
の信号波形図、第10図は第3図の水平・垂直方向雑音抑
圧回路における固定記憶回路の相関の判別図、第11図は
従来の雑音抑圧装置のブロツク回路図、第12図はこの従
来例の固定記憶回路の入出力特性図である。 (2)……フレームメモリ、(3),(5)……減算回
路、(4)……固定記憶回路、(6),(11)……遅延
回路、(7)……スイツチ回路、(8)……エツジ検出
回路、(9)……エツジ検出信号伸長回路、(10)……
水平・垂直方向雑音抑圧回路。 なお、各図中、同一符号は同一、または相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力映像信号および当該雑音抑圧装置の出
    力映像信号のフレーム相関を利用して雑音が抑圧された
    第1の映像信号を作成する手段と、上記入力映像信号の
    水平および垂直相関を検出し、垂直方向の相関が高い場
    合には垂直方向のローパスフイルタを通して雑音成分を
    抑圧した映像信号を出力し、水平方向の相関が高い場合
    には水平方向のローパスフイルタを通して雑音を抑圧し
    た映像信号を出力し、水平および垂直方向とも相関が低
    い場合には入力映像信号を出力する雑音が抑圧された第
    2の映像信号作成手段と、上記出力映像信号のエツジを
    検出し、水平および垂直方向に伸長したエツジ検出信号
    を作成する手段と、上記エツジ検出信号が出力されてい
    るときには上記第2の映像信号を選択し、エツジ検出信
    号が出力されていないときには上記第1の映像信号を選
    択して出力する選択手段とを備えた適応型雑音抑圧装
    置。
JP1032118A 1989-02-10 1989-02-10 適応型雑音抑圧装置 Expired - Lifetime JPH0720207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1032118A JPH0720207B2 (ja) 1989-02-10 1989-02-10 適応型雑音抑圧装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1032118A JPH0720207B2 (ja) 1989-02-10 1989-02-10 適応型雑音抑圧装置

Publications (2)

Publication Number Publication Date
JPH02211778A JPH02211778A (ja) 1990-08-23
JPH0720207B2 true JPH0720207B2 (ja) 1995-03-06

Family

ID=12349981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1032118A Expired - Lifetime JPH0720207B2 (ja) 1989-02-10 1989-02-10 適応型雑音抑圧装置

Country Status (1)

Country Link
JP (1) JPH0720207B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859526B2 (ja) * 1992-10-30 1999-02-17 三星電子株式会社 映像信号のノイズ除去回路

Also Published As

Publication number Publication date
JPH02211778A (ja) 1990-08-23

Similar Documents

Publication Publication Date Title
JP3879692B2 (ja) 映像信号処理装置及びそれを用いたテレビ受像機
JP3240371B2 (ja) 映像信号処理装置
JP2853298B2 (ja) テレビジョン信号の処理装置
JP3364342B2 (ja) 雑音除去装置
JP3231309B2 (ja) 動き情報信号検出回路
JPH0720207B2 (ja) 適応型雑音抑圧装置
JPH03190473A (ja) ビデオ信号処理装置
JP2000032300A (ja) ディジタルビデオ信号のフィルタリング
JPS62171282A (ja) 相関適応式雑音低減装置
JPH09312788A (ja) 雑音低減回路
JP3226799B2 (ja) ノイズリデューサー回路
JPH07184085A (ja) 映像信号処理装置
JP2951443B2 (ja) 動信号検出回路
JPS58223973A (ja) ノイズリダクシヨン回路
JP3115047B2 (ja) 画像用ノイズ低減回路
KR0155756B1 (ko) 자기기록재생장치에 있어서 디지탈 잡음저감방법 및 회로
JP3356297B2 (ja) 画像用ノイズ低減回路
JP3282398B2 (ja) 映像信号のノイズ除去装置
JP2502865B2 (ja) 映像信号のノイズ除去装置
KR0138328B1 (ko) 자기기록재생장치에 있어서 다기능공유방법 및 회로
JP2974384B2 (ja) 輝度信号および色信号雑音低減回路
KR0135863B1 (ko) 디지탈 영상신호의 잡음 제거기
JPH0724862Y2 (ja) ノイズキヤンセル回路
JPH07322285A (ja) 動き検出回路
JPH05122715A (ja) 画像用ノイズ低減回路