JPH07202097A - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレームInfo
- Publication number
- JPH07202097A JPH07202097A JP6001046A JP104694A JPH07202097A JP H07202097 A JPH07202097 A JP H07202097A JP 6001046 A JP6001046 A JP 6001046A JP 104694 A JP104694 A JP 104694A JP H07202097 A JPH07202097 A JP H07202097A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- lead
- semiconductor
- semiconductor device
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07552—Controlling the environment, e.g. atmosphere composition or temperature changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/527—Multiple bond wires having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/537—Multiple bond wires having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置にあって、大電流を扱う半導体素
子に接続されるボンディングワイヤ部での抵抗成分を低
減できるようにする。 【構成】 平行に配設されたリード電極１，２，３を有
するリードフレームのペレット搭載部４に半導体ペレッ
ト５が搭載され、この半導体ペレット５の表面電極とリ
ード電極１，３との間をボンディングワイヤ８，９で接
続する半導体装置であって、リード電極１，３の各々を
半導体ペレット５の側部位置まで延伸させ、リード電極
１，３に対し最短距離で複数のボンディングワイヤ８，
９を並列接続し、ボンディングワイヤにおける抵抗分を
低減する。
子に接続されるボンディングワイヤ部での抵抗成分を低
減できるようにする。 【構成】 平行に配設されたリード電極１，２，３を有
するリードフレームのペレット搭載部４に半導体ペレッ
ト５が搭載され、この半導体ペレット５の表面電極とリ
ード電極１，３との間をボンディングワイヤ８，９で接
続する半導体装置であって、リード電極１，３の各々を
半導体ペレット５の側部位置まで延伸させ、リード電極
１，３に対し最短距離で複数のボンディングワイヤ８，
９を並列接続し、ボンディングワイヤにおける抵抗分を
低減する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のリード構成
技術、特に、大電流形にあって抵抗成分による電圧降下
を低減するために用いて効果のある技術に関する。
技術、特に、大電流形にあって抵抗成分による電圧降下
を低減するために用いて効果のある技術に関する。
【０００２】
【従来の技術】整流用などのダイオードやパワートラン
ジスタのように大電流を扱う半導体装置においては、特
開昭６１−１０２７４５号公報に示すように、３本のリ
ード電極を平行かつ一定間隔に配設し、その中央のリー
ド電極に放熱板を兼ねるペレット搭載部が一体加工され
ており、このペレット搭載部上に搭載されたペレット
（半導体素子）とリード電極間をボンディングワイヤで
接続し、ペレット周辺を樹脂材により封止する構造がと
られている。
ジスタのように大電流を扱う半導体装置においては、特
開昭６１−１０２７４５号公報に示すように、３本のリ
ード電極を平行かつ一定間隔に配設し、その中央のリー
ド電極に放熱板を兼ねるペレット搭載部が一体加工され
ており、このペレット搭載部上に搭載されたペレット
（半導体素子）とリード電極間をボンディングワイヤで
接続し、ペレット周辺を樹脂材により封止する構造がと
られている。
【０００３】ところで、本発明者は、大電流を扱う半導
体装置におけるボンディングワイヤの抵抗成分による電
圧降下について検討した。
体装置におけるボンディングワイヤの抵抗成分による電
圧降下について検討した。
【０００４】以下は、本発明者によって検討された技術
であり、その概要は次の通りである。図６は本発明者に
よって考え出された半導体装置の樹脂封止前の状態を示
す平面図であり、ここでは半導体装置としてダイオード
を例にしている。
であり、その概要は次の通りである。図６は本発明者に
よって考え出された半導体装置の樹脂封止前の状態を示
す平面図であり、ここでは半導体装置としてダイオード
を例にしている。
【０００５】図６に示すように、リードフレームを形成
するリード電極１１，１２，１３は平行かつ同一平面上
に配設され、両側のリード電極１１，１３の上端（ペレ
ット側）はＬ字形に曲げ加工が施されている。また、リ
ード電極１１の上端には板状のペレット搭載部１４が一
体加工により設けられており、このペレット搭載部１４
の中央部（主面）にロウ材１６を介してペレット１５が
搭載されている。
するリード電極１１，１２，１３は平行かつ同一平面上
に配設され、両側のリード電極１１，１３の上端（ペレ
ット側）はＬ字形に曲げ加工が施されている。また、リ
ード電極１１の上端には板状のペレット搭載部１４が一
体加工により設けられており、このペレット搭載部１４
の中央部（主面）にロウ材１６を介してペレット１５が
搭載されている。
【０００６】ペレット１５の両面には電極が形成されて
おり、下面電極にはロウ材１６を介してペレット搭載部
１４に接続され、表面電極とリード電極１１，１３の各
々との間にはボンディングワイヤ１７ａ，１７ｂが接続
されている。ボンディングワイヤ１７ａ，１７ｂは超音
波ボンダを用いる場合、アルミ線が用いられる。このア
ルミ線は、通過電流に応じた直径のものを選定する。
おり、下面電極にはロウ材１６を介してペレット搭載部
１４に接続され、表面電極とリード電極１１，１３の各
々との間にはボンディングワイヤ１７ａ，１７ｂが接続
されている。ボンディングワイヤ１７ａ，１７ｂは超音
波ボンダを用いる場合、アルミ線が用いられる。このア
ルミ線は、通過電流に応じた直径のものを選定する。
【０００７】図６の半導体装置の等価回路を示したのが
図７であり、１個のダイオード１８から３本のリード線
が引き出される構造になっている。このダイオード１８
が図６のペレット１５に相当し、このペレット１５の表
面がアノード、下面がカソードになっている。したがっ
て、リード電極１２はアノードに接続されている。ま
た、リード電極１１，１３はボンディングワイヤ１７
ａ，１７ｂを介して共通接続されており、ペレット１５
のカソードに接続されている。この接続が終了した後に
樹脂材によるパッケージングが行われる。
図７であり、１個のダイオード１８から３本のリード線
が引き出される構造になっている。このダイオード１８
が図６のペレット１５に相当し、このペレット１５の表
面がアノード、下面がカソードになっている。したがっ
て、リード電極１２はアノードに接続されている。ま
た、リード電極１１，１３はボンディングワイヤ１７
ａ，１７ｂを介して共通接続されており、ペレット１５
のカソードに接続されている。この接続が終了した後に
樹脂材によるパッケージングが行われる。
【０００８】近年、半導体ペレットの特性改善が進展
し、素子の低損失化が図られてきた結果、半導体装置の
組立構成要素の内、特にボンディングワイヤによる抵抗
成分による電力損失（電圧降下）が問題になっている。
この抵抗成分を低減するためにはワイヤ径を大きくすれ
ばよいが、市販品を充当しようとすると、５００μｍ径
が最大であり、６０Ａ程度を通電するには１本では足り
ない。そこで、前記特開昭６１−１０２７４５号公報に
示すように、１つの経路に複数本のボンディングワイヤ
を用いて配線し、電流経路の拡大を図ることが考えられ
る。
し、素子の低損失化が図られてきた結果、半導体装置の
組立構成要素の内、特にボンディングワイヤによる抵抗
成分による電力損失（電圧降下）が問題になっている。
この抵抗成分を低減するためにはワイヤ径を大きくすれ
ばよいが、市販品を充当しようとすると、５００μｍ径
が最大であり、６０Ａ程度を通電するには１本では足り
ない。そこで、前記特開昭６１−１０２７４５号公報に
示すように、１つの経路に複数本のボンディングワイヤ
を用いて配線し、電流経路の拡大を図ることが考えられ
る。
【０００９】
【発明が解決しようとする課題】ところが、前記の如く
ボンディングワイヤにアルミ線を用いた半導体装置で
は、そのワイヤ接続のための装置にワイヤボンディンダ
を用いている。しかし、そのボンディングに方向性があ
り、治具でリードの上下を押圧しながら行う必要がある
ほか、取り出し用リード端子部分の形状の問題から、ワ
イヤボンディングに使用できる面積が制約されるため、
複数本（特に、３本以上）のボンディングワイヤを並列
接続することができず、抵抗成分を低減できないという
問題のあることを本発明者は見い出した。
ボンディングワイヤにアルミ線を用いた半導体装置で
は、そのワイヤ接続のための装置にワイヤボンディンダ
を用いている。しかし、そのボンディングに方向性があ
り、治具でリードの上下を押圧しながら行う必要がある
ほか、取り出し用リード端子部分の形状の問題から、ワ
イヤボンディングに使用できる面積が制約されるため、
複数本（特に、３本以上）のボンディングワイヤを並列
接続することができず、抵抗成分を低減できないという
問題のあることを本発明者は見い出した。
【００１０】そこで、本発明の目的は、大電流を扱う半
導体素子に接続されるボンディングワイヤ部での抵抗成
分を低減することのできる技術を提供することにある。
導体素子に接続されるボンディングワイヤ部での抵抗成
分を低減することのできる技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。すなわち、平行に配設された複数の
リード電極を有するリードフレームの主面に少なくとも
１つの半導体ペレットが搭載され、この半導体ペレット
の表面電極とペレット搭載部に連結されないリード電極
との間をボンディングワイヤで接続する半導体装置であ
って、前記表面電極にボンディングワイヤで接続される
リード電極の少なくとも１本を前記ペレット搭載部に平
行するように延伸させ、このリード電極に対し最短距離
で複数のボンディングワイヤを並列接続するようにして
いる。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。すなわち、平行に配設された複数の
リード電極を有するリードフレームの主面に少なくとも
１つの半導体ペレットが搭載され、この半導体ペレット
の表面電極とペレット搭載部に連結されないリード電極
との間をボンディングワイヤで接続する半導体装置であ
って、前記表面電極にボンディングワイヤで接続される
リード電極の少なくとも１本を前記ペレット搭載部に平
行するように延伸させ、このリード電極に対し最短距離
で複数のボンディングワイヤを並列接続するようにして
いる。
【００１３】
【作用】上記した手段によれば、半導体ペレットの表面
電極にボンディングワイヤで接続されるリード電極の少
なくとも１本を前記表面電極に対し最短距離でワイヤ接
続が可能な位置まで延伸させた構成により、半導体ペレ
ットの表面電極にワイヤボンダを用いてボンディングワ
イヤを接続する場合のスペース的な制約及び方向性の問
題が無くなり、複数本のボンディングワイヤを半導体ペ
レットの表面電極に並列接続できるようになる。これに
より、直列抵抗成分が低減され、電力損失の低減が可能
になる。
電極にボンディングワイヤで接続されるリード電極の少
なくとも１本を前記表面電極に対し最短距離でワイヤ接
続が可能な位置まで延伸させた構成により、半導体ペレ
ットの表面電極にワイヤボンダを用いてボンディングワ
イヤを接続する場合のスペース的な制約及び方向性の問
題が無くなり、複数本のボンディングワイヤを半導体ペ
レットの表面電極に並列接続できるようになる。これに
より、直列抵抗成分が低減され、電力損失の低減が可能
になる。
【００１４】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１５】図１は本発明における半導体装置の一実施
例を示す平面図である。また、図２は本発明におけるリ
ードフレームを示す平面図である。なお、以下において
は、図７に示したように、半導体ペレットが１個のダイ
オードから成る場合を例に説明している。
例を示す平面図である。また、図２は本発明におけるリ
ードフレームを示す平面図である。なお、以下において
は、図７に示したように、半導体ペレットが１個のダイ
オードから成る場合を例に説明している。
【００１６】図２に示すように、リードフレームは平行
かつ等間隔に配設された３本のリード電極１，２，３
と、リード電極２の上端に一体に形成されたペレット搭
載部４を主体に構成されている。なお、組み立ての完了
まで各部が散逸しないように、各リード端子間には全体
の形状姿態及び位置を保持するためのダムバー６ａが設
けられている。
かつ等間隔に配設された３本のリード電極１，２，３
と、リード電極２の上端に一体に形成されたペレット搭
載部４を主体に構成されている。なお、組み立ての完了
まで各部が散逸しないように、各リード端子間には全体
の形状姿態及び位置を保持するためのダムバー６ａが設
けられている。
【００１７】また、実際には、半導体装置の複数個分の
リードフレームを同時に作成するために枠部６ｂが設け
られており、個々のフレームを相互に連結している。パ
ッケージングが終了した後、ダムバー６ａ及び枠部６ｂ
は、リード電極及びペレット搭載部４から切り離され
る。
リードフレームを同時に作成するために枠部６ｂが設け
られており、個々のフレームを相互に連結している。パ
ッケージングが終了した後、ダムバー６ａ及び枠部６ｂ
は、リード電極及びペレット搭載部４から切り離され
る。
【００１８】リード電極２の上端にはペレット搭載部よ
り延長されており、板状で且つ凸形の輪郭形状を成した
ペレット搭載部４（その表面には、酸化防止のためのニ
ッケルメッキ等が施されている）が一体加工により設け
られている。リード電極１，３は同一長さであるが、共
にリード電極２の全長より長く設定され、ペレット搭載
部４上に搭載された半導体ペレット５の横側にまで延伸
している。このため、ペレット搭載部４のリード側の幅
をリード電極１，２の内側の距離相当に狭めている。な
お、ペレット搭載部４の半導体ペレット５の搭載部に隣
接させて取付穴４ａが設けられているが、これは仕様に
よっては設けない場合もある。
り延長されており、板状で且つ凸形の輪郭形状を成した
ペレット搭載部４（その表面には、酸化防止のためのニ
ッケルメッキ等が施されている）が一体加工により設け
られている。リード電極１，３は同一長さであるが、共
にリード電極２の全長より長く設定され、ペレット搭載
部４上に搭載された半導体ペレット５の横側にまで延伸
している。このため、ペレット搭載部４のリード側の幅
をリード電極１，２の内側の距離相当に狭めている。な
お、ペレット搭載部４の半導体ペレット５の搭載部に隣
接させて取付穴４ａが設けられているが、これは仕様に
よっては設けない場合もある。
【００１９】半導体ペレット５は、はんだを用いたロウ
材７によってペレット搭載部４の所定の位置に実装さ
れ、機械的な固定と同時にリード電極２に対する電気的
な接続が行われる。半導体ペレット５の表面には、その
全面に１枚の電極が形成されており、この電極とリード
電極１，２の各々との間にアルミ線によるボンディング
ワイヤ８，９の各々が超音波ワイヤボンダを用いて接続
される。
材７によってペレット搭載部４の所定の位置に実装さ
れ、機械的な固定と同時にリード電極２に対する電気的
な接続が行われる。半導体ペレット５の表面には、その
全面に１枚の電極が形成されており、この電極とリード
電極１，２の各々との間にアルミ線によるボンディング
ワイヤ８，９の各々が超音波ワイヤボンダを用いて接続
される。
【００２０】この場合、ボンディングワイヤ８，９の各
々は、リード電極側の接続部の面積が広いため、ワイヤ
ボンダにとって作業上の制約が無くなり、複数本のリー
ド電極の並列接続が可能になる。この結果、図１に示す
ように、リード電極１，２の各々に対し、複数本（本実
施例では３本）を１グループにした並列接続が可能にな
り、ワイヤ径を太くした場合と同等の効果が得られるよ
うになる。また、リード電極１，２を半導体ペレット５
の側方部にまで延ばしたことにより、ボンディングワイ
ヤ８，９を最短長さにすることができ、抵抗分を最小に
することができる。
々は、リード電極側の接続部の面積が広いため、ワイヤ
ボンダにとって作業上の制約が無くなり、複数本のリー
ド電極の並列接続が可能になる。この結果、図１に示す
ように、リード電極１，２の各々に対し、複数本（本実
施例では３本）を１グループにした並列接続が可能にな
り、ワイヤ径を太くした場合と同等の効果が得られるよ
うになる。また、リード電極１，２を半導体ペレット５
の側方部にまで延ばしたことにより、ボンディングワイ
ヤ８，９を最短長さにすることができ、抵抗分を最小に
することができる。
【００２１】すなわち、導体の電気抵抗Ｒは、Ｒ＝ρ×
ｌ／Ｓ（但し、ρは抵抗率、ｌは長さ、Ｓは断面積）で
表されるため、１つの経路のボンディングワイヤをｎ本
にすることにより、抵抗値を１／ｎに低減することがで
きる。この結果、大電流を取り扱っても電力損失を小さ
くすることが可能になる。
ｌ／Ｓ（但し、ρは抵抗率、ｌは長さ、Ｓは断面積）で
表されるため、１つの経路のボンディングワイヤをｎ本
にすることにより、抵抗値を１／ｎに低減することがで
きる。この結果、大電流を取り扱っても電力損失を小さ
くすることが可能になる。
【００２２】例えば、図６の構成において、６０Ａの電
流を取り扱うダイオードをペレット搭載部１４にロウ材
１６で固着し、これとリード電極１１または１３の間
を、抵抗率が2.６×１０-6Ω・ｃｍで、直径0.５ｍｍの
アルミ線を用いて６ｍｍの長さで接続した場合、このボ
ンディングワイヤにおける抵抗成分は約0.８ｍΩとな
り、６０Ａ通電時には４８ｍＶの電圧降下がボンディン
グワイヤに生じ、これが半導体素子の電気的特性を劣化
させる原因になる。
流を取り扱うダイオードをペレット搭載部１４にロウ材
１６で固着し、これとリード電極１１または１３の間
を、抵抗率が2.６×１０-6Ω・ｃｍで、直径0.５ｍｍの
アルミ線を用いて６ｍｍの長さで接続した場合、このボ
ンディングワイヤにおける抵抗成分は約0.８ｍΩとな
り、６０Ａ通電時には４８ｍＶの電圧降下がボンディン
グワイヤに生じ、これが半導体素子の電気的特性を劣化
させる原因になる。
【００２３】これに対し、本発明によれば、ワイヤボン
ダに制約を及ぼすことなく複数本のボンディングワイヤ
を並列に張ることができるため、ボンディングワイヤの
抵抗成分を低減することができる。例えば、本発明者ら
が扱う製品においては、ボンディングワイヤにおける電
圧降下を0.４Ｖに目標をおいているが、図６の構成にお
ける４８ｍＶに対し、本発明によれば、0.３８〜0.３９
Ｖに低減でき、目標を達成することができた。
ダに制約を及ぼすことなく複数本のボンディングワイヤ
を並列に張ることができるため、ボンディングワイヤの
抵抗成分を低減することができる。例えば、本発明者ら
が扱う製品においては、ボンディングワイヤにおける電
圧降下を0.４Ｖに目標をおいているが、図６の構成にお
ける４８ｍＶに対し、本発明によれば、0.３８〜0.３９
Ｖに低減でき、目標を達成することができた。
【００２４】以上説明したように、本発明の半導体装置
によれば、１つの経路に複数本を並列にしたワイヤボン
ディングが可能になり、ボンディングワイヤに起因する
直列抵抗成分を低減することができ、半導体素子自体の
低損失化に対応した半導体装置を提供することができ
る。
によれば、１つの経路に複数本を並列にしたワイヤボン
ディングが可能になり、ボンディングワイヤに起因する
直列抵抗成分を低減することができ、半導体素子自体の
低損失化に対応した半導体装置を提供することができ
る。
【００２５】なお、上記実施例においては、ダイオード
が１個の場合について説明したが、図３に示すように、
ダイオードが２個の場合についても本発明を適用するこ
とができる。この場合、ダイオード１０ａ，１０ｂは両
波整流回路に対応すべく、ダイオード１０ａ，１０ｂが
対向接続され、その中点がリード電極２に接続される。
また、ダイオード１０ａのアノードはリード電極１に接
続され、ダイオード１０ｂのアノードはリード電極３に
接続される。
が１個の場合について説明したが、図３に示すように、
ダイオードが２個の場合についても本発明を適用するこ
とができる。この場合、ダイオード１０ａ，１０ｂは両
波整流回路に対応すべく、ダイオード１０ａ，１０ｂが
対向接続され、その中点がリード電極２に接続される。
また、ダイオード１０ａのアノードはリード電極１に接
続され、ダイオード１０ｂのアノードはリード電極３に
接続される。
【００２６】また、構造的には、半導体ペレット５の上
面（表面）の電極が図１の中心部から左右に２分割さ
れ、各々にボンディングワイヤ８，９が接続される。な
お、ダイオード１０ａ，１０ｂはアノード同士を対向接
続する構成であってもよい。
面（表面）の電極が図１の中心部から左右に２分割さ
れ、各々にボンディングワイヤ８，９が接続される。な
お、ダイオード１０ａ，１０ｂはアノード同士を対向接
続する構成であってもよい。
【００２７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２８】例えば、上記実施例では、アルミ線による
ボンディングワイヤを用いたが、これに限定されるもの
ではなく、銅線等を用いてもよい。
ボンディングワイヤを用いたが、これに限定されるもの
ではなく、銅線等を用いてもよい。
【００２９】また、半導体ペレットを固着する際の向き
等は、上記実施例に限定されるものではなく、任意にす
ることができる。
等は、上記実施例に限定されるものではなく、任意にす
ることができる。
【００３０】更に、ペレット搭載部４の面積に制約が無
い場合には、図４に示すように、各リード電極をＳ字形
にしても前記実施例と同一の効果を得ることができる。
この場合、ボンディングワイヤ８，９が図１の実施例に
比べて長くなるので、抵抗分が大きくなる場合には本数
を増やすことになる。
い場合には、図４に示すように、各リード電極をＳ字形
にしても前記実施例と同一の効果を得ることができる。
この場合、ボンディングワイヤ８，９が図１の実施例に
比べて長くなるので、抵抗分が大きくなる場合には本数
を増やすことになる。
【００３１】また、上記実施例においては、リード電極
１，３の両方を延伸させたが、半導体ペレット５が１つ
の電極面を有する場合には、図５に示すように、いずれ
か一方のリード電極のみを延伸させ、他方は図６のまま
であってもよい。この構成は、トランジスタの様に電流
の少ないベース電極を有したものに適している。例え
ば、リード電極１３をベース、リード電極１をエミッ
タ、リード電極１２をコレクタに各々用いることで、電
流容量の問題が解決する。
１，３の両方を延伸させたが、半導体ペレット５が１つ
の電極面を有する場合には、図５に示すように、いずれ
か一方のリード電極のみを延伸させ、他方は図６のまま
であってもよい。この構成は、トランジスタの様に電流
の少ないベース電極を有したものに適している。例え
ば、リード電極１３をベース、リード電極１をエミッ
タ、リード電極１２をコレクタに各々用いることで、電
流容量の問題が解決する。
【００３２】また、以上の説明では、主として本発明者
によってなされた発明をその利用分野であるダイオード
に適用した場合について説明したが、これに限定される
ものではなく、例えば、ＬＳＩ等、他の半導体装置に対
しても本発明を適用することができる。
によってなされた発明をその利用分野であるダイオード
に適用した場合について説明したが、これに限定される
ものではなく、例えば、ＬＳＩ等、他の半導体装置に対
しても本発明を適用することができる。
【００３３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば以下
のとおりである。
的なものによって得られる効果を簡単に説明すれば以下
のとおりである。
【００３４】すなわち、平行に配設された複数のリード
電極を有するリードフレームの主面に少なくとも１つの
半導体ペレットが搭載され、この半導体ペレットの表面
電極とペレット搭載部に連結されないリード電極との間
をボンディングワイヤで接続する半導体装置であって、
前記表面電極にボンディングワイヤで接続されるリード
電極の少なくとも１本を前記ペレット搭載部に平行する
ように延伸させ、このリード電極に対し最短距離で複数
のボンディングワイヤを並列接続するようにしたので、
直列抵抗成分が低減され、電力損失の低減が可能にな
る。
電極を有するリードフレームの主面に少なくとも１つの
半導体ペレットが搭載され、この半導体ペレットの表面
電極とペレット搭載部に連結されないリード電極との間
をボンディングワイヤで接続する半導体装置であって、
前記表面電極にボンディングワイヤで接続されるリード
電極の少なくとも１本を前記ペレット搭載部に平行する
ように延伸させ、このリード電極に対し最短距離で複数
のボンディングワイヤを並列接続するようにしたので、
直列抵抗成分が低減され、電力損失の低減が可能にな
る。
【００３５】低損失である半導体素子自身の特性を、犠
牲にすることのないパッケージングが実現でき、半導体
素子全体の損失低減が可能となる。
牲にすることのないパッケージングが実現でき、半導体
素子全体の損失低減が可能となる。
【図１】本発明における半導体装置の一実施例を示す平
面図である。
面図である。
【図２】本発明におけるリードフレームの一実施例を示
す平面図である。
す平面図である。
【図３】本発明の他の回路例を示す等価回路図である。
【図４】図１の実施例の変形例を示す平面図である。
【図５】図１の実施例の他の変形例を示す平面図であ
る。
る。
【図６】本発明者によって考え出された半導体装置の樹
脂封止前の状態を示す平面図である。
脂封止前の状態を示す平面図である。
【図７】図６の半導体装置の等価回路を示す回路図であ
る。
る。
１ リード電極 ２ リード電極 ３ リード電極 ４ ペレット搭載部 ４ａ 取付穴 ５ 半導体ペレット ６ａ ダムバー ６ｂ 枠部 ７ ロウ材 ８ ボンディングワイヤ ９ ボンディングワイヤ １０ａ ダイオード １０ｂ ダイオード １１ リード電極 １２ リード電極 １３ リード電極 １４ ペレット搭載部 １５ ペレット １６ ロウ材 １７ａ ボンディングワイヤ １７ｂ ボンディングワイヤ １８ ダイオード
Claims (5)
- 【請求項１】 平行に配設された複数のリード電極を有
するリードフレームの主面に少なくとも１つの半導体ペ
レットが搭載され、この半導体ペレットの表面電極とペ
レット搭載部に連結されないリード電極との間をボンデ
ィングワイヤで接続する半導体装置であって、前記表面
電極にボンディングワイヤで接続されるリード電極の少
なくとも１本を前記ペレット搭載部に平行するように延
伸させ、このリード電極に対し最短距離で複数のボンデ
ィングワイヤを並列接続することを特徴とする半導体装
置。 - 【請求項２】 前記並列接続されるボンディングワイヤ
の本数は、規格電流値における電圧降下が期待値内にな
るような数であることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記ボンディングワイヤは、アルミ線で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記半導体ペレットは、ダイオードであ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 平行に配設された複数のリード電極を備
えると共に、その１本に半導体ペレットを搭載するため
のペレット搭載部が連結されたリードフレームであっ
て、前記ペレット搭載部が連結されたリード電極以外の
リード電極の少なくとも１本が、前記ペレット搭載部に
平行するように延伸していることを特徴とするリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001046A JPH07202097A (ja) | 1994-01-11 | 1994-01-11 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001046A JPH07202097A (ja) | 1994-01-11 | 1994-01-11 | 半導体装置及びリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202097A true JPH07202097A (ja) | 1995-08-04 |
Family
ID=11490617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001046A Pending JPH07202097A (ja) | 1994-01-11 | 1994-01-11 | 半導体装置及びリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202097A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212682A (ja) * | 2009-02-26 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コイルトランスデューサにおける電磁干渉の最小化 |
| US8063494B2 (en) | 2004-07-21 | 2011-11-22 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
-
1994
- 1994-01-11 JP JP6001046A patent/JPH07202097A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8063494B2 (en) | 2004-07-21 | 2011-11-22 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US8704357B2 (en) | 2004-07-21 | 2014-04-22 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US8872577B2 (en) | 2004-07-21 | 2014-10-28 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US9391038B2 (en) | 2004-07-21 | 2016-07-12 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US9812964B2 (en) | 2004-07-21 | 2017-11-07 | Rohm Co., Ltd. | Semiconductor device and power supply unit utilizing the same |
| US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
| JP2010212682A (ja) * | 2009-02-26 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コイルトランスデューサにおける電磁干渉の最小化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906375B2 (en) | Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| US6242800B1 (en) | Heat dissipating device package | |
| JPH0758277A (ja) | 半導体装置 | |
| US20160379918A1 (en) | Semiconductor package with small gate clip and assembly method | |
| US8519545B2 (en) | Electronic device comprising a chip disposed on a pin | |
| US7436049B2 (en) | Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| US7504729B2 (en) | Semiconductor device with extraction electrode | |
| US7375424B2 (en) | Wirebonded device packages for semiconductor devices having elongated electrodes | |
| JPH07202097A (ja) | 半導体装置及びリードフレーム | |
| CN210723007U (zh) | 一种用于集成功率模块的引线框架 | |
| JPH06188280A (ja) | 半導体装置 | |
| WO2023112735A1 (ja) | 電子装置 | |
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| EP2688101A1 (en) | Method for electrically connecting vertically positioned substrates | |
| JPH08139241A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JPH0621305A (ja) | 半導体装置 | |
| US20250293126A1 (en) | Electronic device | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP2009076675A (ja) | 半導体装置 | |
| CN116779576A (zh) | 一种半导体组件及半导体器件 |